
Projekt předmětu INC. Výstupní zpráva

Iméno: Vadim Goncearenco

Login: xgonce00

Architektura navrženého obvodu (na úrovní RTL)

Schéma obvodu



Popis funkce


Činnost obvodu je řízena na základě stavu FSM. Stav FSM se mění hlavně v závislosti na počtu hodinových cyklu, zaznamenaných v počitadle CLOCK COUNTER, které je pravidelně nulováno po vzorkování jednotlivých bitů, jakmile jeho MSB nabývá hodnoty $\underline{1}(16+ hod. cyklů)$. Stav FSM je taký závislý na počtu přečtených bitů, který je zaznamenán druhým počitadlem BIT COUNTER, nulovaným až po přečtení celého bajtu.

Návrh automatu (Finite State Machine)

Schéma automatu

Legenda:

- Stavy automatu: START, BEGIN_READ, READING, READ_END, VALIDATE
- Vstupní signály: DATA (D), END_READ (E), CLOCK_CNT (T)
- Moorový výstupy: CLK_CNT_ON, READ_ON, VALID_BIT



Popis funkce

V počátečním stavu START automat čeká na nulový bit, který znamená začátek dat. Pak ve stavu BEGIN_READ automat čeká <u>24 UART hod. cyklů</u> a přechází do stavu READING, ve kterém se provádí vzorkování jednotlivých bytů uprostřed periodu hodin. Jakmile je přečten celý bajt, automat přechází do stavu READ_END, čeká <u>16 UART hod. cyklů</u> a následně ve stavu VALIDATE nastaví VALID_BIT vystup na jedničku a vrací se do počátečního stavu, což znamená uspěšné přečtení dat.

Snímek obrazovky ze simulací

