

UNIVERSIDADE DE SÃO PAULO
ESCOLA DE ENGENHARIA DE SÃO CARLOS

GABRIEL REBELLO GUERREIRO

PROJETO DE INDUTORES ATIVOS PARA RF

São Carlos

2011

GABRIEL REBELLO GUERREIRO

PROJETO DE INDUTORES ATIVOS PARA RF

Dissertação apresentado à Escola de Engenharia de São Carlos da Universidade de São Paulo, para obtenção do título de Mestre em Ciências, Programa de Engenharia Elétrica.

Área de Concentração: Telecomunicações.

Orientador: Prof. Dr. João Navarro Soares
Júnior

São Carlos

2011

Trata-se da versão corrigida da dissertação. A versão original se encontra disponível na EESC/USP que aloja o Programa de Pós-Graduação de Engenharia Elétrica.

AUTORIZO A REPRODUÇÃO E DIVULGAÇÃO TOTAL OU PARCIAL DESTES
TRABALHOS, POR QUALQUER MEIO CONVENCIONAL OU ELETRÔNICO, PARA
FINS DE ESTUDO E PESQUISA, DESDE QUE CITADA A FONTE.

Ficha catalográfica preparada pela Seção de Tratamento
da Informação do Serviço de Biblioteca – EESC/USP

Guerreiro, Gabriel Rebello.

G934p Projeto de indutores ativos para RF. / Gabriel Rebello Guerreiro ; orientador
João Navarro Soares Júnior. São Carlos, 2011.

Dissertação – Mestrado (Programa de Pós-Graduação em Engenharia Elétrica e Área de
Concentração : Telecomunicações)-- Escola de Engenharia de São Carlos da Universidade de São
Paulo, 2011.

1. Telecomunicação. 2. CMOS. 3. Indutor ativo. 4. LNA. I. Título.

FOLHA DE JULGAMENTO

Candidato: Engenheiro **GABRIEL REBELLO GUERREIRO**

Título da dissertação: "Projeto de indutores ativos para RF."

Data da defesa: 13/12/2011

Comissão Julgadora:

Prof. Dr. **João Navarro Soares Júnior (Orientador)**
(Escola de Engenharia de São Carlos/EESC)

Prof. Titular **Amílcar Careli César**
(Escola de Engenharia de São Carlos/EESC)

Prof. Dr. **José Vieira do Vale Neto**
(Escola Politécnica/USP)

Resultado:

APROVADO

APROVADO

APROVADO

Coordenador do Programa de Pós-Graduação em Engenharia Elétrica:
Prof. Titular **Denis Vinicius Coury**

Presidente da Comissão de Pós-Graduação:
Prof. Associado **Paulo Cesar Lima Segantine**

Dedico este trabalho aos meus pais, meu irmão e a Deus.
“Mas Deus (...). Efésios 2:4”

AGRADECIMENTOS

Agradeço a Universidade de São Paulo – USP por todo auxílio prestado a minha pesquisa.

Ao meu orientador que, de fato, guiou-me no caminho da pesquisa, na busca por conhecimento, na relação com o próximo e no amadurecimento como ser humano.

Agradeço aos professores pelo alto nível de ensino nas disciplinas.

Aos membros da banca por se disporem mesmo em um período tão corrido como o fim de semestre.

Agradeço aos colegas que me ajudaram nas disciplinas e no decorrer dos altos e baixos do curso de mestrado.

Aos amigos que fiz em São Carlos, agradeço por tornarem este período tão agradável e aos antigos amigos pela constante presença apesar da distância.

Agradeço em especial a minha família que acreditou em mim, me “bancou” sempre que preciso e me amou incondicionalmente.

À Deus por ser o criador e mantenedor da minha fé. Por ser Aquele que me fez forte quando cansado e multiplicou as minhas forças quando não tinha eu mais nenhum vigor.

“Não há nada que seja maior
evidência de insanidade do que
fazer a mesma coisa dia após dia e
esperar resultados diferentes.”
(EINSTEIN)

RESUMO

GUERREIRO, Gabriel Rebello. **Projeto de indutores ativos para RF**. 2011. 126 f. Dissertação (Mestrado) – Escola de Engenharia de São Carlos – EESC, Universidade de São Paulo, São Carlos. 2011.

Indutores Ativos são circuitos que quando utilizados se mostram como uma opção viável para melhorar o aproveitamento de área do *chip* e o fator de qualidade do indutor, comparado com indutor passivo, além de possibilitar o ajuste de parâmetros. Neste trabalho foram estudadas três topologias e abordagens encontradas na literatura para indutores ativos: **indutor ativo simples**, **indutor ativo cascode**, **indutor ativo com resistência de realimentação**. Propomos uma técnica para garantir que o indutor ativo não apresente pólos com parte real positiva, quando conectado a um circuito RC externo, através do cancelamento entre um pólo e um zero. Propomos também uma nova abordagem de projeto para a topologia **indutor ativo com resistência de realimentação** a qual chamamos de **indutor ativo com baixa resistência de realimentação**. Para estudo de aplicabilidade foi projetado um LNA (*Low Noise Amplifier*) utilizando a abordagem de projeto proposta. O amplificador deve atender requisitos de ganho, frequência de operação, impedância de entrada, consumo de potência, figura de ruído além de estabilidade para cargas de saída (pólos com parte real sempre positiva), utilizando o **indutor ativo com baixa resistência de realimentação**.

Palavras-chave: CMOS, Indutor Ativo, LNA

ABSTRACT

GUERREIRO, Gabriel Rebello. **Design of active inductors for RF**. 2011. 126 f. Dissertação (Mestrado) – Escola de Engenharia de São Carlos – EESC, Universidade de São Paulo, São Carlos. 2011.

Active inductors are circuits that when used prove to be a viable option to improve chip area usage and the inductor's quality factor, compared to the passive inductor, while also allowing parameter adjustment. This work studies three topologies and approaches found in literature for active inductors: simple active inductor, cascode active inductor, active inductor with feedback resistance. We propose a technique to guarantee that the active inductor doesn't present poles with a positive real part, when connected to an external RC circuit, through cancelling between a pole and a zero. We also propose a new project approach for the topology of the active inductor with feedback resistance which we call **low** feedback resistance active inductor. To assess the applicability, a LNA (Low Noise Amplifier) was projected using the proposed project approach. The amplifier must meet the requirements regarding gain, operation frequency, input impedance, power consumption, noise figure and also stability for output loads (poles with an always negative real part), using the **low** feedback resistance active inductor.

Keywords: CMOS, active inductor, LNA

LISTA DE FIGURAS

Figura 1 – Indutor passivo integrado.....	24
Figura 2 - Indutores com geometria hexagonal e circular.....	25
Figura 3 - Fator de qualidade <i>versus</i> L_{ext} para diferentes tipos de indutores (N é o número de espiras, W é a largura das espiras e S o espaçamento entre as espiras) [16].....	25
Figura 4 - Circuito equivalente do indutor - modelo π	26
Figura 5 – Circuito equivalente com resistências e capacitâncias parasitas do indutor passivo utilizado pelo ASITIC.	27
Figura 6 – Indutor passivo.....	28
Figura 7 - Indutor ativo simples projetado neste trabalho.....	29
Figura 8 – Curvas simuladas de um indutor ativo simples : (a) a parte real <i>versus</i> frequência, (b) parte imaginária <i>versus</i> frequência e (c) fator de qualidade <i>versus</i> frequência.	29
Figura 9 – Curvas simuladas do indutor da Figura 7, sendo (a) a parte real, (b) a parte imaginária e (c) o fator de qualidade <i>versus</i> frequência.	29
Figura 10 - Curvas de um indutor passivo, sendo (a) a parte real, (b) a parte imaginária e (c) o fator de qualidade <i>versus</i> frequência.	32
Figura 11 – Impedância do indutor da Figura 7 em função da frequência.....	33
Figura 12 – Curvas da (a) Impedância, (b) do Q utilizando procedimento escolhido para este trabalho e (c) do Q utilizando Equação 2.1 <i>versus</i> frequência. Para as duas curvas do Q, o valor máximo ocorre em 420 MHz com valor aproximado de 5,3.....	33
Figura 13 - Transistor NMOS com <i>bulk</i> aterrado.....	36
Figura 14 - (W) Largura e (L) comprimento do transistor MOS.....	37
Figura 15 - Difusão lateral.....	37
Figura 16 - Regiões de operação do transistor NMOS com <i>source</i> em terra.	39
Figura 17 - Corrente de <i>drain</i> em função de V_{ds}	39
Figura 18 - Modelo de pequenos sinais em inversão forte do transistor NMOS.....	40
Figura 19 - g_m em função da tensão de <i>overdrive</i> ($V_{gs}-V_{th}$) e da corrente de <i>drain</i> I_{ds}	41
Figura 20 - Seção transversal de um circuito integrado CMOS.	42
Figura 21 – Capacitância <i>gate</i> -canal em cada uma das três regiões de operação.	43
Figura 22 – Gráfico da capacitância de <i>gate</i> -canal como função de V_{gs} e V_{ds} [32].	44
Figura 23 - Capacitâncias de junção de área (C_{ja}) e perímetro (C_{jp}).	44
Figura 24 - Modelo básico de um <i>gyrator</i>	46
Figura 25 - Configuração (a) <i>source</i> comum; (b) <i>drain</i> comum; (c) <i>gate</i> comum.....	47

Figura 26 - Indutor ativo simples	48
Figura 27 - Modelo de pequenos sinais. Os índices 1 e 2 se referem aos transistores M1 e M2 respectivamente.	48
Figura 28 - Modelo equivalente de Z_{in}' do indutor ativo para $\omega \ll \omega p $	50
Figura 29 – Modelo equivalente de Z_{in}' do indutor ativo para $\omega \gg \omega z $	52
Figura 30 – Modelo para simulação.	53
Figura 31 - Gráfico da impedância do indutor ativo simples <i>versus</i> frequência. Curva (a) da magnitude da impedância de entrada, (b) da parte real e (c) da parte imaginária.	54
Figura 32 – (a) Fator de qualidade e (b) magnitude da impedância de entrada do indutor ativo em dB <i>versus</i> frequência.....	55
Figura 33 - Circuito equivalente de um indutor ativo em conjunto com um equivalente RC de um circuito externo.	56
Figura 34 – (a) Indutor ativo cascode e (b) indutor ativo cascode regulado	58
Figura 35 – Modelo de pequenos sinais do indutor ativo cascode . Os índices 1, 2 e 3 se referem aos transistores M1, M2 e M3 respectivamente.....	59
Figura 36 – Curvas de impedância <i>versus</i> frequência para diferentes valores de capacitâncias de carga C_L (a) 0 fF, pico em 3,5 GHz @ 72 dB; (b) 100 fF, pico em 2,9 GHz @ 97 dB; (c) 200 fF, pico em 2,6 GHz @ 76 dB.	62
Figura 37 – Modelo para simulação.	65
Figura 38 – Curvas de impedância do indutor ativo cascode <i>versus</i> frequência para diferentes valores de capacitância de carga C_L (a) 0 fF, pico em 3,84 GHz @ 55,3 dB e (b) 200 fF, pico em 2,66 GHz @ 55,2 dB.	66
Figura 39 – (a) Fator de Qualidade e (b) impedância de entrada <i>versus</i> frequência. Curvas obtidas para capacitância de carga nula.....	67
Figura 40 – (a) Indutor ativo com resistência de realimentação e (b) indutor ativo cascode com resistência de realimentação	68
Figura 41 - Modelo de pequenos sinais do IA com resistência de realimentação. Os índices 1 e 2 se referem aos transistores M1 e M2.	69
Figura 42 - Modelo para simulação.....	72
Figura 43 – Curvas de impedância do indutor ativo com resistência de realimentação <i>versus</i> frequência para diferentes valores de capacitância de carga C_L : (a) 0 fF, pico em 407,6 MHz @ 68,5 dB; (b) 250 fF, pico em 363,6 MHz @ 98,5 dB; (c) 300 fF, pico em 355 MHz @ 82 dB.....	73
Figura 44 – Modelo para simulação.	76

Figura 45 – Curva da impedância do indutor ativo com resistência de realimentação <i>versus</i> frequência para diferentes valores de capacitância de carga C_L : (a) 0 fF, pico em 2,4 GHz @ 57,7 dB e (b) 200 fF, pico em 1,6 GHz @ 57,5 dB.....	78
Figura 46 - (a) Fator de Qualidade e (b) impedância de entrada <i>versus</i> frequência. Curvas obtidas para capacitância de carga nula.....	79
Figura 47 – Arquiteturas de LNAs (a) <i>source</i> -comum e (b) <i>gate</i> -comum.	82
Figura 48 - (a) LNA <i>gate</i> -comum simples e (b) seu respectivo modelo de pequenos sinais... ..	83
Figura 49 – LNA utilizando o indutor ativo com baixa resistência de realimentação	85
Figura 50 – LNA com fontes de ruído relevantes.	88
Figura 51 - Modelo de ruído de pequenos sinais para o transistor Min.	89
Figura 52 - Modelo de ruído de pequenos sinais para o transistor M2.	90
Figura 53 – (a) ruído equivalente de um indutor ativo e (b) o equivalente da indutância com ruído.....	91
Figura 54 – Curva de ganho do LNA <i>versus</i> frequência com pico em 1,34 GHz @ 21,9 dB..	93
Figura 55 – Curvas de ganho do LNA <i>versus</i> frequência para diferentes valores de C_L . Curva (a) com $C_L = 100$ fF e pico em 1,18 GHz @ 21,4 dB @ e (b) com $C_L = 0$ fF e pico em 1,34 GHz @ 21,9 dB.	94
Figura 56 – Curvas de ganho do LNA <i>versus</i> frequência para diferentes valores de I_{tun} . Curva (a) com $I_{tun} = 150$ μA e pico em 1,13 GHz @ 21,4 dB e (b) com $I_{tun} = 250$ μA e pico em 1,34 GHz @ 21,9 dB.....	94
Figura 57 – (a) Curva da magnitude da impedância de entrada e (b) curva da parte imaginária <i>versus</i> a frequência.	95
Figura 58 - Ruído na saída do LNA <i>versus</i> a frequência para capacitância de carga nula.....	96
Figura 59 - O ponto de intersecção de terceira ordem (IIP3) é -44 dBm.	97
Figura 60 - Circuito do LNA utilizado na composição do <i>layout</i>	98
Figura 61 – Layout do LNA.	99
Figura 62 - Curva de ganho do LNA <i>versus</i> frequência com pico em 24,8 dB @ 972 MHz..	100
Figura 63 - Curvas de ganho do LNA <i>versus</i> frequência para diferentes valores de C_L . Curva (a) com $C_L=100$ fF e pico em 868 MHz @ 24,4 dB @ e (b) com $C_L=0$ fF e pico em 972 MHz @ 24,8 dB.....	101
Figura 64 - Curvas de ganho do LNA <i>versus</i> frequência para diferentes valores de I_{tun} . Curva (a) com $I_{tun} = 100$ μA e pico em 705 MHz @ 23,8 dB e (b) com $I_{tun} = 200$ μA e pico em 972 MHz @ 24,8 dB.....	101

Figura 65 - (a) Curva da magnitude da impedância de entrada e (b) curva da parte imaginária versus a frequência.	102
Figura 66 - Ruído na saída do LNA versus a frequência para capacitância de carga nula.....	102
Figura 67 - O ponto de intersecção de terceira ordem (IIP3) é -44,7 dBm.	103
Figura 68 - Modelo equivalente do indutor ativo, onde RP é a resistência em paralelo, CP é a capacitância em paralelo, L é a indutância e RS é a resistência série com a indutância.	112
Figura 69 - (a) Circuito RC série e (b) seu dual.	113
Figura 70 - Circuito em paralelo equivalente a uma combinação R-L em série.	114
Figura 71 - Q para indutância constante (a); Q para indutância considerando R_s (b); Q avaliado pela razão entre parte imaginária e parte real. A frequência de ressonância é igual a 4,44 GHz.....	116
Figura 72 – Impedância do indutor ativo em função da frequência.	116
Figura 73 – Sistema de Malha-Fechada.	117
Figura 74 - Contorno fechado do plano s	118
Figura 75 - Gráfico polar de $Gj\omega Hj\omega$ com: (a) três pólos e (b) dois pólos.	118
Figura 76 – Esquemático do LNA. As tensões de projeto V_p , V_2 , V_x e V_y estão indicadas na figura.....	121

LISTA DE TABELAS

Tabela 1 – Resultados de simulação da ferramenta ASITIC.....	28
Tabela 2 – Dimensão dos transistores do indutor ativo simples (Tecnologia CMOS 0,35 μm AMS).....	53
Tabela 3 - Resultados de simulação <i>versus</i> equações.....	55
Tabela 4 - Dimensões dos transistores do indutor ativo cascode (Tecnologia CMOS 0,35 μm AMS).....	61
Tabela 5 – Pólos complexos <i>versus</i> capacitância de carga.....	61
Tabela 6 – Dimensões dos transistores do Indutor ativo cascode (Tecnologia CMOS 0,35 μm AMS).....	65
Tabela 7 - Pólos complexos <i>versus</i> capacitância de carga.	65
Tabela 8 - Resultados de simulação <i>versus</i> Equações 3.2.3a, 3.3.3, 3.3.4 e 3.3.5.	67
Tabela 9 - Dimensões dos transistores do indutor ativo com resistência de realimentação (Tecnologia CMOS 0,35 μm AMS).....	72
Tabela 10 – Pólos complexos <i>versus</i> capacitância de carga.....	72
Tabela 11 – Valor da resistência de realimentação e dimensão dos transistores do indutor ativo com baixa resistência de realimentação (Tecnologia CMOS 0,35 μm AMS).	77
Tabela 12 - Pólos complexos <i>versus</i> capacitância de carga.	78
Tabela 13 - Resultados de simulação <i>versus</i> Equações 3.3.3, 3.3.10, 3.3.11 e 3.3.12.	79
Tabela 14 - Comparativo entre as três topologias de indutor ativo estudadas nesse trabalho.	80
Tabela 15 – Contribuição individual de ruído dos transistores do LNA.....	95
Tabela 16 - Contribuição individual para o ruído de saída do LNA.	96
Tabela 17 – Resultados de projetos de LNAs.....	103
Tabela 18 - Parâmetros da tecnologia.....	124
Tabela 19 - Dimensões dos transistores do LNA	128

SUMÁRIO

INTRODUÇÃO	21
Objetivos	23
1 FUNDAMENTOS DE INDUTORES PASSIVOS E TRANSISTORES MOS	24
1.1 Indutores passivos em semicondutor	24
1.2 Histórico da tecnologia CMOS	35
1.2.1 Estrutura do MOSFET	36
1.2.2 Regiões de operação do transistor MOS	37
1.2.3 Capacitâncias do MOSFET	42
2 INDUTORES ATIVOS	45
2.1 Indutor ativo simples	47
2.1.1 Indutor ativo simples – Resultados de simulação	53
2.1.2 Estabilidade	56
2.2 Indutor ativo <i>cascode</i>	58
2.3 Indutor ativo <i>cascode</i> com cancelamento entre pólo e zero	62
2.3.1 Indutor ativo <i>cascode</i> com cancelamento entre pólo e zero - Resultados de simulação	64
2.4 Indutor ativo com resistência de realimentação	68
2.5 Indutor ativo com baixa resistência de realimentação	73
2.5.1 Indutor ativo com baixa resistência de realimentação – Resultados de simulação	76
2.6 Comparação entre os indutores ativos apresentados	79
3 APLICAÇÃO EM UM LNA-GC	82
3.1 Circuito do LNA	83
3.2 Projeto do LNA	84
3.3 Ruído	87
3.4 Resultados de simulação	93
3.4.1 Resultados obtidos com a ferramenta ELDO	93
3.4.2 Resultados obtidos por extração do <i>layout</i> (pós- <i>layout</i>)	97
CONCLUSÃO	105
REFERÊNCIAS	107

APÊNDICES	111
Apêndice A – Fator de qualidade	112
Apêndice B – Critério de estabilidade de Nyquist	117
Apêndice C – Arquivos de simulação do LNA	119
Apêndice D – Roteiro de projeto	121
ANEXO	129
Anexo A – Modelos para o transistor	130

INTRODUÇÃO

O avanço tecnológico nos últimos 30 anos apresenta forte dependência dos avanços nas tecnologias de projeto e fabricação de circuitos integrados. Em especial, a tecnologia CMOS (*Complementary-Metal-Oxide-Silicon*) é a que tem se mostrado mais viável economicamente, pois permite grande grau de compactação, baixo custo de construção e consumo de potência reduzido. Este alto grau de compactação tem permitido a fabricação da maior parte dos dispositivos com dimensões cada vez mais reduzidas. Uma das exceções é o indutor passivo que ainda possui grande área e, devido a isso, limita a miniaturização dos circuitos que o utilizam.

O indutor é um elemento fundamental dentro de algumas áreas de aplicação de circuitos eletrônicos. Na área da radiofrequência (RF), por exemplo, o indutor é necessário para controle e ajuste na frequência de operação, casamento de impedâncias, filtragem, seletividade de sinais etc. No projeto de circuitos integrados é comum a utilização de indutores passivos planares devido ao baixo ruído e consumo de potência. Contudo, para baixas frequências de operação, onde são necessários indutores de alto valor, a área utilizada por estes dispositivos é considerável, pois suas dimensões são proporcionais à indutância.

Uma forma de solucionar ou diminuir os problemas impostos pelos indutores passivos planares é a utilização de circuitos que emulam um comportamento indutivo em determinada faixa de frequências, os indutores ativos (IA).

Indutores ativos são circuitos baseados na estrutura de um *gyrator* (girador). Como seu projeto requer apenas transistores e capacitores, muitas vezes as próprias capacitâncias intrínsecas dos próprios transistores, o tamanho necessário para sua construção é muito menor quando comparado ao tamanho do indutor passivo. Além da menor dimensão, outra vantagem é a possibilidade de ajustes no valor da indutância, da frequência de operação e do fator de qualidade Q [1]. Tal ajuste é realizado através da variação das correntes DC de polarização dos transistores do indutor ativo. Uma das desvantagens do indutor ativo é justamente essa corrente necessária para a polarização e funcionamento, que torna seu desempenho em consumo de corrente inferior em relação ao desempenho do indutor passivo. Outra desvantagem é o ruído introduzido pelos elementos ativos.

Dependendo da topologia de indutor ativo escolhida, o circuito apresenta diferentes características com relação a consumo de corrente, ruído, frequência de operação, ganho etc. Para utilização em um LNA (*Low Noise Amplifier*), certas características são mais críticas que

outras, fazendo-se necessário a escolha correta da topologia que melhor atenda aos requisitos de projeto. Uma proposta interessante é o **indutor ativo com resistência de realimentação**, que apresenta uma alta impedância de entrada e facilidade de projeto, contudo, um dos critérios apresentados por [2][3] limita seriamente a estabilidade do circuito em que este indutor ativo seja utilizado. Este trabalho apresenta uma possível solução para esse problema.

A dissertação está estruturada em quatro capítulos. O Capítulo 1 aborda alguns conceitos e características dos indutores passivos, o modelo equivalente do indutor fornecido pela ferramenta ASITIC [4][5] com alguns resultados de simulações e procedimentos para obtenção do parâmetro Q. Este capítulo ainda trata do histórico da tecnologia MOS e do funcionamento dos transistores MOS.

O Capítulo 2 apresenta análises e simulações de três topologias de indutores ativos (IA Simples, IA *Cascode* e IA com resistência de realimentação). No mesmo capítulo é apresentada uma proposta de abordagem para o **indutor ativo com resistência de realimentação**.

O Capítulo 3 descreve o projeto de um LNA utilizando o **indutor ativo com baixa resistência de realimentação**. São apresentados resultados de simulação para diferentes valores de capacitância de carga e de corrente de ajuste. Também são apresentados resultados de ruído, impedância de entrada e IIP3. Ainda neste capítulo, são apresentados os resultados extraídos do *layout* do circuito LNA.

Por fim, o Capítulo 4 trata das conclusões do trabalho. Neste trabalho foi utilizada a tecnologia CMOS de 0,35 μm da AMS (*Austria Microsystems*) com duas camadas de polisilício e quatro níveis de metal [6][7][8]. As simulações foram realizadas utilizando a ferramenta Eldo da Mentor Graphics, com o modelo BSIM3v3 típico fornecido pela AMS (ANEXO A).

OBJETIVOS

Objetivo geral

O objetivo geral deste trabalho é estudar indutores ativos e sua aplicação em sistemas de radiofrequência com o intuito de verificar as vantagens de substituir indutores passivos por ativos.

Objetivos Específicos

- Estudo de três topologias de indutores ativos;
- Proposta de projeto que garanta a estabilidade do circuito, que utiliza o indutor ativo, sobre qualquer capacitância de carga na saída do indutor;
- Implementação e *layout* de um LNA (*Low Noise Amplifier*) procurando atender especificações de ganho, frequência de operação, consumo de potência, figura de ruído além de estabilidade para cargas de saída (pólos com parte real sempre positiva), utilizando um **indutor ativo com resistência de realimentação** proposto.


Diversos trabalhos [9][10][11][12][13] apresentam projetos de indutores ativos para variadas aplicações. Uma questão a ser observada são as relações matemáticas apresentadas sobre o assunto. A dedução de tais relações parte de considerações simplificadoras com o intuito de facilitar a análise dos circuitos de pequenos sinais. Uma das considerações comumente utilizadas é desprezar certas capacitâncias intrínsecas dos transistores. Dependendo das dimensões dos transistores e da frequência de operação do circuito, no entanto, essas capacitâncias têm importância significativa no funcionamento do circuito e não devem ser desprezadas. Neste trabalho procuramos, a medida do possível, considerar nas análises todas as capacitâncias dos transistores para obter relações mais completas.

CAPÍTULO 1. FUNDAMENTOS DE INDUTORES PASSIVOS E TRANSISTORES MOS

1.1 INDUTORES PASSIVOS EM SEMICONDUTOR


O indutor é um componente largamente utilizado em projetos de radiofrequência, filtros, entre outros blocos eletrônicos. Tais blocos podem ser completamente projetados em circuitos integrados, contudo, a integração do indutor, quando passivo, apresenta dificuldades.

Limitações no processo de litografia e operações em baixas frequências foram obstáculos para a construção de indutores passivos em circuitos integrados de silício. Tanto as limitações em litografia quanto operação em baixas frequências exigiam que indutores ocupassem áreas excessivamente grandes. Adicionalmente, perdas pelo substrato do silício (correntes de fuga) eram o maior responsável por um baixo Q . Essa situação começou a tomar novos rumos com o avanço nas técnicas de processo, em especial com a diminuição da largura do metal (que permite um maior número de espiras por unidade de área), com a melhora na produção do óxido de isolamento (garantindo melhor isolamento do substrato de silício) e com a possibilidade de aplicação de multi-camadas de metal. Também os circuitos passaram a operar em frequências maiores [14], permitindo utilizar indutores menores. A partir de então, novas propostas de indutores foram desenvolvidas no intuito de melhorar seu desempenho em frequência de ressonância, fator de qualidade, entre outros aspectos [15]. Um exemplo simples de indutor passivo é mostrado na Figura 1.




A Figura 2 mostra indutores passivos com diferentes geometrias[16].

Figura 2 - Indutores com geometria hexagonal e circular.



Com a variação da geometria, é possível obter indutores com melhor comportamento nos quesitos fator de qualidade e indutância. A Figura 3 ilustra a dependência de Q versus L_{ext} para diferentes formatos de indutores.


Figura 3 - Fator de qualidade versus L_{ext} para diferentes tipos de indutores (N é o número de espiras, W é a largura das espiras e S o espaçamento entre as espiras) [16].



Por mais simples que a estrutura do indutor possa parecer, seu circuito equivalente não é apenas uma indutância. O modelo equivalente completo é composto por capacitâncias e

resistências parasitas que degradam o desempenho do indutor. Um modelo equivalente comumente utilizado é o modelo π (modelo de duas portas)[17] que está mostrado na Figura 4.

Figura 4 - Circuito equivalente do indutor - modelo π .



Este modelo é caracterizado por seis parâmetros, a saber:

- Resistências: resistência série dos segmentos, R_s ; resistência do substrato, R_{si} ;
- Capacitâncias: capacitância entre segmentos, C_p ; capacitância do óxido entre o indutor e o substrato, C_{ox} ; capacitância do substrato, C_{si} ;
- Indutância: indutâncias mútuas e auto-indutâncias das espiras, L .

Neste trabalho utilizou-se a ferramenta ASITIC [4] para projetar indutores passivos. Essa ferramenta de CAD auxilia projetistas de circuitos RF a otimizar e modelar indutores, transformadores, capacitores e linhas de transmissão.

Para seu funcionamento é necessário que sejam fornecidas as seguintes informações:


- Características da tecnologia. No arquivo da tecnologia são descritas as características dos materiais utilizados, tais como espessura, condutividade, permissividade e permeabilidade;
- Geometria do indutor. Nele são descritas suas dimensões, camadas utilizadas etc.

A resposta da ferramenta para um indutor pode ser dada no domínio elétrico ou no domínio do circuito. No chamado domínio elétrico são fornecidas as principais características

elétricas do indutor, tal como o fator de qualidade. No domínio do circuito, o indutor é descrito por parâmetros de um modelo de duas portas [18][19].

O modelo de duas portas utilizado pelo ASITIC é mais simples que o apresentado anteriormente e está mostrado na Figura 5. Neste modelo não constam as capacitâncias do substrato. Os parâmetros $C1$ e $C2$ são referentes às capacitâncias de óxido e $R1$ e $R2$, referentes às resistências do substrato.

Figura 5 – Circuito equivalente com resistências e capacitâncias parasitas do indutor passivo utilizado pelo ASITIC.



O simulador (ASITIC) determina os valores dos parâmetros do modelo de duas portas em uma determinada frequência de operação do indutor [4]. Devido a essa dependência, o projetista deve informar ao simulador em qual frequência o indutor deve operar. Como exemplo, vamos modelar um determinado indutor e extrair seus parâmetros em duas frequências diferentes. O indutor do exemplo é mostrado na Figura 6 e tem comprimento (L_{ext}) igual a 100 μm , largura da trilha (W) igual 10 μm , espaçamento entre trilhas (S) de 1 μm (Figura 1). Ele foi desenhado utilizando a quarta camada de metal e tem sua saída feita na terceira camada de metal.

A Tabela 1 contém os valores dos parâmetros do modelo de duas portas gerado pelo ASITIC nas frequências de 1,0 GHz e 2,0 GHz.

Figura 6 – Indutor passivo.




Tabela 1 – Resultado de simulação da ferramenta ASITIC

Frequência	Parâmetros pi					
	L	Rs	C1	R1	C2	R2
1,0 GHz	906 pH	4,2 Ω	35 fF	2,0 k Ω	29,5 fF	2,4 k Ω
2,0 GHz	898 pH	4,5 Ω	29,7 fF	1,8 k Ω	26 fF	2,3 k Ω

Duas observações importantes devem ser feitas. A primeira é que embora a tecnologia utilizada nesta simulação permita espaçamento de 0,6 μm entre trilhas metálicas, é prudente utilizar um valor maior caso se deseje trabalhar em altas frequências, onde as capacitâncias entre trilhas interferem de forma não desprezível no desempenho do indutor. A segunda observação refere-se à variação da resistência em série com o aumento da frequência de operação. Isso se dá pela concentração das correntes na superfície do condutor, diminuindo a área efetiva do condutor, o que leva ao aumento da resistência. Este efeito é chamado de “efeito pelicular” e está presente nos indutores passivos [20].

Em se tratando da geometria do indutor, mesmo que novos formatos possam melhorar características como resistência em série e capacitâncias parasitas, a indutância continua sendo proporcional ao comprimento total. Portanto, essa proporcionalidade leva a um consumo significativo de área em projetos que requeiram altos valores de indutância.

O parâmetro Q é uma figura de mérito importante em indutores. O Q é um parâmetro adimensional e, por definição, dado por [21][22]:

$$Q \equiv 2\pi \times \frac{\text{máxima energia instantânea armazenada no circuito}}{\text{energia dissipada em um ciclo}}$$

Como mostrado na Figura 5, o circuito equivalente do indutor apresenta uma resistência em série com a indutância L. O metal utilizado no *layout* do indutor possui resistividade diferente de zero. Quanto maior o comprimento total do indutor e menor a largura (W) da trilha, maior será a resistência série do indutor, o que acarreta uma maior dissipação de potência e diminui o fator de qualidade.

A corrente através do indutor gera um campo eletromagnético que induz correntes no substrato chamadas de correntes *eddy* [16]. Essas correntes também contribuem para o baixo desempenho do indutor diminuindo seu fator de qualidade. Altos valores de Q podem ser obtidos tanto com alta resistividade do substrato (as resistências R1 e R2 na Figura 5 são proporcionais a essa resistividade) quanto com alta condutividade do substrato. Alta condutividade, por outro lado, degrada o isolamento entre os componentes da lâmina enquanto alta resistividade facilita a ocorrência de *latch-up*. Um recurso extremo para aumentar estas resistências sem criar problemas de *latch-up* é a remoção completa do substrato abaixo do indutor. Esta técnica permite valores maiores de Q, contudo apresenta sérias dificuldades de implementação/construção [15]. Bons indutores apresentam alta indutância e baixa resistência em série.

Uma relação comum aplicada para determinação do fator de qualidade é a Equação 1.1, onde se toma a parte imaginária da impedância do indutor e se divide pela parte real.

$$Q = \frac{Z_{in}[Im]}{Z_{in}[Re]} \quad 1.1$$

Um problema com esta equação é seu comportamento quando o indutor está na ressonância. Neste ponto, a reatância capacitava se cancela com a reatância indutiva tornando a parte imaginária da impedância igual a zero. Em função disso, ao se calcular o valor de Q pela Equação 1.1, os valores obtidos serão válidos apenas para frequências distantes do ponto de ressonância do indutor.

A seguir serão apresentados três resultados de simulação de indutores fornecendo as curvas de resistência (parte real), reatância (parte imaginária) e Q . Em todos os três casos, o Q foi determinado através da Equação 1.1. Os indutores são:

1. **Indutor ativo simples** apresentado em [15] (gráficos mostrados na Figura 8);
2. **Indutor ativo simples** da Figura 7 (gráficos mostrados na Figura 9);
3. Indutor passivo da Figura 6 (gráficos mostrados na Figura 10).

Figura 7 - Indutor ativo simples projetado neste trabalho.







Figura 8 – Curvas simuladas de um **indutor ativo simples**: (a) a parte real *versus* frequência, (b) parte imaginária *versus* frequência e (c) fator de qualidade *versus* frequência.



(a) Resistência.



(b) Reatância.




(c) Fator de Qualidade.

A curva da Figura 8b, mostra que a parte imaginária do indutor atinge o valor zero em 1850 MHz, a frequência de ressonância. Observemos que o Q mostrado na Figura 8c apresenta valor máximo de 2,5 em 490 MHz e, como esperado pela Equação 1.1, **zero** na frequência de ressonância.

Para o **indutor ativo simples** da Figura 7, projetado neste trabalho, o comportamento das curvas é semelhante às curvas do indutor da referência [15], como pode ser visto na Figura 9. Os transistores M1 e M2 desse indutor ativo possuem $L = 0,35 \mu\text{m}$ e $W = 50 \mu\text{m}$ (tecnologia AMS $0,35\mu\text{m}$ CMOS).

Figura 9 – Curvas simuladas do indutor da Figura 7, sendo (a) a parte real, (b) a parte imaginária e (c) o fator de qualidade *versus* frequência.




Para o indutor passivo da Figura 6 foram utilizados os parâmetros R_s , L , $C1$ e $R1$ fornecidos pelo ASITIC. Na simulação considerou-se que o indutor está operando em 1,0 GHz e que um dos nós de entrada (*pad* no centro do indutor) está aterrado. Com isto, não é necessário incluir os elementos $C2$ e $R2$. Os resultados para este indutor estão mostrados na Figura 10. Para trabalhar em frequências semelhantes a aquelas utilizadas nos exemplos anteriores, foram adicionadas, em paralelo ao indutor, uma capacitância e uma resistência com valores de 100 fF e 1,0 KΩ, respectivamente.

A partir da definição de Q obtemos que na frequência de ressonância, o fator de qualidade é [23][24]:

$$Q_r = \frac{f_r}{BW} = \frac{f_r}{f_2 - f_1} \quad 1.2$$


onde Q_r é o fator de qualidade do circuito na frequência de ressonância, f_r é a frequência de ressonância, BW é a largura de banda entre as duas frequências de meia potência, f_2 é a frequência de meia potência superior (frequência acima de f_r onde a impedância de entrada está 3 dB abaixo de seu valor máximo) e f_1 a frequência de meia potência inferior.

Figura 10 - Curvas de um indutor passivo, sendo (a) a parte real, (b) a parte imaginária e (c) o fator de qualidade *versus* frequência.




O indutor da Figura 7, por exemplo, tem o máximo de sua impedância na frequência de 4,44 GHz, uma banda de meia potência (BW) de 4,57 GHz (Figura 11) e, portanto, o valor de Q_r igual a 0,97.

Figura 11 – Impedância do indutor da Figura 7 em função da frequência.



Neste trabalho utilizamos um procedimento alternativo para medida do Q para os indutores de forma que a curva de Q seja avaliada para toda a faixa de frequência indutiva, incluindo a frequência de ressonância. Uma explicação detalhada deste procedimento é encontrada no Apêndice A. O gráfico de Q do indutor da Figura 7 medido por este procedimento está mostrado na Figura 12.

Figura 12 – Curvas da (a) Impedância, (b) do Q utilizando procedimento escolhido para este trabalho e (c) do Q utilizando Equação 1.1 *versus* frequência. Para as duas curvas do Q , o valor máximo ocorre em 420 MHz com valor aproximado de 5,3.



Como podemos observar na Figura 12, curva (b), o procedimento alternativo utilizado no trabalho permite obter um Q , na frequência de ressonância, próximo ao obtido pela Equação 1.2.

1.1 HISTÓRICO DA TECNOLOGIA CMOS

A ideia inicial dos transistores de efeito de campo (FET – *Field Effect Transistor*) foi proposta pelo professor de física da Universidade de Leipzig, J. Lilienfeld, em 1925 [25]. Lilienfeld imaginava que seria possível construir um dispositivo com condutividade modulável por tensão. Nesta época, a física quântica ainda estava engatinhando, restringindo-o as análises a eletrostática clássica. Apenas em 1935 o alemão O. Heil fez um pedido de patente para um dispositivo semelhante aos transistores MOS modernos e neste pedido utilizava os conceitos de elétrons e lacunas da física quântica [25].

Para explicar o não funcionamento dos transistores FET, Bardeen propôs que estados de superfície fossem os responsáveis pelo bloqueio do campo elétrico e impediam a formação e modulação do canal. Buscando solucionar estes problemas, os pesquisadores Bardeen, Brattain e Shockley [26] acabaram por inventar um novo dispositivo, denominado depois como transistor bipolar. O surgimento deste novo dispositivo afastou o interesse dos pesquisadores dos FETs.

No fim da década de 50 surgem algumas contribuições importantes para o desenvolvimento da microeletrônica e para a retomada da utilização de transistores de efeito de campo.

- Em 1959 cria-se o processo planar para fabricação de transistores por J. Hoemi da *Fairchild*;
- No mesmo ano, Atalla e Kahng, da *Bell Labs.*, fabricam e obtêm a operação de um transistor MOS [26]. Neste momento o transistor MOS apresenta um desempenho muito inferior em relação ao bipolar;
- Em 1958, J. Kilby (prêmio Nobel do ano 2000), da *Texas Instruments*, desenvolve o primeiro circuito integrado; este processo é aperfeiçoado com os trabalhos de Noyce, da *Fairchild*, em 1959, que usa o processo planar e alumínio evaporado para as interconexões.

Devido a limitações na fabricação, a tecnologia MOS só se tornou prática no início da década de 60, com as primeiras gerações apresentando apenas transistores tipo P-MOS. Em 1964, a *Fairchild* e a RCA lançam no mercado os primeiros transistores MOS. Foi em meados da década de 60 que os dispositivos *Complementary* MOS (CMOS), ou seja, NMOS e

PMOS juntos, foram introduzidos. Essa tecnologia viria a revolucionar a indústria de semicondutores a partir do final da década de 70.

No campo da eletrônica digital, a tecnologia CMOS se destacou sobre as tecnologias concorrentes, bipolar e GaAs (Arseneto de Gálio), pois portas lógicas CMOS dissipam potência apenas durante os chaveamentos, são mais simples de se projetar e apresentam um alto nível de integração.

Para o projeto de circuitos analógicos, o baixo custo de fabricação e a possibilidade de se trabalhar com circuitos analógicos e digitais no mesmo *chip* tornaram a tecnologia CMOS atrativa, contudo, as tecnologias bipolar e GaAs ainda são superiores em características como velocidade e nível de ruído.

A diferença de velocidade entre MOSFET e outros dispositivos foi diminuída graças à redução das dimensões dos transistores MOS, o que aumentou sua velocidade em mais de três ordens de grandeza nos últimos 30 anos [27].

1.1.1 Estrutura do MOSFET

A Figura 13 mostra de forma simplificada a estrutura de um transistor NMOS. Fabricado sobre um substrato de silício tipo-p (também chamado de *bulk* ou *body*) o dispositivo consiste de duas regiões tipo-n fortemente dopadas, uma porta (*gate*) separada do substrato por um isolante (geralmente óxido de silício) e os terminais de contato.

Figura 13 - Transistor NMOS com *bulk* aterrado.





Figura 14 - (W) Largura e (L) comprimento do transistor MOS.




A dimensão da porta ao longo do caminho entre a região de *source* e a região de *drain* é chamada de comprimento (L) e a dimensão perpendicular ao comprimento é a largura (W) (Figura 14). Durante a fabricação, as regiões de *source* e *drain* avançam sob a área coberta pelo *gate*, chama-se isto de difusão lateral. Desta forma, o comprimento real entre as duas regiões, *source* e *drain*, é ligeiramente menor que L. Escreve-se

$$L_{ef} = L_0 - 2x_d$$

onde L_{ef} é o comprimento efetivo, L_0 é o comprimento de projeto e x_d é a quantidade de difusão lateral.

Figura 15 - Difusão lateral



Na tecnologia utilizada neste trabalho, o comprimento mínimo de projeto (L) é 0,35 μm .

Como o transistor MOS é simétrico, o que define as regiões de *drain* e de *source* é seu comportamento quanto aos portadores de cargas. O terminal que fornecer portadores de carga (elétrons no caso de transistores NMOS e lacunas no caso de transistores PMOS) é o *source* e o terminal que os coleta é o *drain*.

O substrato do dispositivo também influencia nas características do transistor, devendo estar conectado a uma tensão igual ou abaixo da tensão de *source*. A tecnologia

utilizada neste trabalho permite a conexão do substrato apenas ao “terra” para transistores NMOS e a conexão do substrato em qualquer valor de tensão para transistores PMOS (geralmente é utilizada a tensão de alimentação V_{DD}).

1.1.2 Regiões de operação do transistor MOS

Um transistor MOS conduzindo pode estar operando, de acordo com a concentração de portadores no canal, em três regiões distintas que são:


1. Inversão Forte (*Strong Inversion*): a tensão V_{gs} (*gate-source*) é suficiente para formar um canal com concentração de portadores igual ou superior à concentração de portadores intrínseca do substrato. Observemos que o tipo de portador no canal é diferente do portador intrínseco do substrato.
2. Inversão Fraca (*Weak Inversion*): a tensão V_{gs} está próxima à tensão de *threshold* (V_{th}) do transistor, formando um canal com concentração de portadores inferior à concentração intrínseca de portadores do substrato. Utilizada para circuitos de baixíssimo consumo de corrente.
3. Inversão Moderada (*Moderate Inversion*): é uma região de transição, não muito bem definida, entre a região de inversão forte e a região de inversão fraca.

Quando operando em inversão forte, o transistor pode estar na região de corte, triodo ou na região de saturação conforme descrito a seguir:

- O dispositivo está em corte quando não foi formado o canal de portadores (elétrons para NMOS e lacunas para PMOS) abaixo do óxido de *gate* e, neste caso, não há corrente fluindo entre o *drain* e o *source* do transistor além de correntes de fuga [28]. Para transistores NMOS, o corte ocorre quando $V_{gs} < V_{th}$ (Figura 16a);
- O dispositivo está na região triodo quando é induzido um canal contínuo abaixo do óxido de *gate* e, neste caso, o transistor MOS pode ser considerado como uma resistência linear cujo valor é controlado por $|V_{gs}|$ [29]. Para o transistor NMOS, a região triodo ocorre quando $V_{gs} \geq V_{th}$ e a tensão V_{ds} (diferença de tensão entre *drain* e *source*) é pequena ($V_{ds} < V_{gs} - V_{th}$) (em primeira ordem) de forma a manter o canal contínuo (Figura 16b);


- O dispositivo está na região de saturação quando o canal induzido é estrangulado (*pinched-off*) próximo a região de *drain* e, neste caso, a corrente através do dispositivo é aproximadamente constante com a variação de V_{ds} . Para o transistor NMOS, a saturação ocorre quando $V_{gs} \geq V_{th}$ e $V_{ds} \geq V_{gs} - V_{th}$ (em primeira ordem) (Figura 16c).

Figura 16 - Regiões de operação do transistor NMOS com *source* em terra.



O gráfico da Figura 17 [27] apresenta as curvas da corrente entre *drain* e *source* para três diferentes tensões de *gate*. A área em claro das curvas (parte linear) é referente à região triodo; a área escura é referente à região de saturação.

Figura 17 - Corrente de *drain* em função de V_{ds} .



Como já visto anteriormente, na condição de saturação ocorre o estrangulamento do canal próximo a região de *drain*. Quando a tensão V_{ds} aumenta, a diferença de potencial entre os terminais de *source* e *drain* força uma mudança na distribuição de cargas próxima a região do *drain*, diminuindo a densidade de portadores desta região e, por consequência, diminuindo

o comprimento efetivo de canal - L_{eff} . Este efeito é conhecido como Modulação de Largura do Canal [27] e é tratado como efeito de segunda ordem, podendo ser desconsiderado em algumas aproximações. Na Figura 17, este comportamento é responsável pela leve inclinação da curva da corrente quando o dispositivo está em saturação.


Os transistores projetados neste trabalho operarão em forte inversão e na região de saturação. A equação simplificada da corrente do transistor NMOS é nesse caso:

$$I_{ds} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{gs} - V_{th})^2 (1 + \lambda V_{ds})$$

onde μ_n é a mobilidade do elétron, C_{ox} é a capacitância de *gate* dada pela relação $C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$, ϵ_{ox} é a permissividade do isolante de *gate*, t_{ox} é a sua espessura e λ é uma constante do dispositivo proporcional a $1/L_{eff}$. Na tecnologia que utilizaremos, o isolante de *gate* é o óxido de silício.

O modelo de pequenos sinais em inversão forte do transistor está mostrado na Figura 18.

Figura 18 - Modelo de pequenos sinais em inversão forte do transistor NMOS.



Nesse modelo, g_m é a transcondutância, g_{mb} é a transcondutância de efeito de corpo, g_{ds} (ou g_o) é a condutância devido ao efeito da modulação de largura do canal, $C_{gd} = C_{gcd} + C_{gdov}$ e $C_{gs} = C_{gcs} + C_{gsov}$. As capacitâncias C_{gcd} , C_{gdov} , C_{gcs} , C_{gsov} , C_{gcb} , C_{sb} e C_{db} são estudadas na próxima seção.

O inverso da condutância g_{ds} , r_{ds} (ou r_o), é descrita por [30]:

$$r_{ds} = \frac{V_E L_{eff}}{I_{ds}}$$

onde V_E é uma constante para determinada tecnologia, tem valor diferente para transistores NMOS e PMOS e sua dimensão é V/ μ m. Esta constante se relaciona com λ da seguinte forma:

$$\lambda = \frac{1}{V_E L_{eff}}$$

A transcondutância g_m é o parâmetro que indica quão bem o dispositivo converte tensão em corrente. Seu valor depende das dimensões dos transistores, da corrente fluindo pelo dispositivo e das tensões aplicadas em seus terminais. Relações simplificadas para g_m do transistor NMOS são mostradas abaixo:

1. Transcondutância em função das tensões aplicadas em seus terminais (Figura 19a).

$$g_m = \mu_n C_{ox} \frac{W}{L} (V_{gs} - V_{th})$$


2. Transcondutância em função das dimensões (Figura 19b);

$$g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_{ds}}$$

3. Transcondutância em função da corrente fluindo pelo dispositivo (Figura 19c);

$$g_m = \frac{2I_{ds}}{V_{gs} - V_{th}}$$

Figura 19 - g_m em função da tensão de *overdrive* ($V_{gs} - V_{th}$) e da corrente de *drain* I_{ds} .



A transcondutância g_{mb} é o parâmetro que modela o efeito conhecido como efeito de corpo dos transistores MOS. A variação da tensão de *bulk* (V_b) influencia na densidade de portadores do canal, o que altera a corrente de *drain* do transistor. Esta dependência de I_{ds} em relação à tensão V_b é o efeito de corpo [29] [31]. A expressão para g_{mb} é:


$$g_{mb} = \left| \frac{dI_{ds}}{dV_{sb}} \right| = g_m \frac{\gamma}{2\sqrt{2\phi_P + V_{sb}}}$$

onde ϕ_P é o potencial do bulk [28] e γ é uma constante dada por $\sqrt{2\epsilon_S q N_{imp}} / C_{ox}$ (onde ϵ_S é a permissividade do silício, q é a carga do elétron e N_{imp} é a concentração de impurezas no *bulk*) [31].

As equações para o transistor PMOS são análogas as do transistor NMOS.

Quando transistores NMOS e PMOS são utilizados de forma complementar, temos as tecnologias CMOS, como pode ser visto na Figura 20.

Figura 20 - Seção transversal de um circuito integrado CMOS.



1.1.3 Capacitâncias do MOSFET

Em circuitos de alta velocidade como os indutores ativos apresentados neste trabalho, as capacitâncias intrínsecas e extrínsecas do transistor apresentam forte influência no desempenho do circuito. Em função disso é feita uma breve descrição sobre estas capacitâncias.

As principais capacitâncias presentes no transistor MOS são:


- Capacitâncias intrínsecas: capacitância *gate*-canal, C_{gc} que se divide em capacitância *gate*-source, C_{gcs} , capacitância *gate*-drain, C_{gcd} , e capacitância *gate*-bulk, C_{gcb} ;

- Capacitâncias extrínsecas: capacitâncias de *drain-bulk*, C_{db} , e *source-bulk*, C_{sb} , compostas pelas capacitâncias de área e perímetro do *drain* e do *source*; capacitâncias de *overlap*, C_{gsov} e C_{gdov} .

De maneira geral, a importância das capacitâncias se dá pelo seu valor. Dentre as mais importantes está a capacitância *gate-source*.

A capacitância *gate*-canal e suas componentes C_{gcs} , C_{gcd} e C_{gcb} apresentam um comportamento não linear e dependem da região de operação do transistor e das tensões de portas. Esta dependência é mais bem visualizada com o auxílio da Figura 21. Quando o transistor está na região de corte (a), não existe canal formado e a capacitância total do *gate* é C_{gcb} . Na região linear (b) o canal já está formado e a capacitância total se divide igualmente entre C_{gcs} e C_{gcd} . C_{gcb} cai a zero devido à "blindagem" que o canal faz entre o *gate* e o substrato. Na região de saturação (c), o canal está estrangulado na região próximo ao *drain*, e a capacitância total está próxima de C_{gcs} .

Figura 21 – Capacitância *gate*-canal em cada uma das três regiões de operação.




O gráfico (a) da Figura 22 mostra C_{gc} , C_{gcs} , C_{gcd} e C_{gcb} em função de V_{gs} (com $V_{ds} = 0$ V). Para $V_{gs} = 0$ V, o transistor está na região de corte e a capacitância total é igual à WLC_{ox} . Com o aumento de V_{gs} , elétrons começam a se acumular abaixo do óxido. Quando $V_{gs} = V_{th}$, C_{gcb} cai a zero, a capacitância total se divide igualmente entre *source* e *drain*, ou seja, $C_{gcs} = C_{gcd} = WLC_{ox}/2$.

Quando saturado, a capacitância total começa a depender do nível de saturação do transistor (o transistor se aproxima da saturação quando $V_{ds}/(V_{gs} - V_{th})$ se aproxima de 1). Em


altos níveis de saturação, C_{gc} tende a C_{gcs} , que equivale a $(2/3)WLC_{ox}$, como mostrado no gráfico (b).

Figura 22 – Gráfico da capacitância de *gate*-canal como função de V_{gs} e V_{ds} [32].



Em se tratando das capacitâncias extrínsecas, temos as capacitâncias entre *source* e *drain* e o substrato que são compostas por capacitâncias de junção de área e de perímetro (Figura 23). É necessária a distinção dessas duas componentes já que diferentes geometrias do transistor fornecem diferentes áreas e perímetros para as junções de *source* e *drain*.

Figura 23 - Capacitâncias de junção de área (C_{ja}) e perímetro (C_{jp}).



Por fim, considere a estrutura do transistor da Figura 15. Idealmente, as difusões de *source* e *drain* deveriam se estender até o *gate* do transistor, o que não ocorre. Como já comentado, as regiões de *source* e *drain*, se estendem por baixo do óxido de *gate* por uma quantidade x_d , a difusão lateral. A área correspondente a essa difusão forma uma capacitância parasita chamada capacitância de *overlap*, que tem valor fixo igual a $x_d W C_{ox}$. Os parâmetros x_d e t_{ox} são fixos para determinada tecnologia.

CAPÍTULO 2. INDUTORES ATIVOS


Indutores ativos se baseiam no funcionamento de um circuito com realimentação chamado *gyrator*. A designação “ativo” implica o uso de dispositivos ativos em sua construção, como transistores. Dispositivos ativos necessitam de uma fonte de energia para operação, podendo ou não injetar potência no circuito.

Em comparação com seu equivalente passivo em silício, o indutor ativo utiliza área bem inferior da pastilha de silício, o que já o torna economicamente vantajoso. Outra vantagem citada em trabalhos de indutores ativos é a capacidade do ajuste de parâmetros por meio de controles externos [33][34]. Esse ajuste é realizado por fontes de correntes que polarizam os transistores do circuito.

Em contrapartida, é o uso de componentes ativos que acarreta as duas principais desvantagens do indutor ativo: consumo de potência e ruído. Indutores passivos não apresentam consumo de corrente e seu ruído é proveniente da resistência do material utilizado em sua construção. Como sua resistência série é relativamente baixa (alguns ohms), a contribuição de ruído do indutor passivo é, em alguns casos, desprezível. Para indutores ativos trabalhando em altas velocidades (da ordem de MHz), o principal ruído é o ruído térmico do canal. Outras fontes de ruído, como o ruído *flicker* e o ruído térmico da resistência de *gate*, estão presentes nos transistores [27], contudo, são desprezados neste trabalho pois:

- a) O ruído *flicker* é inversamente proporcional à frequência. Como estamos trabalhando com frequências altas (centenas de MHz), seu efeito é pequeno;
- b) O ruído térmico da resistência de *gate* é, normalmente, pequeno quando comparado com o ruído térmico do canal.

Um circuito *gyrator* contendo dois blocos de transcondutâncias (g_{m1} e g_{m2}) e um capacitor (C) é mostrado na Figura 24. Para os blocos de transcondutância, a corrente de entrada é igual a zero e a corrente de saída é diretamente proporcional à tensão de entrada. O equacionamento do circuito *gyrator* é feito a seguir.

Figura 24 - Modelo básico de um *gyrator*.

$$I_1 = gm_1 V_{in} = C \frac{dV_o}{dt} \quad 2.1$$

$$-I_{in} = I_2 = -gm_2 V_o \quad 2.2$$

A partir de (2.1) e (2.2) temos,

$$V_{in} = \left(\frac{C}{gm_1 gm_2} \right) \frac{dI_{in}}{dt} \quad 2.3$$

A relação entre tensão e corrente de entrada mostrada em (3.3) implica que o circuito *gyrator* se comporta como um indutor, onde sua indutância equivale a

$$L \equiv \left(\frac{C}{gm_1 gm_2} \right)$$


Como observado, a indutância (Henry) é diretamente proporcional à capacitância (Faraday) e inversamente proporcional às transcondutâncias (Siemens). Em um circuito real operando em altas frequências, o capacitor situado entre V_o e o “terra” equivale às capacitâncias intrínsecas e extrínsecas dos transistores.

Com base neste comportamento indutivo do circuito *gyrator*, diferentes propostas de indutores ativos são encontradas na literatura [35][36]. Neste trabalho iremos nos deter em três topologias: **indutor ativo simples**, **indutor ativo cascode** e **indutor ativo com resistência de realimentação**. Propomos novas abordagens para o projeto de indutores nas duas últimas topologias que garantam resultados interessantes no que toca a estabilidade.

2.1.INDUTOR ATIVO SIMPLES

Um indutor ativo precisa de uma transcondutância positiva e outra negativa para que possa apresentar o atraso de fase necessário para emular a impedância indutiva. A configuração amplificadora CS (*source* comum) apresenta transcondutância negativa (isto é, a corrente de saída flui para dentro do amplificador quando lhe é aplicada uma tensão positiva na entrada) enquanto as configurações CD (*drain* comum) e CG (*gate* comum) apresentam transcondutância positiva (isto é, a corrente de saída flui para fora do amplificador quando lhe é aplicada uma tensão positiva na entrada) [36]. A Figura 25 apresenta as três configurações citadas anteriormente para o caso de transistores NMOS.


Figura 25 - Configuração (a) *source* comum; (b) *drain* comum; (c) *gate* comum.



Diferentes configurações de indutores ativos podem ser realizadas utilizando os estágios CS, CD e CG, com transistores NMOS e PMOS.


Um dos indutores ativos básicos é o simples, que consiste do transistor M1 (estágio CS) e do transistor M2 (estágio CD) como pode ser visto na Figura 26. As correntes utilizadas para polarizar os transistores são fornecidas por espelhos de corrente.

Figura 26 - Indutor ativo simples.



A impedância de entrada do indutor ativo é obtida através da análise do modelo de pequenos sinais mostrado na Figura 27. A impedância de entrada Z_{in} equivale a Z_{in}' em paralelo com as capacitâncias C_{gs1} e C_{sb2} , a condutância g_{o2} e a transcondutância g_{mb2} . Em vista disso podemos determinar a impedância Z_{in}' para então calcular Z_{in} .

Figura 27 - Modelo de pequenos sinais. Os índices 1 e 2 se referem aos transistores M1 e M2 respectivamente.



Frente às considerações acima, determinamos Z_{in}' por:

$$Z_{in}' = \frac{V_{in}}{I_{in}'}$$

$$I_{in}' = -g_{m2}V_2 + g_{m2}V_1 + s(C_{gs2} + C_{gd1})(V_1 - V_2) \quad 2.1.1$$

$$I_{in}' = -g_{m2}V_2 + g_{m2}V_1 + g_{m1}V_1 + V_2g_{o1} + s(C_{gd2} + C_{db1})V_2 \quad 2.1.2$$

Onde s é a frequência complexa da transformada de Laplace e V_1 e V_2 são as tensões nos nós 1 e 2.

Substituindo 3.1.1 em 3.1.2 temos

$$I_{in} = -g_{m2}V_1 \frac{\alpha}{\beta} + g_{m2}V_1 + g_{m1}V_1 + V_1 \frac{\alpha}{\beta} g_{o1} + sC_{gd2}V_1 \frac{\alpha}{\beta} \quad 2.1.3$$

onde,

$$\alpha \equiv [s(C_{gs2} + C_{gd1}) - g_{m1}]$$

$$\beta \equiv [s(C_{gs2} + C_{gd1}) + g_{o1} + s(C_{gd2} + C_{db1})]$$

Lembrando que V_1 é igual à V_{in} , chegamos à equação de Z_{in}'

$$Z_{in}' = \frac{g_{o1} + s(C_{gs2} + C_{gd1} + C_{gd2} + C_{db1})}{(s(C_{gd2} + C_{db1}) + g_{m1} + g_{o1})(s(C_{gs2} + C_{gd1}) + g_{m2})} \quad 2.1.4$$

A expressão de Z_{in}' apresenta um zero e dois pólos. O zero está na frequência

$$|\omega_z| = g_{o1}/(C_{gs2} + C_{gd1} + C_{gd2})$$

O pólo dominante, por outro lado, está na frequência

$$|\omega_p| = g_{m2}/(C_{gs2} + C_{gd1})$$

Observe que, normalmente, as correntes dos transistores do indutor ativo, I_1 e I_2 , têm a mesma ordem de grandeza; com isso g_{o1} é menor que g_{m2} , o que implica $|\omega_z|$ menor que $|\omega_p|$.

Ao se modelar um indutor ativo, é importante avaliar os valores das capacitâncias dos transistores antes de partir para simplificações no modelo de pequenos sinais. Capacitâncias como *drain-bulk* e *gate-drain* tem valor pouco menor que a capacitância *gate-*

source e precisam ser devidamente analisadas antes de serem desconsideradas. Neste trabalho, C_{db} apresentou forte influência no comportamento de alguns dos indutores ativos.

Para melhor compreensão do comportamento do indutor ativo em função da frequência sobre o qual está submetido, analisamos o circuito para dois casos:

1. $\omega \ll |\omega_p|$;
2. $\omega \gg |\omega_z|$.

Para o **primeiro caso**, os termos em s do denominador são desprezados e a Equação 2.1.4 é reduzida a:

$$Z_{in}' = \frac{g_{o1} + s(C_{gs2} + C_{gd1} + C_{gd2} + C_{db1})}{(g_{m1} + g_{o1})g_{m2}} \quad 2.1.5$$

ou


$$Z_{in}' = \frac{g_{o1}}{(g_{m1} + g_{o1})g_{m2}} + \frac{s(C_{gs2} + C_{gd1} + C_{gd2} + C_{db1})}{(g_{m1} + g_{o1})g_{m2}}$$

A partir da expressão acima, percebemos que Z_{in}' é composto por uma resistência R_S em série com uma indutância L_S (Figura 28), com os valores:

$$R_S = \frac{g_{o1}}{(g_{m1} + g_{o1})g_{m2}} \quad 2.1.6a$$

$$L_S = \frac{(C_{gs2} + C_{gd1} + C_{gd2} + C_{db1})}{(g_{m1} + g_{o1})g_{m2}} \quad 2.1.6b$$

Figura 28 - Modelo equivalente de Z_{in}' do indutor ativo para $\omega \ll |\omega_p|$.



A impedância Z_{in}' apresenta comportamento indutivo entre o zero (ω_z) até o pólo dominante (ω_p), que está localizado um pouco abaixo da frequência de corte do transistor M2.

Para o **segundo caso**, o termo em s do numerador é muito maior que g_{o1} e a Equação 2.1.4 é reduzida a:

$$Z_{in}' = \frac{s(C_{db1} + C_{gs2} + C_{gd1} + C_{gd2})}{s^2(C_{db1} + C_{gd2})(C_{gs2} + C_{gd1}) + s((C_{gd2} + C_{db1})g_{m2} + (C_{gs2} + C_{gd1})(g_{m1} + g_{o1})) + (g_{m1} + g_{o1})g_{m2}} \quad 2.1.7$$

A expressão acima é mais bem compreendida ao se trabalhar com a admitância $Y_{in}' = 1/Z_{in}'$:

$$Y_{in}' = \frac{s(C_{gd2} + C_{db1})(C_{gs2} + C_{gd1})}{(C_{db1} + C_{gs2} + C_{gd1} + C_{gd2})} + \frac{((C_{gd2} + C_{db1})g_{m2} + (C_{gs2} + C_{gd1})(g_{m1} + g_{o1}))}{(C_{db1} + C_{gs2} + C_{gd1} + C_{gd2})} + \frac{(g_{m1} + g_{o1})g_{m2}}{s(C_{db1} + C_{gs2} + C_{gd1} + C_{gd2})}$$

A partir da expressão de Y_{in}' vemos que a impedância Z_{in}' é composta pela associação em paralelo de uma capacitância C_P , de uma resistência R_P e de uma indutância L (


Figura 29), com os valores:

$$C_P = \frac{(C_{gd2} + C_{db1})(C_{gs2} + C_{gd1})}{(C_{db1} + C_{gs2} + C_{gd1} + C_{gd2})} \quad 2.1.8$$

$$R_P = \frac{(C_{db1} + C_{gs2} + C_{gd1} + C_{gd2})}{((C_{gd2} + C_{db1})g_{m2} + (C_{gs2} + C_{gd1})(g_{m1} + g_{o1}))} \quad 2.1.9$$

$$L = \frac{(C_{db1} + C_{gs2} + C_{gd1} + C_{gd2})}{(g_{m1} + g_{o1})g_{m2}} \quad 2.1.10$$

Figura 29 – Modelo equivalente de Z_{in}' do indutor ativo para $\omega \gg |\omega_z|$.



Observe que as expressões da indutância para baixas e altas frequências são as mesmas.

Indutores ativos, normalmente, trabalham em frequências bem acima de ω_z , e neste caso a impedância total Z_{in} será Z_{in}' do **segundo caso** em paralelo com as capacitâncias C_{gs1} e C_{sb2} , com a condutância g_{o2} e com a transcondutância g_{mb2} .

Para o cálculo da frequência de ressonância, utilizamos a expressão de Z_{in} mostrada abaixo:

$$Z_{in} = \frac{s(C_{gs2} + C_{gd1} + C_1)}{s^2(C_{gd1}(C_1 + C_{gs1} + C_{sb2}) + C_1(C_{gs1} + C_{gs2} + C_{sb2}) + C_{gs2}(C_{gs1} + C_{sb2})) + s((C_{gd1} + C_{gs2})g_m' + C_1g_m'') + (gm_1 + g_{o1})gm_2}$$

Onde $g_m' = g_{o2} + g_{m1} + g_{mb2} + g_{o1}$, $g_m'' = g_{o2} + g_{m2} + g_{mb2}$ e $C_1 = C_{db1} + C_{gd2}$.

Na frequência de ressonância ω_o , a impedância do indutor ativo é puramente real. Para que isto ocorra na expressão acima é necessário que os termos no denominador em s^2 e s^0 se cancelem, ou seja:

$$s^2(C_{gd1}(C_1 + C_{gs1} + C_{sb2}) + C_1(C_{gs1} + C_{gs2} + C_{sb2}) + C_{gs2}(C_{gs1} + C_{sb2})) + (gm_1 + g_{o1})gm_2 = 0 \Big|_{s=j\omega_o}$$

Resolvendo a igualdade, a expressão para a frequência de ressonância é:

$$\omega_0 = \sqrt{\frac{(gm_1 + g_{o1})gm_2}{C_{gd1}(C_1 + C_{gs1} + C_{sb2}) + C_1(C_{gs1} + C_{gs2} + C_{sb2}) + (C_{gs1} + C_{sb2})C_{gs2}}} \quad 2.1.11$$

2.1.1. Indutor ativo simples – Resultados de Simulação

Um exemplo de um **indutor ativo simples** é mostrado na Figura 30. Nesse circuito é adicionada uma fonte de corrente real, que substitui a fonte ideal I1, e uma capacitância C_d entre a entrada do indutor ativo e a fonte do sinal de entrada. Essa capacitância é necessária para isolar as tensões dc do nó de entrada e da fonte V_{in} . Para a tecnologia CMOS 0,35 μm AMS utilizamos os transistores com as dimensões mostradas na

Tabela 2 e as correntes I_p e I_2 iguais a 0,5 mA.

Figura 30 – Modelo para simulação.





Tabela 2 – Dimensão dos transistores do **indutor ativo simples** (Tecnologia CMOS 0,35 μm AMS).

Transistor	Largura (W) (μm)	Comprimento (L) (μm)
M1	50	0,5
M2	52	0,5
Mp1	42	1,0
Mp2	69	1,0


Os gráficos da impedância de entrada, parte real e parte imaginária, obtidos por simulação são mostrados na Figura 31. Em baixas frequências, o circuito apresenta um comportamento puramente resistivo. A partir do primeiro zero da função de transferência, a curva de Z_{in} começa a crescer a 20 dB por década e o comportamento indutivo se inicia. A partir do pico da curva da impedância, o circuito apresenta uma inversão na fase e o sistema começa a se comportar como um capacitor.

Figura 31 - Gráfico da impedância do **indutor ativo simples** *versus* frequência. Curva (a) da magnitude da impedância de entrada, (b) da parte real e (c) da parte imaginária.



Os gráficos do fator de qualidade e da magnitude da impedância de entrada são mostrados na Figura 32. Deste ponto em diante, as simulações de magnitude da impedância de entrada serão apresentadas em escala logarítmica (dB), tendo como referência a impedância de 1,0 (μ m) ohm.

Figura 32 – (a) Fator de qualidade e (b) magnitude da impedância de entrada do indutor ativo em dB versus frequência.



Apresentamos na Tabela 3 os resultados de R_S , R_P , L e ω_o obtidos por simulação e pelas equações deduzidas anteriormente. O transistor Mp2 da fonte de corrente real faz aparecer novos termos no equacionamento do indutor ativo. A condutância g_{oMp2} e as capacitâncias C_{gdMp2} e C_{dbMp2} foram consideradas nos cálculos da resistência série R_S , da resistência em paralelo R_P , da indutância L e da frequência de ressonância ω_o . Os valores de capacitâncias, transcondutâncias e condutâncias dos transistores utilizados para obter os valores da Tabela 3 foram obtidos através do simulador.

Tabela 3 - Resultados de simulação versus equações.


Parâmetro	Simulador	Equações
R_S (Ω)	5,34	5,34
R_P (Ω)	222	219,2
L (nH)	11,4	11,2
ω_o (GHz)	3,58	3,6

Com os dados da tabela acima vemos que os resultados das equações obtidas do indutor ativo conferem com os resultados do simulador.

2.1.2 Estabilidade

A Figura 33 mostra o circuito equivalente completo do **indutor ativo simples** em conjunto com um equivalente RC de um circuito externo.

Figura 33 - Circuito equivalente de um indutor ativo em conjunto com um equivalente RC de um circuito externo.



A expressão da impedância total do circuito, Z_{inT} , é mostrada abaixo:

$$Z_{inT} = \frac{Z_{in}'}{\frac{Z_{in}'s(1 + RsC)}{R} + 1} \quad 2.2.4$$

onde $R = R_{ext} // (1/(g_{o2} + g_{mb2}))$ e $C = C_{ext} + (C_{gs1} + C_{sb2})$

O denominador da Equação 2.2.4 é semelhante à equação característica de um sistema em malha fechada, o que permite utilizar os resultados apresentados no Apêndice B para análise de pólos.

Como $Z_{in}'s(1 + RsC)$ não apresenta nem zeros nem pólos com partes reais positivas (para coeficientes positivos no denominador de Z_{in}' , os pólos sempre apresentam parte real negativa) e o número de pólos em $Z_{in}'s(1 + RsC)$ é menor que três, Z_{inT} terá necessariamente


pólos com parte real negativa independente da capacitância e da resistência de carga adicionadas.

Esta propriedade do **indutor ativo simples** se mostra interessante para o uso em diferentes tipos de aplicações.

2.2 INDUTOR ATIVO CASCODE


Outras propostas de indutores ativos são sugeridas na literatura no intuito de se alcançar um melhor desempenho em determinada característica do circuito, como a faixa de frequência que apresenta comportamento indutivo, fator de qualidade – Q , impedância de entrada, consumo de corrente, estabilidade, ruído etc. Uma destas propostas é o **indutor ativo cascode**, onde é acrescentado um novo transistor (M3) no circuito como pode ser visto na Figura 34a [37]. A inserção do transistor M3 causa uma redução na resistência série R_S do circuito, o que traz um aumento na faixa de frequência indutiva do circuito, no fator de qualidade e na impedância de entrada. Ainda existe outra proposta que é o **indutor ativo cascode regulado** (Figura 34b), onde é possível se alcançar maiores faixas de frequência indutiva, podendo este possuir um ou mais estágios [10]. O **indutor ativo cascode regulado** não será estudado neste trabalho.

Figura 34 - (a) Indutor ativo cascode e (b) indutor ativo cascode regulado.



Um modelo completo de pequenos sinais do **indutor ativo cascode** é visto na Figura 35. Para seu equacionamento são realizadas simplificações de forma a se atingir relações práticas para compreensão do funcionamento do indutor e desenvolvimento de projetos.

Figura 35 - Modelo de pequenos sinais do indutor ativo cascode. Os índices 1, 2 e 3 se referem aos transistores M1, M2 e M3 respectivamente.



Para a modelagem matemática do circuito mostrado na Figura 35, iremos desconsiderar a capacitância C_{gd1} e adotar que $g_{mi} \gg g_{oi}$. Essas considerações são comumente realizadas e não influem significativamente nos resultados finais. A Equação 2.2.1 mostra a impedância Z_{in}' :

$$Z_{in}' = \frac{s^2(C_{gs3} + C_{db1} + C_{sb3})(C_{gd} + C_{db3} + C_{gs2}) + s(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3}) + g_{o1}g_{o3}}{((C_{gd} + C_{db3})(C_{gs3} + C_{db1} + C_{sb3})s^2 + s((C_{gd} + C_{db3})g_{m3}' + (C_{gs3} + C_{db1} + C_{sb3})g_{o3}) + g_{m1}g_{m3}')(C_{gs2}s + g_{m2})} \quad 2.2.1$$

onde $C_{gd} = C_{gd2} + C_{gd3}$ e $g_{m3}' = g_{m3} + g_{mb3}$

Vamos analisar o comportamento do indutor para os dois casos a seguir:

1. $\omega \ll \frac{\text{Min}[g_{m1}, g_{m2}, g_{m3}']}{\text{Max}[(C_{gd} + C_{db3}), (C_{gs3} + C_{db1} + C_{sb3}), (C_{gs2})]}$;
2. $\omega \gg \frac{g_{o1}g_{o3}}{g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3}}$.

onde $\text{Min}[g_{m1}, g_{m2}, g_{m3}']$ significa o mínimo entre g_{m1} , g_{m2} e g_{m3}' ; $\text{Max}[(C_{gd} + C_{db3}), (C_{gs3} + C_{db1} + C_{sb3}), (C_{gs2})]$ significa o máximo entre $(C_{gd} + C_{db3})$, $(C_{gs3} + C_{db1} + C_{sb3})$ e (C_{gs2}) .

Para o **primeiro caso** teremos

- $|s^2(C_{gs3} + C_{db1} + C_{sb3})(C_{gd} + C_{db3} + C_{gs2})| \ll |s(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})|$
- $|s^2(C_{gd} + C_{db3})(C_{gs3} + C_{db1} + C_{sb3})| \ll g_{m1}g_{m3}'$
- $|s((C_{gd} + C_{db3})g_{m3}' + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})| \ll g_{m1}g_{m3}'$
- $|sC_{gs2}| \ll g_{m2}$

e a Equação 2.2.1 é reduzida para

$$Z_{in}' = \frac{s(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3}) + g_{o1}g_{o3}}{(g_{m1}g_{m3}')(g_{m2})} \quad 2.2.2$$

ou,

$$Z_{in}' = \frac{g_{o1}g_{o3}}{(g_{m1}g_{m3}')(g_{m2})} + \frac{s(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})}{(g_{m1}g_{m3}')(g_{m2})}$$

A partir da expressão acima, percebemos que Z_{in}' é composto por uma resistência R_S em série com uma indutância L_S , com os valores mostrados abaixo:

$$R_S = \frac{g_{o1}g_{o3}}{g_{m1}g_{m2}g_{m3}'} \quad 2.2.3a$$

$$L_S = \frac{g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3}}{g_{m1}g_{m2}g_{m3}'} \quad 2.2.3b$$

Observe que R_S do Indutor *Cascode* é g_{m3}'/g_{o3} vezes menor que o R_S do **indutor ativo simples**, o que confirma que a inserção do transistor M3 diminui o valor da resistência série.

Para o **segundo caso**, o termo em s do numerador é muito maior que $g_{o1}g_{o3}$ e a Equação 2.2.1 é reduzida a:

$$Z_{in}' = \frac{s^2(C_{gs3} + C_{db1} + C_{sb3})(C_{gd} + C_{db3} + C_{gs2}) + s(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})}{((C_{gd} + C_{db3})(C_{gs3} + C_{db1} + C_{sb3})s^2 + s((C_{gd} + C_{db3})g_{m3}' + (C_{gs3} + C_{db1} + C_{sb3})g_{o3}) + g_{m1}g_{m3}') (C_{gs2}s + g_{m2})} \quad 2.2.4$$

Antes de prosseguir a análise é importante observar que Z_{in}' possui dois zeros e três pólos. Caso um resistor e/ou capacitor forem associados ao indutor, não há garantia de que não apareçam pólos com parte real positiva, diferente do que acontece com **indutor ativo simples**.

Para exemplificar este ponto, analisemos o comportamento do **indutor ativo cascode** com as dimensões mostradas na Tabela 4 e associado a um capacitor C_L . Quando o valor do capacitor varia de 0 fF a 200 fF, o par de pólos complexos do circuito varia conforme ilustrado na Tabela 5. Observe que a parte real dos pólos inicia com valor negativo e se torna

positiva. Adicionalmente, se analisarmos o valor da impedância de pico total do circuito, veremos que ele varia várias ordens de grandeza (Figura 36), o que pode ser um problema para aplicações como amplificadores (o ganho irá variar muito).

Tabela 4 - Dimensões dos transistores do **indutor ativo cascode** (Tecnologia CMOS 0,35 μm AMS).


Transistor	Largura (W) (μm)	Comprimento (L) (μm)
M1	70	0,5
M2	50	0,5
M3	15	0,5

Os valores dos pólos complexos foram obtidos através da ferramenta Eldo onde, para cada valor de capacitância de carga mostrada na Tabela 5, foi realizada uma nova simulação.

Tabela 5 – Pólos complexos *versus* capacitância de carga.

C_L (fF)	Pólo (GHz)	C_L (fF)	Pólo (GHz)
0	$-0,093 \pm j3,5$	125	$0,0756e6 \pm j2,8$
25	$-0,059e7 \pm j3,3$	150	$0,016e7 \pm j2,7$
50	$-0,035e7 \pm j3,2$	175	$0,022e7 \pm j2,6$
75	$-0,016e7 \pm j3$	200	$0,027e7 \pm j2,6$
100	$-0,028e6 \pm j2,9$	-	-

Figura 36 – Curvas de impedância *versus* frequência para diferentes valores de capacitâncias de carga C_L (a) 0 fF, pico em 3,5 GHz @ 72 dB; (b) 100 fF, pico em 2,9 GHz @ 97 dB; (c) 200 fF, pico em 2,6 GHz @ 76 dB.



2.3 INDUTOR ATIVO CASCODE COM CANCELAMENTO ENTRE PÓLO E ZERO

Propomos aqui uma forma de projeto do **indutor ativo cascode** onde se garanta que não apareçam pólos com parte real positiva através do cancelamento de um pólo com o zero mais elevado. Como resultado do cancelamento, Z_{in}' terá um zero e dois pólos o que, como no **indutor ativo simples**, garante que, para qualquer resistor e/ou capacitor associados ao indutor, os pólos não apresentem parte real positiva.

Como o pólo $\left| \frac{gm_2}{C_{gs2}} \right|$ é o mais simples para ser determinado (Equação 2.2.4), ele é escolhido para ser cancelado. A equação abaixo mostra a condição necessária para que haja o cancelamento.

$$\frac{(C_{gs3} + C_{db1} + C_{sb3})(C_{gd} + C_{db3} + C_{gs2})}{g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + g_{o3}(C_{gs3} + C_{db1} + C_{sb3})} = \frac{C_{gs2}}{g_{m2}} \quad 2.3.1$$

Caso considerarmos $g_{m3}' \gg g_{o3}$, temos:

$$\frac{(C_{gs3} + C_{db1} + C_{sb3})}{g_{m3}'} = \frac{C_{gs2}}{g_{m2}}$$

Uma vez realizado o cancelamento, Z_{in}' passa a ter a seguinte expressão:

$$Z_{in}' = \frac{k s}{\left((C_{gd} + C_{db3})(C_{gs3} + C_{db1} + C_{sb3})s^2 + s \left((C_{gd} + C_{db3})g_{m3}' + (C_{gs3} + C_{db1} + C_{sb3})g_{o3} \right) + g_{m1}g_{m3}' \right)}$$

$$\text{onde } k = \frac{(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})}{g_{m2}}$$

A expressão de Z_{in}' é mais bem compreendida ao se trabalhar com a admitância $Y_{in}' = 1/Z_{in}'$:

$$Y_{in}' = \frac{s(C_{gd} + C_{db3})(C_{gs3} + C_{db1} + C_{sb3})}{k} + \frac{\left((C_{gd} + C_{db3})g_{m3}' + (C_{gs3} + C_{db1} + C_{sb3})g_{o3} \right)}{k} + \frac{g_{m1}g_{m3}'}{sk}$$

A partir da expressão de Y_{in}' vemos que a impedância Z_{in}' é composta pela associação em paralelo de uma capacitância C_P , de uma resistência R_P e de uma indutância L com os valores mostrados abaixo:

$$C_P = \frac{(C_{gd} + C_{db3})(C_{gs3} + C_{db1} + C_{sb3})g_{m2}}{(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})} \quad 2.3.2$$

$$R_P = \frac{(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})}{\left((C_{gd} + C_{db3})g_{m3}' + (C_{gs3} + C_{db1} + C_{sb3})g_{o3} \right) g_{m2}} \quad 2.3.3$$

$$L = \frac{(g_{m3}'(C_{gd} + C_{db3} + C_{gs2}) + (C_{gs3} + C_{db1} + C_{sb3})g_{o3})}{g_{m1}g_{m2}g_{m3}'} \quad 2.3.4$$

Como esperado, novamente as expressões da indutância para baixas e altas frequências são as mesmas.

O indutor ativo normalmente trabalha na condição do **segundo caso**, com isso, Z_{in} é igual a Z_{in}' em paralelo com as capacitâncias C_{gs1} e C_{sb2} , com a condutância g_{o2} e com a transcondutância g_{mb2} . O Z_{in} tem a expressão mostrada abaixo:

$$Z_{in} =$$

$$\frac{s(C_1 g_{m3}' + C_2 g_{o3})}{s^2(C_1 C_3 g_{m3}' + C_2(C_3 g_{o3} + C_4 g_{m2})) + s(g_{m3}'(C_4 g_{m2}' + C_{gs2}(g_{mb2} + g_{o2})) + C_2 g_{m2}' g_{o3}) + g_{m1} g_{m2} g_{m3}'}$$

onde $C_1 = C_{db3} + C_{gd} + C_{gs2}$, $C_2 = C_{db1} + C_{gs3} + C_{sb3}$, $C_3 = C_{gs1} + C_{sb2}$, $C_4 = C_{db3} + C_{gd}$ e $g_{m2}' = g_{m2} + g_{mb2} + g_{o2}$.

Na frequência de ressonância ω_o , a impedância do indutor ativo é puramente real. Para que isto ocorra na expressão acima é necessário que os termos no denominador em s^2 e s^0 se cancelem, ou seja:

$$s^2(C_1 C_3 g_{m3}' + C_2(C_3 g_{o3} + C_4 g_{m2})) + g_{m1} g_{m2} g_{m3}' = 0 \Big|_{s=j\omega_o}$$

Resolvendo a igualdade, a expressão para a frequência de ressonância é:

$$\omega_o = \sqrt{\frac{g_{m1} g_{m2} g_{m3}'}{(C_{db3} + C_{gd} + C_{gs2})(C_{gs1} + C_{sb2})g_{m3}' + (C_{db1} + C_{gs3} + C_{sb3})((C_{gs1} + C_{sb2})g_{o3} + (C_{db3} + C_{gd})g_{m2})}}$$

2.3.5

2.3.1 Indutor ativo cascode com cancelamento entre pólo e zero– Resultados de simulação


Um exemplo de um indutor ativo cascode é mostrado na Figura 37. Nesse circuito adicionamos uma capacitância C_d entre a entrada do indutor ativo e a fonte do sinal de entrada. Para a tecnologia CMOS 0,35 μ m AMS utilizamos transistores com as dimensões mostradas na

Tabela 2 e as correntes I_1 e I_2 iguais a 1,12 mA e 0,25 mA respectivamente.

Diferente do procedimento realizado para simulação do **indutor ativo simples**, a fonte de corrente ideal I_1 do **indutor ativo cascode** foi mantida. O motivo para isto é a influência que a condutância de saída da fonte real causa nos resultados, dificultando a comparação entre os resultados do simulador e os resultados das equações.

No caso deste indutor ativo, as dimensões de M1, M2 e M3 já foram escolhidas de forma a se garantir o cancelamento proposto entre o zero e o pólo conforme proposto.

Figura 37 – Modelo para simulação.

Tabela 6 – Dimensões dos transistores do **Indutor ativo cascode** (Tecnologia CMOS 0,35 μm AMS).

Transistor	Largura (W) (μm)	Comprimento (L) (μm)
M1	70	0,5
M2	50	0,5
M3	50	0,5

Do projeto do **indutor ativo cascode** anterior para o projeto do **indutor ativo cascode** desta seção, alterou-se o valor da largura do canal do transistor M3 de 15 μm para 50 μm . Essa alteração aumenta principalmente a capacitância C_{gs3} , permitindo o cancelamento desejado entre o pólo e o zero (Equação 2.3.1). Os valores do pólo e do zero cancelados são, respectivamente, -6,25 GHz e -6,44 GHz. Podemos agora avaliar a posição dos pólos complexos para diferentes valores de capacitância de carga, C_L , como mostrado na Tabela 7.


Tabela 7 - Pólos complexos *versus* capacitância de carga.

C_L (fF)	Pólo (GHz)	C_L (fF)	Pólo (GHz)
0	-0,073e8 $\pm$ j3,76	125	-0,044e8 $\pm$ j2,93
25	-0,064e8 $\pm$ j3,54	150	-0,041e8 $\pm$ j2,80
50	-0,057e8 $\pm$ j3,35	175	-0,038e8 $\pm$ j2,70
75	-0,052e8 $\pm$ j3,20	200	-0,036e8 $\pm$ j2,63
100	-0,048e8 $\pm$ j3,05	-	-

Como esperado, a parte real dos pólos complexos continua negativa para qualquer valor de capacitância de carga.


Os gráficos da impedância de entrada *versus* frequência parametrizada para diferentes valores de capacitância de carga são mostrados na Figura 38. Em baixas frequências o circuito apresenta um comportamento puramente resistivo (não apresentado na figura). A partir do primeiro zero da função de transferência, a curva de Z_{in} começa a crescer a 20 dB por década e o comportamento indutivo se inicia. Adicionalmente, vemos que o valor da impedância de pico total do circuito se mantém praticamente constante com C_L .

Figura 38 – Curvas de impedância do **indutor ativo cascode** *versus* frequência para diferentes valores de capacitância de carga C_L (a) 0 fF, pico em 3,84 GHz @ 55,3 dB e (b) 200 fF, pico em 2,66 GHz @ 55,2 dB.



O gráfico do fator de qualidade e impedância de entrada *versus* frequência é mostrado na Figura 39.

Figura 39 – (a) Fator de Qualidade e (b) impedância de entrada *versus* frequência. Curvas obtidas para capacitância de carga nula.



Apresentamos na Tabela 8 os resultados de R_S , R_P , L e ω_o obtidos por simulação e pelas equações deduzidas acima. Os valores de capacitâncias, transcondutâncias e condutâncias dos transistores utilizados nos cálculos foram obtidos através do simulador.

Tabela 8 - Resultados de simulação *versus* Equações 2.2.3a, 2.3.3, 2.3.4 e 2.3.5.

Parâmetro	Simulador	Equações
R_S (Ω)	0,06	0,06
R_P (Ω)	584	830
L (nH)	8,84	8,83
ω_o (GHz)	3,82	3,93

Os resultados da tabela acima mostram uma razoável concordância entre os resultados das equações obtidas e os resultados do simulador. A diferença entre os valores obtidos por simulação e pela equação de R_P está relacionada às simplificações realizadas na resolução do modelo de pequenos sinais.


Uma observação quanto à fonte de corrente I1 se faz necessária: a inserção de uma fonte real polarizando os transistores M1 e M3 acrescenta capacitâncias e condutâncias extras ao indutor ativo. Para minimizar o efeito causado pela condutância de saída da fonte de corrente no desempenho do indutor, é necessário a utilização de fontes de corrente *cascode*, como a fonte de corrente de *Wilson* [27].

Outra observação é que para garantir que a parte real dos pólos seja sempre negativa, não há necessidade do cancelamento exato entre o pólo e o zero.

2.4 INDUTOR ATIVO COM RESISTÊNCIA DE REALIMENTAÇÃO

A proposta desta topologia consiste na inserção de um resistor no *gate* do transistor M2 [2] [3]. Esta resistência adicional é chamada de “resistência de realimentação” e modifica algumas características no comportamento do indutor ativo. Na Figura 40 são apresentadas duas topologias que utilizam a resistência de realimentação: **indutor ativo com resistência de realimentação** (Figura 40a) e **indutor ativo cascode com resistência de realimentação** (Figura 40b). Este último circuito não será estudado neste trabalho.


Figura 40 – (a) **Indutor ativo com resistência de realimentação** e (b) **indutor ativo cascode com resistência de realimentação**.



De acordo com [3], a resistência de realimentação aumenta a indutância e a resistência em paralelo equivalente, contudo, diminui a frequência de ressonância. Os autores também afirmam que o Q do indutor ativo é aumentado.

O modelo completo de pequenos sinais do **indutor ativo com resistência de realimentação** é visto na Figura 41.

Figura 41 - Modelo de pequenos sinais do IA com resistência de realimentação. Os índices 1 e 2 se referem aos transistores M1 e M2.



Para a modelagem matemática do circuito mostrado acima, iremos desconsiderar a capacitância C_{gd1} , para simplificação, e adotar que $g_{mi} \gg g_{oi}$ como feito anteriormente. A Equação 2.4.1 mostra a impedância $Z_{in'}$:

$$Z_{in'} = \frac{s^2 C_{db1} R_r (C_{gd2} + C_{gs2}) + s (C_{db1} + (C_{gd2} + C_{gs2})(g_{o1} R_r + 1)) + g_{o1}}{(C_{db1} C_{gd2} R_r s^2 + s (C_{db1} + C_{gd2} (g_{o1} R_r + 1)) + g_{m1}) (C_{gs2} s + g_{m2})} \quad 2.4.1$$

Vamos analisar o comportamento do indutor para dois casos:

1. $\omega \ll \frac{\text{Min}[g_{m1}, g_{m2}]}{\text{Max}[(C_{db1} C_{gd2} R_r), (C_{db1} + C_{gd2} (g_{o1} R_r + 1))]}$
2. $\omega \gg \frac{g_{o1}}{C_{db1} + (C_{gd2} + C_{gs2})(g_{o1} R_r + 1)}$

Para o **primeiro caso** teremos

- $|s^2 C_{db1} R_r (C_{gd2} + C_{gs2})| \ll |s (C_{db1} + (C_{gd2} + C_{gs2})(g_{o1} R_r + 1))|$
- $|C_{db1} C_{gd2} R_r s^2| \ll g_{m1}$
- $|s (C_{db1} + C_{gd2} (g_{o1} R_r + 1))| \ll g_{m1}$
- $|s C_{gs2}| \ll g_{m2}$

e a Equação 2.4.1 é reduzida a nova equação

$$Z_{in'} = \frac{s (C_{db1} + (C_{gd2} + C_{gs2})(g_{o1} R_r + 1)) + g_{o1}}{g_{m1} g_{m2}} \quad 2.4.2$$

ou,

$$Z'_{in} = \frac{g_{o1}}{g_{m1}g_{m2}} + \frac{s \left(C_{db1} + (C_{gd2} + C_{gs2})(g_{o1}R_r + 1) \right)}{g_{m1}g_{m2}}$$

A partir da expressão acima, percebemos que Z'_{in} é composta por uma resistência R_S em série com uma indutância L_S , com os valores mostrados abaixo:

$$R_S = \frac{g_{o1}}{g_{m1}g_{m2}} \quad 2.4.3$$

$$L_S = \frac{C_{db1} + (C_{gd2} + C_{gs2})(g_{o1}R_r + 1)}{g_{m1}g_{m2}} \quad 2.4.4$$

Para o **segundo caso**, os termos em s do numerador são muito maiores que g_{o1} e a Equação 2.4.1 é reduzida a:

$$Z'_{in} = \frac{s^2 C_{db1} R_r (C_{gd2} + C_{gs2}) + s \left(C_{db1} + (C_{gd2} + C_{gs2})(g_{o1}R_r + 1) \right)}{\left(C_{db1} C_{gd2} R_r s^2 + s \left(C_{db1} + C_{gd2}(g_{o1}R_r + 1) \right) + g_{m1} \right) (C_{gs2}s + g_{m2})} \quad 2.4.5$$

Para obter expressões semelhantes às apresentadas em outros trabalhos [2][3], iremos desconsiderar as capacitâncias C_{db1} e C_{gd1} . Neste caso, a Equação 2.4.5 é reduzida a:

$$Z''_{in} = \frac{s \left(C_{gs2}(g_{o1}R_r + 1) \right)}{g_{m1}(C_{gs2}s + g_{m2})} \quad 2.4.6$$

A expressão acima é mais bem compreendida ao se trabalhar com a admitância $Y''_{in} = 1/Z''_{in}$:

$$Y''_{in} = \frac{g_{m1}}{(g_{o1}R_r + 1)} + \frac{g_{m1}g_{m2}}{s \left(C_{gs2}(g_{o1}R_r + 1) \right)}$$

A partir da expressão de Y''_{in} vemos que a impedância Z''_{in} é composta pela associação em paralelo de uma resistência R_P e de uma indutância L com os valores mostrados abaixo:


$$R_P = \frac{(g_{o1}R_r + 1)}{g_{m1}}$$

$$L = \frac{C_{gs2}(g_{o1}R_r + 1)}{g_{m1}g_{m2}}$$

Comparando as equações de R_P e L acima descritas com as do **indutor ativo simples** (Equações 2.1.9 e 2.1.10 e desconsiderando as capacitâncias C_{gdi} e C_{dbi}) percebe-se que o **indutor ativo com resistência de realimentação** apresenta o termo $(g_{o1}R_r + 1)$ multiplicando tanto R_P como L . De acordo com a literatura, o termo $g_{o1}R_r$ deve ser maior que 1,0 (um) e, com isso, se obtém valores elevados para R_P e L [2][3].

De forma semelhante ao **indutor ativo cascode**, a Equação 2.3.1 também possui dois zeros e três pólos e, caso um resistor ou capacitor forem associados ao **indutor ativo com resistência de realimentação**, não há garantia de que não apareçam pólos com parte real positiva. Para exemplificar, analisemos o comportamento do **indutor ativo com resistência de realimentação** mostrado na Figura 42, com dimensões mostradas na Tabela 9, associado a um capacitor C_L e com as corrente I_p e I_2 iguais a 0,5 mA. A resistência de realimentação é igual a **200 k Ω** , o que faz $(g_{o1}R_r + 1) \cong 8$. Quando o valor do capacitor C_L varia de 0 fF a 300 fF, o par de pólos complexos do circuito varia conforme ilustrado na Tabela 10. A parte real do pólo se torna positiva. Adicionalmente, se analisarmos o valor da impedância de pico total do circuito, veremos que ele varia várias ordens de grandeza (Figura 43).

Figura 42 - Modelo para simulação.

Tabela 9 - Dimensões dos transistores do **indutor ativo com resistência de realimentação** (Tecnologia CMOS 0,35 μm AMS).

Transistor	Largura (W) (μm)	Comprimento (L) (μm)
M1	50	0,5
M2	52	0,5
Mp1	42	1,0
Mp2	69	1,0

Os valores dos pólos complexos foram obtidos através da ferramenta Eldo onde, para cada valor de capacitância de carga mostrada na Tabela 5, foi realizada uma nova simulação.


Tabela 10 – Pólos complexos *versus* capacitância de carga.

C_L (fF)	Pólo (GHz)	C_L (fF)	Pólo (GHz)
0	$-0,045 \pm j0,40$	200	$-0,005 \pm j0,37$
50	$-0,033 \pm j0,39$	250	$0,001 \pm j0,36$
100	$-0,022 \pm j0,38$	300	$0,006 \pm j0,35$
150	$-0,013 \pm j0,38$	-	-

A proposta de projeto para o **indutor ativo com resistência de realimentação** na literatura implica que o termo $g_{o1}R_r$ seja feito maior que 1,0 (μm), isso pode levar o indutor a apresentar pólos com parte real positiva (como mostrado na Tabela 10). Se tentarmos aplicar

aqui a proposta de cancelamento entre um pólo e o zero mais elevado sugerida acima, percebemos que $g_{o1}R_r$ dificilmente poderá ser maior que 1,0 (um). Caso isto ocorresse, o zero teria um valor muito baixo e seria impossível seu cancelamento com o pólo em $\left|\frac{gm_2}{C_{gs2}}\right|$. As posições do zero e do pólo no exemplo acima, -0,22 GHz e -1.9 GHz respectivamente, ilustram este ponto.

Figura 43 – Curvas de impedância do **indutor ativo com resistência de realimentação** versus frequência para diferentes valores de capacitância de carga C_L : (a) 0 fF, pico em 407,6 MHz @ 68,5 dB; (b) 250 fF, pico em 363,6 MHz @ 98,5 dB; (c) 300 fF, pico em 355 MHz @ 82 dB.



2.5 INDUTOR ATIVO COM BAIXA RESISTÊNCIA DE REALIMENTAÇÃO

Este trabalho propõe uma nova abordagem para a topologia do **indutor ativo com resistência de realimentação** de forma que se garantam pólos com partes reais negativas sob qualquer capacitância e resistência ligadas ao indutor.

A abordagem consiste em utilizar valores de resistência de realimentação bem menores do que a condição $(g_{o1}R_r + 1) > 1$ impõe. A partir disso, é possível realizar o cancelamento do pólo e zero de forma que Z_{in}' apresente apenas um zero e dois pólos.

A partir da Equação 2.4.1, uma nova expressão de Z_{in}' é obtida considerando $g_oR_r \ll 1$:

$$Z_{in}' = \frac{s \left(C_{db1}(C_{gd2} + C_{gs2})s + g_r(C_{db1} + C_{gd2} + C_{gs2}) \right) + g_{o1}g_r}{(C_{db1}C_{gd2}s^2 + g_r(C_{db1} + C_{gd2})s + g_r g_{m1})(C_{gs2}s + g_{m2})} \quad 2.5.1$$

onde $g_r = 1/R_r$.

Considerando Z_{in}' para $\omega \gg \frac{g_{o1}}{C_{db1} + (C_{gd2} + C_{gs2})(g_{o1}R_r + 1)}$, quando o termo em s do numerador é muito maior que $g_{o1}g_r$, podemos reescrever a Equação 2.5.1 da seguinte forma:

$$Z_{in}' = \frac{s \left(C_{db1}(C_{gd2} + C_{gs2})s + g_r(C_{db1} + C_{gd2} + C_{gs2}) \right)}{(C_{db1}C_{gd2}s^2 + g_r(C_{db1} + C_{gd2})s + g_r g_{m1})(C_{gs2}s + g_{m2})} \quad 2.5.2$$

Como resultado dessa consideração, os zeros ficam explícitos e podemos enxergar uma condição de cancelamento pólo-zero descrita por:

$$R_r = \frac{C_{gs2}}{g_{m2}} \times \frac{C_{db1} + C_{gd2} + C_{gs2}}{C_{db1}(C_{gd2} + C_{gs2})} \quad 2.5.3$$

Neste caso teremos o cancelamento entre o zero $((C_{db1} + C_{gd2} + C_{gs2})/C_{db1}(C_{gd2} + C_{gs2}))$ e o pólo $(\frac{g_{m2}}{C_{gs2}})$. O valor de R_r aqui é baixo em relação ao necessário para satisfazer a condição $g_o R_r \gg 1$. Após o cancelamento é obtida a expressão final para Z_{in}' mostrada na Equação 2.5.4.

$$Z_{in}' = \frac{(C_{gd2} + C_{gs2})s}{C_{gs2}C_{gd2} \left(s^2 + g_r \frac{(C_{db1} + C_{gd2})}{C_{db1}C_{gd2}} s + \frac{g_r g_{m1}}{C_{db1}C_{gd2}} \right)} \quad 2.5.4$$

A expressão acima é mais bem compreendida ao se trabalhar com a admitância $Y_{in}' = 1/Z_{in}'$:

$$Y_{in}' = \frac{sC_{gs2}C_{gd2}}{(C_{gd2} + C_{gs2})} + \frac{g_r C_{gs2}(C_{db1} + C_{gd2})}{(C_{gd2} + C_{gs2})C_{db1}} + \frac{g_r g_{m1} C_{gs2}}{s(C_{gd2} + C_{gs2})C_{gd2}}$$

A partir da expressão de Y_{in}' vemos que a impedância Z_{in}' é composta pela associação em paralelo de uma capacitância C_P , uma resistência R_P e de uma indutância L com os valores mostrados abaixo:

$$C_P = \frac{C_{gs2}C_{gd2}}{(C_{gd2} + C_{gs2})} \quad 2.5.5$$

$$R_P = \frac{1}{g_{m2}} \times \frac{C_{db1} + C_{gd2} + C_{gs2}}{C_{db1} + C_{gd2}} \quad 2.5.6$$

$$L = \frac{C_{db1} + C_{gd2} + C_{gs2}}{g_{m1}g_{m2}} \quad 2.5.7$$

Na frequência de operação normalmente utilizadas em indutores ativos a impedância total Z_{in} será Z_{in}' da Equação 2.5.4 em paralelo com as capacitâncias C_{gs1} e C_{sb2} , com a condutância g_{o2} e com a transcondutância g_{mb2} como mostrado abaixo.

$$Z_{in} = \frac{(C_{gd2} + C_{gs2})s}{C_{gs2}C_{gd2} \left(s^2 + g_r \frac{(C_{db1} + C_{gd2})}{C_{db1}C_{gd2}} s + \frac{g_r g_{m1}}{C_{db1}C_{gd2}} \right)} // \frac{1}{s(C_{gs1} + C_{sb2})} // \frac{1}{(g_{o2} + g_{mb2})}$$

A partir do Z_{in} resultante podemos obter a frequência de ressonância do indutor ativo.

Na frequência de ressonância ω_o , a impedância do indutor ativo é puramente real. Para que isto ocorra na expressão de Z_{in} é necessário que os termos no denominador em s^2 e s^0 se cancelem, ou seja:

$$\begin{aligned} s^2 \left(C_{db1} (C_{gd2}g_{m2} + g_r(C_{gs1} + C_{sb2})) + g_r(C_{gd2} + C_{gs2})(C_{gs1} + C_{sb2}) \right) \\ + g_{m1}g_{m2}g_r = 0 \Big|_{s=j\omega_o} \end{aligned}$$

Resolvendo a igualdade, a expressão para a frequência de ressonância é:

$$\omega_0 = \sqrt{\frac{g_{m1}g_{m2}g_r}{C_{db1} \left(C_{gd2}g_{m2} + g_r(C_{gs1} + C_{sb2}) \right) + g_r(C_{gd2} + C_{gs2})(C_{gs1} + C_{sb2})}} \quad 2.5.8$$

2.5.1 Indutor ativo com baixa resistência de realimentação – Resultados de simulação

Um exemplo de um **indutor ativo com resistência de realimentação** é mostrado na Figura 44. Nesse circuito é adicionada uma fonte de corrente real, que substitui a fonte ideal I1, e uma capacitância C_d entre a entrada do indutor ativo e a fonte do sinal de entrada. Para a tecnologia CMOS 0,35 μm da AMS podemos utilizar transistores com as dimensões mostradas na

Tabela 11 e as correntes I_p e I_2 são iguais a 0,5 mA e 0,1 mA respectivamente. O valor da resistência de realimentação é igual a 1,55 K Ω , calculado com base na Equação 2.5.3 (um ajuste no valor do resistor foi feito através das posições de pólo e zero fornecidas pelo simulador).

Figura 44 – Modelo para simulação





Tabela 11 – Valor da resistência de realimentação e dimensão dos transistores do **indutor ativo com baixa resistência de realimentação** (Tecnologia CMOS 0,35 μm AMS).

Elemento	Resistência ($\text{k}\Omega$)	Largura (W) (μm)	Comprimento (L) (μm)
M1	-	50	0,5
M2	-	52	0,5
Mp1	-	42	1,0
Mp2	-	69	1,0
Rr	1,55	-	-

Com a resistência igual a 1,55 $\text{k}\Omega$, o valor do zero está em 3,0 GHz e o do pólo está em 3,2 GHz. Nesta condição já podemos considerar que há o cancelamento entre pólo e zero. Variando a capacitância de carga temos o comportamento da impedância do indutor mostrado na Figura 45.

Figura 45 – Curva da impedância do **indutor ativo com resistência de realimentação** *versus* frequência para diferentes valores de capacitância de carga C_L : (a) 0 fF, pico em 2,4 GHz @ 57,7 dB e (b) 200 fF, pico em 1,6 GHz @ 57,5 dB.



Em comparação com o indutor ativo com alta resistência de realimentação simulado (200 k Ω), este indutor mantém a parte real dos pólos complexos sempre negativa. A posição dos pólos complexos com relação à capacitância de carga é mostrada na Tabela 12.

Tabela 12 - Pólos complexos *versus* capacitância de carga.

C_L (fF)	Pólo (GHz)	C_L (fF)	Pólo (GHz)
0	$-0,62 \pm j2,26$	125	$-0,36 \pm j1,7$
25	$-0,54 \pm j2,1$	150	$-0,33 \pm j1,7$
50	$-0,48 \pm j2,0$	175	$-0,31 \pm j1,6$
75	$-0,43 \pm j1,9$	200	$-0,29 \pm j1,56$
100	$-0,39 \pm j1,8$	-	-

O gráfico do fator de qualidade e impedância de entrada *versus* frequência é mostrado na Figura 46.

Figura 46 - (a) Fator de Qualidade e (b) impedância de entrada *versus* frequência. Curvas obtidas para capacitância de carga nula.




Tabela 13 - Resultados de simulação *versus* Equações 2.3.3, 2.3.10, 2.3.11 e 2.3.12.

Parâmetro	Simulador	Equações
$R_S (\Omega)$	12,18	12,44
$R_P (\Omega)$	771	1074
L (nH)	27,24	25
ω_o (GHz)	2,35	2,66

Os resultados da Tabela 13 mostram uma razoável concordância entre os resultados das equações obtidas e os resultados do simulador.

2.6 COMPARAÇÃO ENTRE OS INDUTORES ATIVOS APRESENTADOS

O Capítulo 2 abordou o estudo de três topologias de indutores ativos. No estudo procurou-se destacar algumas das principais características dos indutores ativos, como: resistência série, resistência paralelo, capacitância em paralelo, indutância, frequência de ressonância, impedância de entrada e estabilidade (entende-se por estabilidade o não aparecimento de pólos com parte real positiva quando associado a resistores e capacitores em paralelo). Um comparativo entre as topologias mencionadas pode ser realizado através da

Tabela 14. Para simplificar as equações e permitir as comparações, as capacitâncias C_{gdi} e C_{dbi} foram desconsideradas.

O **indutor ativo cascode** possui um transistor a mais em comparação às outras duas topologias aqui estudadas. Como consequência, uma nova fonte de ruído é acrescentada ao circuito, o que piora seu desempenho em ruído.

O **indutor ativo com baixa resistência de realimentação** é vantajoso em relação às outras topologias aqui estudadas nos seguintes pontos:

- Alta impedância de entrada (sobressaindo-se sobre o **indutor ativo simples**);
- Impedância constante com a variação de C_L (sobressaindo-se sobre o **indutor ativo com resistência de realimentação**);
- Operação em baixas tensões (sobressaindo-se sobre o **indutor ativo cascode**);
- Ruído semelhante ou menor do que as outras topologias pois apresenta apenas dois transistores.

Um dos objetivos desse trabalho é o projeto de um bloco RF utilizando indutor ativo. A partir das vantagens listadas acima, o indutor ativo escolhido para o projeto desse bloco é o **indutor ativo com baixa resistência de realimentação**.

Tabela 14 - Comparativo entre as três topologias de indutor ativo estudadas nesse trabalho.

	Topologia de Indutor Ativo			
	Simple	Cascode (com cancelamento de pólo e zero)	Resistência de Realimentação	Baixa Resistência de Realimentação
R_S	$\frac{g_{o1}}{(g_{m1}+g_{o1})g_{m2}}$	$\frac{g_{o1}g_{o3}}{g_{m1}g_{m2}g_{m3}'}$	$\frac{g_{o1}}{g_{m1}g_{m2}}$	$\frac{g_{o1}}{g_{m1}g_{m2}}$
R_P	$\frac{1}{g_{m1}}$	$\frac{C_{gs2}g_{m3}'}{C_{gs3}g_{o3}g_{m2}}$	$\frac{(g_{o1}R_r + 1)}{g_{m1}}$	$\frac{C_{gs2} + C_{db1}}{g_{m2}C_{db1}}$
L	$\frac{C_{gs2}}{g_{m1}g_{m2}}$	$\frac{C_{gs2}}{g_{m1}g_{m2}}$	$\frac{C_{gs2}(g_{o1}R_r + 1)}{g_{m1}g_{m2}}$	$\frac{C_{gs2}}{g_{m1}g_{m2}}$
ω_o	$\sqrt{\frac{g_{m1}g_{m2}}{C_{gs1}C_{gs2}}}$	$\sqrt{\frac{g_{m1}g_{m2}}{C_{gs1}C_{gs2}}}$	$\sqrt{\frac{g_{m1}g_{m2}}{C_{gs1}C_{gs2}(g_{o1}R_r + 1)}}$	$\sqrt{\frac{g_{m1}g_{m2}}{C_{gs2}C_{gs1}}}$

Z_{in}	<i>baixa</i>	<i>alta</i>	<i>alta</i>	<i>alta</i>
Projeto	<i>mais simples</i>	<i>mais complicado</i>	<i>simples</i>	<i>simples</i>
Estabilidade (pólos com parte real negativa)	<i>sempre</i>	<i>sempre</i>	<i>depende da carga</i>	<i>sempre</i>
Ruído	<i>bom</i>	<i>ruim</i>	<i>bom</i>	<i>bom</i>


CAPÍTULO 3. APLICAÇÃO EM UM LNA-GC

Parte do objetivo desse trabalho é a aplicação de indutores ativos em sistemas RF com o intuito de demonstrar as vantagens de substituir o indutor passivo (largamente utilizado) por indutores ativos. Dentre os principais blocos de um sistema RF, podemos citar: antena, amplificador de baixo ruído, filtro de RF, oscilador, misturador etc. Nesse trabalho escolhemos o amplificador de baixo ruído (LNA) como bloco para testar. Este amplificador utilizará o indutor ativo como carga.

Um LNA é geralmente o primeiro estágio em sistema RF [38], quando não precedido de um filtro. Os principais parâmetros de um LNA são: figura de ruído, ganho, consumo de potência e linearidade. Melhores ou piores desempenhos nesses parâmetros podem ser obtidos pela escolha de uma determinada arquitetura de LNA.

Há duas principais arquiteturas para LNAs : *source*-comum (SC - a entrada do sinal é feita pelo *gate*) e *gate*-comum (GC - a entrada do sinal é feita pelo *source*). As duas arquiteturas são mostradas na Figura 47.

Figura 47 – Arquiteturas de LNAs (a) *source*-comum e (b) *gate*-comum.



Cada uma destas arquiteturas apresenta vantagens e desvantagens. No quesito figura de ruído, a configuração *gate*-comum é inferior e um dos motivos é a dependência do valor de g_m do transistor de entrada com o valor da impedância de entrada do LNA. Isso tem limitado o uso da arquitetura *gate*-comum em amplificadores de baixo ruído [38]. Por outro lado, essa mesma dependência facilita o casamento de impedâncias do LNA com a fonte de sinal de entrada. Como consequência, um menor número de indutores é necessário no LNA *gate*-comum em comparação com a arquitetura *source*-comum. Essa característica é o motivo da escolha dessa arquitetura para o estudo aqui realizado.


O projeto do circuito amplificador de baixo ruído (LNA) de *gate*-comum tem como especificações:

- Ganho de 20dB;
- Frequência de operação em 1,0 GHz;
- Impedância de entrada de 50Ω ;
- Mínima figura de ruído;
- Mínimo consumo de potência.

3.1 CIRCUITO DO LNA

Um circuito de um LNA *gate*-comum é mostrado na Figura 48a, onde Z_L representa um indutor de carga. O modelo de pequenos sinais do LNA é mostrado na Figura 48b, onde $g_{mMinT} = g_{mMin} + g_{mbMin}$. Neste capítulo, a resistência R_S representa a impedância de saída da antena.

Figura 48 - (a) LNA *gate*-comum simples e (b) seu respectivo modelo de pequenos sinais.



A função da indutância L_i neste circuito é cancelar a reatância capacitiva da entrada, devido as capacitâncias C_{gsMin} e C_{sbMin} , na frequência de operação ω_i . Dessa forma seu valor deve ser igual a $L_i = 1/(\omega_i^2(C_{gsMin} + C_{sbMin}))$. Considerando esse cancelamento realizado, podemos obter as expressões da impedância de entrada do LNA, Z_{inLNA} , e do ganho A a partir do modelo de pequenos sinais da figura acima.

A impedância de entrada é dada pela relação V_s/I_{in} . Para o cálculo de Z_{inLNA} , temos:

$$I_{in} = g_{mMinT}V_s + (V_s - V_{out})g_{oMin}$$

Considerando $g_{oMin} \approx 0$, para simplificar, teremos:

$$Z_{inLNA} = \frac{1}{g_{mMinT}} \quad 3.1.1$$

Para o casamento de impedâncias entre a entrada do LNA e a saída da fonte de entrada (o que garante que não haja retorno de sinal e, com isso, a máxima transferência de potência da fonte de entrada para o amplificador), Z_{inLNA} deve ser igual a R_s^* . Como R_s é real, temos que $\frac{1}{g_{mMinT}} \approx R_s$.

Para o cálculo do ganho, temos:

$$\frac{V_{out}}{Z_L // (C_{gdMin} + C_{dbMin})} = I_o$$

$$\frac{V_{in} - V_s}{R_s} = I_o$$

$$I_o = g_{mMinT}V_s + (V_s - V_{out})g_{oMin}$$

Após o devido tratamento matemático e considerando $g_{oMin} \approx 0$ obtemos o ganho:


$$A \approx \frac{g_{mMinT} (Z_L // (sC_{gdMin} + sC_{dbMin}))}{2} \quad 3.1.2$$

Quando Z_L é um indutor ativo, na frequência de ressonância o termo $Z_L // (sC_{gdMin} + sC_{dbMin})$ equivale à resistência paralelo R_P do indutor.

3.2 PROJETO DO LNA

O circuito esquemático completo do LNA implementado nesse trabalho é mostrado na Figura 49. A figura contém as dimensões dos transistores utilizados bem como os valores das fontes de correntes. A tecnologia utilizada é a CMOS 0,35 μm AMS.

Figura 49 – LNA utilizando o **indutor ativo com baixa resistência de realimentação**.



Nesse circuito, o transistor Min é o transistor em configuração *gate-comum* que forma o amplificador e os transistores M1 e M2 formam o indutor ativo. A corrente através de Min é estabelecida por Mb1 que espelha a corrente de uma fonte de referência Iref. Essa mesma corrente de referência serve também para os espelhos de corrente compostos pelos transistores Mb3, Mb4, Mb5 e Mx. O transistor Mx é usado para realizar o ajuste fino da corrente através de M2. A fonte de corrente Itun é espelhada através dos transistores Mb6 e Mb7 para polarizar M1.

O sinal de entrada é proveniente de uma antena cuja impedância de saída adotada é 50 Ω (valor comum de impedância em antenas), dessa forma, a impedância de entrada do LNA deve ser 50 Ω .

O valor de Z_{inLNA} do LNA depende, com certa aproximação, apenas do valor de g_{mMinT} (Equação 3.1.2). Como precisamos de Z_{inLNA} igual a 50Ω , g_{min} deve ser igual a 20 mS. O ajuste do valor de g_{mMinT} pode ser realizado de dois métodos: pelo ajuste da corrente passando por Min ou das dimensões W e L do transistor.

1. Ajuste pela corrente: Fixa as dimensões W e L e ajusta a corrente de dreno. Esse método permite utilizar transistores com menores dimensões compensando o valor de g_m com o aumento da corrente. Transistores menores implicam em menores capacitâncias intrínsecas e extrínsecas, o que possibilita operar em frequências mais altas. A equação de g_m com a corrente colocada de forma explícita é:

$$g_m = 2I_D / (V_{gs} - V_{th})$$

2. Ajuste pelas dimensões W e L: Fixa a corrente de dreno e ajusta as dimensões W e L. Esse método permite trabalhar com correntes menores compensando o valor de g_m com o ajuste das dimensões do transistor. Correntes menores implicam em um menor consumo de potência, contudo, dimensões W e L maiores implicam em uma operação em frequências menores. A equação de g_m com as dimensões colocadas de forma explícita é:

$$g_m = \mu_n C_{ox} \frac{W}{L} (V_{gs} - V_{th})$$

No circuito foi considerado um indutor passivo ideal, ou seja, que não apresenta resistência série, entre outros efeitos parasitas. A resistência série DC no indutor passivo, caso considerada, causa pequenos desvios no funcionamento do espelho de corrente formado pelos transistores Mb1 e Min, dificultando a polarização do LNA.

O roteiro de projeto para obtenção das dimensões dos transistores do LNA da Figura 49 é mostrado no Apêndice D.

3.3 RUÍDO

Um ponto crítico no projeto de LNAs com indutores ativos é a figura de ruído do sistema. Como cada transistor contribui para o ruído na saída, um LNA com indutor ativo deverá ser mais ruidoso que um LNA com indutor passivo. Cabe ao projetista, então, escolher dimensões e valores de correntes que degradem ao mínimo a figura de ruído.

O principal ruído em transistores MOS acima de alguns MHz é o ruído térmico, e o mais significativo é o ruído térmico do canal. Na condição de saturação, pode-se modelar o ruído térmico do canal de duas formas: como uma fonte de corrente conectada entre *drain* e *source* ou como uma fonte de tensão em série ao *gate*. Os valores médios quadráticos dessas fontes são [27][39]:

$$\overline{I_n^2} = 4kT\gamma g_m \Delta f \text{ (fonte de corrente)}$$

$$\overline{V_n^2} = 4kT\gamma \frac{1}{g_m} \Delta f \text{ (fonte de tensão)}$$

onde k é a constante de Boltzmann, T é a temperatura absoluta, γ é o coeficiente do ruído térmico do canal [39] e Δf é a banda em Hz onde o ruído é medido.

Para o cálculo da figura de ruído do LNA, será considerado o circuito mostrado na Figura 50 onde as fontes de ruído dos transistores são separadas do transistor. Nesta análise será utilizado o modelo de fonte de corrente de ruído. Os transistores que não estão presentes na figura não contribuem significativamente para a figura de ruído do circuito.

A figura de ruído FN (*noise figure*) é igual à relação sinal-ruído na entrada pela relação sinal-ruído na saída [27]. Temos então que:

$$FN = \frac{SNR_i}{SNR_o} = \frac{V_{in}^2}{\overline{V_{n_{in}}^2}} \bigg/ \frac{V_{in}^2 A^2}{\overline{V_{n_{out}}^2}} \quad 3.3.1$$


onde SNR_i e SNR_o são as relações sinal ruído na entrada e saída respectivamente, A o ganho do LNA, $\overline{V_{n_{in}}^2}$ é o ruído da fonte de entrada ($\overline{V_{n_{in}}^2} = 4kTR_S$) e $\overline{V_{n_{out}}^2}$ é o ruído na saída

$(\overline{V_{n_{out}}^2} = \overline{V_{n_{in}}^2} A^2 + \overline{V_{n_{out_LNA}}^2})$, sendo o último termo referente aos ruídos dos componentes do LNA). O ganho do LNA *gate-comum* é, como já visto:

$$A = \frac{g_{mMinT} Z_T}{2}$$

onde Z_T é a impedância de carga total sobre o LNA.

Figura 50 – LNA com fontes de ruído relevantes. Os transistores dessa figura são sem ruído.



A expressão da figura de ruído do LNA pode ser expandida para [27]:


$$FN = 1 + \frac{\overline{V_{n_{out_LNA}}^2}}{\overline{V_{n_{in}}^2} A^2} = 1 + \frac{\overline{V_{n_{out_LNA}}^2}}{4kTR_S \Delta f \left(\frac{g_{mMinT} Z_T}{2} \right)^2}$$

onde R_S é igual $1/g_{mMinT}$ devido ao casamento de impedâncias.

Para o cálculo de $\overline{V_{n_{out_LNA}}^2}$ é preciso somar as contribuições da tensão de ruído na saída de cada transistor e do resistor de realimentação, pois as fontes de ruído são independentes [40].

Vamos começar a análise pela contribuição transistor Min. A Figura 51 mostra o modelo de pequenos sinais simplificado do LNA com a fonte de corrente de ruído do transistor Min.

Figura 51 - Modelo de ruído de pequenos sinais para o transistor Min.



Vamos calcular inicialmente a função de transferência entre $V_{n_{out}}$ e $I_{n_{Min}}$. Pela análise de correntes de malha da figura acima, obtemos as seguintes relações:

$$\frac{V_{n_{out}}}{Z_T} = g_{mMinT} V_x - I_{n_{Min}}$$

$$V_x = -\frac{V_{n_{out}}}{Z_T g_{mMinT}}$$

O que resulta na seguinte função de transferência:


$$\frac{V_{n_{out}}}{I_{n_{Min}}} = \frac{Z_T}{2}$$

Como $\overline{I_{n_{Min}}^2} = 4kT\gamma g_{mMinT}\Delta f$, temos que a contribuição de ruído na saída do LNA devido ao transistor Min é:

$$\overline{V_{n_{outM1}}^2} = 4kT\gamma g_{mMinT} \left(\frac{Z_T}{2}\right)^2 \Delta f$$

Agora passemos para o transistor M2. A Figura 52 mostra o modelo de pequenos sinais simplificado do LNA com a fonte de corrente de ruído do transistor M2.

Figura 52 - Modelo de ruído de pequenos sinais para o transistor M2.



O equacionamento do circuito acima resulta na seguinte função de transferência:

$$\frac{V_{n_{out}}}{I_{n_{M2}}} = Z_T$$

Como $\overline{I_{n_{M2}}^2} = 4kT\gamma g_{mM2}\Delta f$, temos que a contribuição de ruído na saída do LNA devido ao transistor M2 é:

$$\overline{V_{n_{outM2}}^2} = 4kT\gamma g_{mM2}Z_T^2\Delta f$$

As análises de ruído dos transistores Mx e Mb5 são semelhantes à realizada com o transistor M2; a contribuição de ruído na saída do LNA devido a esses transistores é:


$$\overline{V_{n_{outMx}}^2} = 4kT\gamma g_{mMx}Z_T^2\Delta f$$

$$\overline{V_{n_{outMb5}}^2} = 4kT\gamma g_{mMb5}Z_T^2\Delta f$$

Para os transistores M1 e Mb6, a dedução é feita aplicando uma aproximação proposta em [41]. Neste trabalho, é deduzido o ruído de um indutor ativo, implementado com

dois estgios de transcondutância CMOS como mostrado na Figura 53a. Para representar o ruído nos estgios de transcondutância, são adicionadas duas fontes de tensão, com valor *rms* V_n , em série com a entrada das transcondutâncias. No trabalho [41] é proposto que quando a condutância de saída dos transcondutores é pequena, as fontes de ruído podem ser deslocadas para fora do *loop* de realimentação. A partir daí, pode-se mostrar que o indutor equivalente tem uma fonte de tensão de ruído V_n em série e uma fonte de corrente de ruído, com valor *rms* $g_m V_n$, em paralelo, como apresentado em (b).

Figura 53 – (a) ruído equivalente de um indutor ativo e (b) o equivalente da indutância com ruído.



De forma similar, o ruído do transistor M1 pode ser deslocado para fora do indutor ativo e colocado como uma fonte de tensão em série ao indutor e de valor $\overline{V_n^2} = 4kT\gamma \frac{1}{g_{m1}} \Delta f$. Por outro lado, esta fonte de tensão em série pode ser substituída por uma fonte de corrente em paralelo de valor $\overline{I_n^2} = 4kT\gamma \frac{(\omega L)^{-2}}{g_{m1}} \Delta f$. A contribuição de ruído na saída do LNA devido a essa fonte, de forma semelhante a fonte de ruído de M2, é:

$$\overline{V_{n_{outM1}}^2} = \frac{4kT\gamma}{g_{mM1}} \left(\frac{Z_T}{\omega L} \right)^2 \Delta f$$

A dedução da contribuição de Mb6 é análoga a M1 já que sua fonte de corrente de ruído está em paralelo com a fonte de corrente de ruído de M1. A contribuição de ruído na saída do LNA devido a Mb6 é:

$$\overline{V_{n_{outMb6}}^2} = \frac{4kT\gamma g_{mMb6}}{g_{mM1}^2} \left(\frac{Z_T}{\omega L}\right)^2 \Delta f$$

As contribuições de ruído individuais dos transistores estão na Tabela 15. A expressão da contribuição de ruído do resistor de realimentação é difícil de ser obtida, contudo este ruído não apresenta influência significativa na figura de ruído do LNA, como veremos nas simulações, e foi desconsiderado.

Tabela 15 – Contribuição individual de ruído dos transistores do LNA

Transistor	Equação
Min	$4kT\gamma g_{mMinT} \left(\frac{Z_T}{2}\right)^2 \Delta f$
M1	$\frac{4kT\gamma}{g_{mM1}} \left(\frac{Z_T}{\omega L}\right)^2 \Delta f$
M2	$4kT\gamma g_{mM2} (Z_T)^2 \Delta f$
Mx	$4kT\gamma g_{mMx} (Z_T)^2 \Delta f$
Mb5	$4kT\gamma g_{mMb5} (Z_T)^2 \Delta f$
Mb6	$\frac{4kT\gamma g_{mMb6}}{g_{mM1}^2} \left(\frac{Z_T}{\omega L}\right)^2 \Delta f$

Substituindo as contribuições de ruído na saída devido aos transistores Min, M1, M2, Mx, Mb5 e Mb6, temos a seguinte expressão para a figura de ruído:

$$FN = 1 + \gamma + 4\gamma \frac{g_{mM2}}{g_{mMin}} + 4\gamma \frac{g_{mMx}}{g_{mMin}} + 4\gamma \frac{g_{mMb5}}{g_{mMin}} + 4\gamma \frac{(\omega L)^{-2}}{g_{mM1}g_{mMin}} + 4\gamma \frac{(\omega L)^{-2}g_{mMb6}}{g_{mM1}^2g_{mMin}} \quad 3.3.2$$

3.4 RESULTADOS DE SIMULAÇÕES

3.4.1 Resultados obtidos com a ferramenta ELDO

O desempenho do LNA proposto com indutor ativo foi analisado através de simulações utilizando a ferramenta ELDO e o modelo típico de transistor BSIM3v3 com a tecnologia da CMOS 0,35 μm AMS. A tensão de alimentação empregada é 3,3 V.

São apresentadas seis simulações do LNA:

- A primeira contém a curva de ganho em tensão do LNA *versus* frequência (Figura 54);
- A segunda mostra as curvas de ganho em tensão do LNA *versus* frequência para diferentes capacitâncias de carga (Figura 55);
- A terceira, a possibilidade de ajuste fino da frequência de operação através da variação da fonte de corrente I_{tun} (Figura 56);
- A quarta mostra a curva da impedância de entrada do LNA *versus* frequência (Figura 57);
- A quinta mostra o ruído na saída *versus* a frequência (Figura 58);
- A sexta mostra o ponto de intersecção de terceira ordem IIP3 (Figura 59).

Figura 54 – Curva de ganho em tensão do LNA *versus* frequência com pico em 1,34 GHz @ 21,9 dB.






Figura 55 – Curvas de ganho em tensão do LNA *versus* frequência para diferentes valores de C_L . Curva (a) com $C_L = 100 \text{ fF}$ e pico em 1,18 GHz @ 21,4 dB e (b) com $C_L = 0 \text{ fF}$ e pico em 1,34 GHz @ 21,9 dB.



Note que os picos de ganho da Figura 55 são aproximadamente constantes, uma consequência da estabilidade do indutor ativo.


Figura 56 – Curvas de ganho em tensão do LNA *versus* frequência para diferentes valores de I_{tun} . Curva (a) com $I_{tun} = 150 \mu\text{A}$ e pico em 1,13 GHz @ 21,4 dB e (b) com $I_{tun} = 250 \mu\text{A}$ e pico em 1,34 GHz @ 21,9 dB.



O LNA projetado utilizando o indutor ativo permite o ajuste fino da frequência de ressonância, sem alterar o ganho, através da variação da corrente I_{tun} . Esta característica é útil


para compensar variações no processo de fabricação do circuito. Uma variação de $100\ \mu\text{A}$ em I_{tun} gera uma variação de $320\ \mu\text{A}$ na corrente de $M1$, possibilitando uma variação de $200\ \text{MHz}$ na frequência de operação do LNA e mantendo o ganho praticamente constante (Figura 56).

Figura 57 – (a) Curva da parte real da impedância de entrada e (b) curva da parte imaginária *versus* a frequência.



Na Figura 57 é possível perceber que a impedância máxima de entrada do LNA ocorre junto com o zero da parte imaginária. Neste caso a fonte de entrada enxerga uma carga puramente resistiva com valor igual a $60\ \Omega$ (35,5 dB).

Figura 58 - Ruído na saída do LNA *versus* a frequência para capacitância de carga nula.




A Tabela 16 mostra a contribuição de ruído dos vários elementos que compõe o LNA. Aqueles transistores que não estão na tabela não apresentaram contribuição significativa para o ruído da saída. As principais contribuições de ruído são oriundas dos transistores M1 e Min, sendo o ruído deste último impossível de ser reduzido, devido à necessidade de apresentar $g_{mMin} = 20 \text{ mS}$ (50Ω). A contribuição de ruído da resistência de realimentação, como pode ser vista, é pequena.

Tabela 16 - Contribuição individual para o ruído de saída do LNA.

		Dispositivo						
		Rr	Min	M1	M2	Mx	Mb5	Mb6
Ruído ($\frac{\text{nV}}{\sqrt{\text{Hz}}}$)	Simulador	2,7	9,8	7,1	4,5	0,8	7	5,2
	Equações	-	8,8	8	4,2	0,7	6,3	4,7

Figura 59 - O ponto de intersecção de terceira ordem (IIP3) é -44 dBm.




Para a obtenção do ponto de intersecção de terceira ordem do LNA (IIP3), determinamos a potência de saída da primeira e terceira harmônicas (POUT e POUT3 respectivamente) em função da potência total entregue pela fonte V_{in} (potência dissipada na resistência de fonte mais a potência entregue ao LNA). Para a potência de saída é considerada uma resistência de carga de 60 k Ω . O IIP3 é o valor da potência de entrada no ponto de intersecção das tangentes das curvas POUT e POUT3 como mostrado na Figura 59.

3.4.2 Resultados obtidos por extração do layout (pós-layout)

Uma vez definidas as dimensões e valores dos elementos que compõem o LNA mostrado na Figura 49, iniciaram-se os trabalhos para a composição do *layout*.

Foram feitas algumas alterações visando melhor casamento na dimensão dos transistores e ajuste das correntes de polarização como mostrado na Figura 60.

Figura 61 – Layout do LNA.



O desempenho do LNA com indutor ativo proposto foi analisado através da simulação do *netlist* obtido com a extração do circuito físico (extração tipo “c + cc”, com capacitâncias parasitas de interconexões e de acoplamento). A simulação foi realizada com o simulador ELDO, parâmetros típicos do transistor e modelo BSIM3v3. A tensão de alimentação aplicada é de 3,3 V.

Serão apresentadas seis simulações:

- A primeira contém a curva de ganho em tensão do LNA *versus* frequência (Figura 62);
- A segunda mostra as curvas de ganho em tensão do LNA *versus* frequência para diferentes capacitâncias de carga (Figura 63);
- A terceira, a possibilidade de ajuste fino da frequência de operação através da variação da fonte de corrente I_{tun} (Figura 64);
- A quarta mostra a curva da impedância de entrada do LNA *versus* frequência (Figura 65);
- A quinta mostra o ruído na saída *versus* a frequência (Figura 66).
- A sexta mostra o ponto de intersecção e de terceira ordem IIP3 (Figura 67).

Figura 62 - Curva de ganho em tensão do LNA versus frequência com pico em 24,8 dB @ 972 MHz.




Figura 63 - Curvas de ganho em tensão do LNA versus frequência para diferentes valores de C_L . Curva (a) com $C_L=100$ fF e pico em 868 MHz @ 24,4 dB @ e (b) com $C_L=0$ fF e pico em 972 MHz @ 24,8 dB.




Figura 64 - Curvas de ganho em tensão do LNA versus frequência para diferentes valores de I_{tun} . Curva (a) com $I_{tun} = 100 \mu A$ e pico em 705 MHz @ 23,8 dB e (b) com $I_{tun} = 200 \mu A$ e pico em 972 MHz @ 24,8 dB




Figura 65 - (a) Curva da parte real da impedância de entrada e (b) curva da parte imaginária versus a frequência.




Figura 66 - Ruído na saída do LNA versus a frequência para capacitância de carga nula.





Figura 67 - O ponto de intersecção de terceira ordem (IIP3) é -44,7 dBm.



A simulação pós-*layout* mostra que o LNA opera próximo de 1,0 GHz quando a capacitância de carga é nula. Seu funcionamento está próximo das especificações de projeto. Apresenta um ganho de 24,8 dB, operando em 972 MHz (podendo ser ajustado). A impedância de entrada é 55 Ω , o consumo de potência é de 12,2 mW para uma tensão de alimentação de 3,3 V e a figura de ruído de 4,6 dB. Apresenta um $Q = 4,38$ obtido pela razão entre a frequência do ponto de operação pela banda de meia potência.

A Tabela 17 apresenta características de alguns LNAs encontrados na literatura e os resultados encontrados aqui.

Tabela 17 – Resultados de projetos de LNAs.

	Yang [42]	Texas A&M [43]	este trabalho (pré- <i>layout</i>)	este trabalho (pós- <i>layout</i>)
Tecnologia	0,25 μm CMOS	0,5 μm CMOS	0,35 μm CMOS	0,35 μm CMOS
Vdd (V)	3,3	3,3	3,3	3,3
Indutor	passivo	ativo	ativo	ativo
LNA	SC	GC	GC	GC
Zin (Ω)	50	69	60	55
Ganho (dB)	21,6	20,5	21,9	24,8
Freq. (GHz)	2,4	1,0	1,34	0,97
NF (dB)	1,8	3,65	4,4	4,6
Consumo (mW)	12,5	14	12,6	12,2

Pela tabela anterior, podemos observar que em comparação com o trabalho [42] o LNA pós-layout deste trabalho perde consideravelmente no desempenho em ruído. Isso se deve ao uso da configuração GC e do indutor ativo como carga ao invés do indutor passivo. Já em comparação com o trabalho [43], os resultados deste trabalho foram próximos, com diferença na figura de ruído. A maior impedância de entrada do LNA [43] favorece um melhor desempenho neste aspecto.

CONCLUSÃO

Neste trabalho estudamos e analisamos três modelos de indutores ativos e sugerimos novas abordagens de projeto em duas das topologias. Nessas abordagens se garante o não aparecimento de pólos com parte real positiva no indutor ativo quando associado com resistores/capacitores e, dessa forma, se garante também a estabilidade do sistema como um todo. Um dos objetivos desse estudo é selecionar a topologia com melhores características nos quesitos impedância de entrada, facilidade de projeto, estabilidade e ruído para posterior utilização em um bloco de RF, a saber, o LNA.

Dos indutores ativos estudados, foi o **indutor ativo com baixa resistência de realimentação** que concluímos ser a melhor topologia para utilizar no projeto do amplificador de baixo ruído. Isto se deve ao fato que:

- apresenta alta impedância de entrada;
- garante a estabilidade do sistema em que está inserido;
- não necessita de tensões de alimentação altas;
- tem um melhor comportamento em ruído que a topologia *cascode*;
- é simples de se projetar.

Finalmente, o LNA projetado com o **indutor ativo com baixa resistência de realimentação** proposto apresentou os seguintes resultados para simulações pré / pós-*layout*:

- ganho de 21,9 / 24,8 dB;
- frequência de operação em 1,34 / 0,97 GHz;
- impedância de entrada de 60 / 55 Ω ;
- consumo de potência de 12,6 / 12,2 mW;
- figura de ruído de 4,4 / 4,6 dB;
- IIP3 de -42,4 / -44,7 dBm.

Adicionalmente, o LNA apresentou a possibilidade de um controle fino na frequência de operação, faixa de 270 MHz, através do ajuste de uma fonte de corrente.

Em comparação com os outros trabalhos mostrados na Tabela 17, percebemos que o uso do indutor ativo como carga [43] degrada a figura de ruído do sistema, contudo indutores passivos, apesar do bom desempenho em relação a figura de ruído [42], consomem uma área considerável do chip além de não permitirem o ajuste da frequência de operação.

O projeto com o nosso indutor ativo também garante a estabilidade do circuito LNA mantendo a parte real dos pólos sempre negativa sob qualquer resistência ou capacitância de carga adicionadas.

Observamos que, mesmo atendendo as especificações de projeto, o circuito LNA pode não funcionar corretamente caso seja integrado. Um dos motivos para isto é o circuito de polarização utilizado que apresentou, na simulação, uma fraca robustez para as variações da tecnologia (variações nas dimensões e parâmetros dos transistores).

Como sugestões para trabalhos futuros, propomos:

1. Estudar formas mais convenientes de polarização do circuito para que ele seja mais robusto a variações de parâmetros;
2. Estudar métodos automáticos de projeto (ex.: através de algoritmos genéticos) que forneçam, se possível, circuitos com um melhor desempenho principalmente quanto à figura de ruído;
3. Fabricar e testar protótipos;
4. Utilizar indutores ativos em outros blocos de RF (ex.: osciladores).

Estudar formas mais robustas de polarização do circuito quanto à variações de parâmetros. Estudar melhor o circuito LNA, com ênfase no circuito de polarização, para que haja uma maior robustez a variação de parâmetros.

REFERÊNCIAS

- [1] SHARMAN, R. et al. (2004). Design approach for tunable CMOS active inductor. In: IEEE INTERNATIONAL CONFERENCE ON SEMICONDUCTOR ELECTRONICS, 2004, Kuala Lumpur. New York: IEEE. p.143-147.
- [2] Chao-Chih HSIAO, C.C. et al. (2002). Improved quality-factor of 0.18- μ m CMOS active inductor by a feedback resistance design. **IEEE Microwave and Wireless Components Letters**, v.12, n.12, p.467-469, Dec.
- [3] YEN, P.J. et al. (2007). A Radio frequency CMOS band pass amplifier using high-Q active inductor loads with binary code for multi-band selecting. In: INTERNATIONAL CONFERENCE ON INSTRUMENTATION, MEASUREMENT, CIRCUITS AND SYSTEMS, 6., 2007, Stevens Point. New York: ACM.
- [4] ASITICFAC: analysis and simulation of spiral inductors and transformers for ICs. Disponível em <<http://rfic.eecs.berkeley.edu/~niknejad/doc-05-26-02/faq.html#pi>>. Acesso em: 10 Feb. 2011.
- [5] NIKNEJAD, A.M. (2002). Modeling of passive elements with ASITIC. In: IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST, 2002, Seattle. New York: IEEE. p.149-152.
- [6] AUSTRIAMICROSYSTEMS - a leap ahead in analog. Disponível em: <<http://www.austriamicrosystems.com/>>. Acesso em: 22/11/2011.
- [7] AUSTRIA Microsystems, 0.35 μ m CMOS C35 Process Parameters; ENG-182; Revision 2.0. 12/03/2003. [S.l.:s.n.].
- [8] AUSTRIA Microsystems, 0.35 μ m CMOS C35 Design Rules; ENG-183; Revision 3.0. 06/08/2003. [S.l.:s.n.].
- [9] REJA, M.M.; FILANOVSKY, I.M.; MOEZ, K. (2008). Wide tunable CMOS active inductor. **Electronics Letters**, New York, v.44, n.25, p.1461-1463, 2008.
- [10] PASCHT, A.; FISCHER, J.; BERROTH, M. (2001). A CMOS low noise amplifier at 2.4 GHz with active inductor load. In: TOPICAL MEETING ON SILICON MONOLITHIC INTEGRATED CIRCUITS IN RF SYSTEMS, 2001, New York. Piscataway: IEEE. p.1-5.
- [11] MENGMEG, L.; SHUO, W.; FENG, C. (2009). Design of RF amplifier with

- tunable active inductor. In: IEEE INTERNATIONAL CONFERENCE ASIC, 8., 2009, Beijing. New York: IEEE. p.262-265.
- [12] LER, C.L.; A'AIN, A.; KORDESCH, A.V. (2009). CMOS Active inductor linearity improvement using feed-forward current source technique. **IEEE Transactions on Microwave Theory and Techniques**, New York, v.57, n.8, p.1915-1924, July.
- [13] GAO, M. et al. (2009). Design of wideband CMOS LNA with active inductor and using noise-canceling technique. In: INTERNATIONAL CONFERENCE ON ANTI-COUNTERFEITING, SECURITY, AND IDENTIFICATION IN COMMUNICATION, 3., 2009, Xiamen. [S.l.:s.n.], 2009. p.262-265.
- [14] NGUYEN, N.M.; MEYER, R.G. (2000). Si IC-compatible inductors and LC passive filters. **IEEE Journal of Solid-State Circuits**, New York, v.25, n.4, p.1028-1031, Aug.
- [15] SILVA, E. (2007). **Indutores ativos integrados implementados em tecnologia CMOS para aplicações em sistemas de rádio frequência**. Dissertação (Mestrado) - Universidade Estadual de Campinas, Campinas, 2007.
- [16] ANJOS, A. (2007). **Comparação de ferramentas para modelamento de indutores na tecnologia CMOS**. Dissertação (Mestrado) - Escola de engenharia de São Carlos, universidade de São Paulo, São Carlos, 2007.
- [17] YUE, C.P.; WONG, S.S. (1999). Design strategy of on-chip inductors for highly integrated RF systems. In: DESIGN AUTOMATION CONFERENCE, 36., 1999, New Orleans. Piscataway: IEEE. p.982-987.
- [18] NINKEJAD, A.M. (2000). **Analysis, simulation, and applications of passive devices on conductive substrates**. Thesis (Doctoral) - University of California, Berkeley, 2000.
- [19] YUE, C.P.; WONG, S.S. (2000). Physical modeling of spiral inductors on silicon. **IEEE Transactions Electron Devices**, New York, v.47, n.3, p.560-568, Mar.
- [20] HAYT, W.H. (1994). **Eletromagnetismo**. 4thed. Rio de Janeiro: Livros Técnicos e Científicos.
- [21] KRAUSS, H.L.; BOSTIAN, C.W.; RAAB, F.H. (1980). **Solid state radio engineering**. New York: John Wiley.
- [22] LEE, T.H. (1998). **The Design of CMOS radio-frequency integrated circuits**.

Cambridge: Cambridge University Press.

- [23] RAZAVI, B. (1996). A Study of phase noise in CMOS oscillators. **IEEE Journal of Solid-State Circuits**, New York, v.31, n.3, p.331-343, Mar.
- [24] BOYLESTAD, R.L. (2004). **Introdução a Análise de Circuitos**. 10thed. São Paulo: Pearson Education.
- [25] CHIH-TANG, S. (1988). Evolution of the MOS transistor-from conception to VLSI. **Proceedings of the IEEE**, New York, v.76, n.10, p.1280-1326, Oct.
- [26] MELLIAR-SMITH, C.M. et al. (1998). The Transistor: an invention becomes a big business. **Proceedings of the IEEE**, v.86, n.1, p.86-110, Jan.
- [27] RAZAVI, B. (2001). **Design of analog CMOS integrated circuits**. Singapore: MsGraw-Hill.
- [28] SZE, S.M. (1981). **Physics of semiconductor devices**. 2nded. New York: John Wiley.
- [29] SEDRA, A.S.; SMITH, K.C. (2000). **Microeletrônica**. 4thed. São Paulo: Pearson Education do Brasil.
- [30] SANSEN, W.M.C. (2006). **Analog design essentials**. Holanda: Springer.
- [31] GREGORIAN, R.; TEMES, G.C. (1986). **Analog MOS integrated circuits for signal processing**. Canadá: John Wiley.
- [32] CHANDRAKASAN, A.; NIKOLIC, B.; RABAEY, J.M. (2003). **Digital integrated circuits - a design perspective**. 2nded. New York: Prentice Hall.
- [33] REJA, M.M.; FILANOVSKY, I.M.; MOEZ, K. (2008). Wide tunable CMOS active inductor. **Electronics Letters**, New York, v.44, n.25, p.1461-1463, Dec.
- [34] ISMAIL, M.; WASSENAAR, R.; MORRISON, W. (1991). A High-speed continuous-time bandpass VHF filter in MOS technology. In: **IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS**, 1991, New York. New York: IEEE. p.1761-1764.
- [35] YUAN, F. (2008). **CMOS active inductor and transformers - principle, implementation, and applications**. Toronto: Springer.
- [36] THANACHAYANONT, A. (2002). CMOS transistor-only active inductor for IF/RF applications. In: **IEEE INTERNATIONAL CONFERENCE INDUSTRIAL TECHNOLOGY**, 2002, Bangkok. New York: IEEE. p.1209-1212.

- [37] THANACHAYANONT, A.; PAYNE, A. (1996). VHF CMOS integrated active inductor. **Electronics Letters**, New York, v.32, n.11, p.999-1000, May.
- [38] ALLSTOT, D.J.; LI, X.; SHEKHAR, S. (2004). Design considerations for CMOS low-noise amplifiers. In: IEEE RADIO FREQUENCY INTEGRATED CIRCUITS (RFIC) SYMPOSIUM, 2004, Fort Worth. **Digest of Papers...** New York: IEEE. p.97-100.
- [39] LATHI, B.P. (1987). **Sistemas de comunicação**. Rio de Janeiro: Guanabara.
- [40] LATHI, B.P. (1983). **Modern digital and analog communication systems**. New York: Holt, Rinehart and Winston.
- [41] WANGY, Y.T.; ABIDI, A.A. (1990). CMOS active filter design at very high frequencies. **IEEE Journal of Solid-State Circuits**, New York, v.25, n.6, p.1562-1574, Dec.
- [42] TAO, Y. (2007). Design of a 2.4 GHz low noise amplifier in 0.25 μm CMOS technology. In: INTERNATIONAL SYMPOSIUM ON MICROWAVE, ANTENNA, PROPAGATION AND EMC TECHNOLOGIES FOR WIRELESS COMMUNICATIONS, 2007, Hangzhou. [S.l.:s.n.]. p.392-395.
- [43] ZHUO, W.; GYVEZ, J.P.; SINENCIO, E.S. (1998). Programmable low noise amplifier with active-inductor load. In: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, 1998, Monterey. New York: IEEE. p.365-368.
- [44] OGATA, K. (1982). **Engenharia de controle moderno**. Rio de Janeiro: Prentice/Hall do Brasil.
- [45] BELINI, V.L. (2002). **Análise de indutores ativos em tecnologia CMOS e GaAs**. Dissertação (Mestrado) - Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2002.
- [46] HAUSLER, L. (1986). **Tecnologia CMOS**. São Paulo: Nobel.
- [47] MAGET, J. (2002). **Varactors and inductor for integrated RF circuits in standard MOS technologies**. Thesis (Doctoral) - Universität der Bundeswehr München, Munique, 2002.

APÊNDICES


APÊNDICE A

Fator de Qualidade

Vamos apresentar aqui uma forma diferente de se obter o fator de qualidade Q que seja válida em toda a faixa de frequência onde o circuito apresente comportamento indutivo e em especial na frequência de ressonância. Esta forma será especialmente útil para as simulações deste trabalho.

Para estabelecer a nova forma de medida, vamos nos basear no modelo de circuito equivalente, normalmente utilizado para indutores ativos [35], mostrado na Figura 68. Este modelo pode ser aplicado para indutores passivos com um dos terminais aterrados. Para ver isso, partimos do modelo mostrado na Figura 5 (modelo ASITIC). A diferença entre este modelo e o modelo da Figura 68, que iremos utilizar, será a presença adicional de um ramo, composto de resistor e capacitor em série, no modelo ASITIC ligando a entrada ao terra (o outro terminal estará aterrado).

Figura 68 - Modelo equivalente do indutor ativo, onde R_p é a resistência em paralelo, C_p é a capacitância em paralelo, L é a indutância e R_s é a resistência série com a indutância.




Um circuito composto por um resistor em série com um capacitor pode ser transformado em um circuito equivalente de um resistor em paralelo com um capacitor (dual), como mostrado na Figura 69. Para determinar os valores dos elementos R_2 e C_2 , do circuito equivalente, em função dos valores dos elementos R_1 e C_1 , do circuito original, começamos por escrever a expressão da impedância total do circuito RC série original.

$$Z_1 = R_1 - jX_{C1}$$

onde $X_{C1} = 1/\omega C_1$

Figura 69 - (a) Circuito RC série e (b) seu dual.



A admitância total do circuito pode ser calculada como:

$$Y_1 = \frac{1}{Z_1} = \frac{1}{R_1 - jX_{C1}} = \frac{R_1}{R_1^2 + X_{C1}^2} + j \frac{X_{C1}}{R_1^2 + X_{C1}^2} = \frac{1}{\frac{R_1^2 + X_{C1}^2}{R_1}} - \frac{1}{j \left(\frac{R_1^2 + X_{C1}^2}{X_{C1}} \right)}$$

Por outro lado, a admitância do circuito paralelo equivalente é igual.

$$Y_2 = \frac{1}{R_2} - \frac{1}{jX_{C2}}$$

onde $X_{C2} = 1/\omega C_2$.

Para que Y_1 seja igual a Y_2 , é necessário que:

$$R_2 = \frac{R_1^2 + X_{C1}^2}{R_1} \quad \text{e} \quad X_{C2} = \frac{R_1^2 + X_{C1}^2}{X_{C1}}$$


Em vista a equivalência demonstrada acima, é fácil ver que o modelo ASITIC pode ser transformado no modelo equivalente apresentado na Figura 68.

A fim de facilitar a análise do circuito da Figura 68, o resistor em série com o indutor pode ser transformado em um equivalente de um resistor em paralelo com um indutor, como mostrado na Figura 70. Para determinar os valores dos elementos R_{equi} e L_P em função dos valores dos elementos R_S e L originais, começamos por escrever a expressão da impedância total do circuito RL série.

$$Z_{R-L} = R_S + jX_L$$

onde $X_L = \omega L$

Figura 70 - Circuito em paralelo equivalente a uma combinação R-L em série.



A admitância total do circuito pode ser calculada como:

$$Y_{R-L} = \frac{1}{Z_{R-L}} = \frac{1}{R_S + jX_L} = \frac{R_S}{R_S^2 + X_L^2} - j \frac{X_L}{R_S^2 + X_L^2} = \frac{1}{\frac{R_S^2 + X_L^2}{R_S}} + \frac{1}{j \left(\frac{R_S^2 + X_L^2}{X_L} \right)}$$

Por outro lado, a admitância do circuito paralelo é igual.

$$Y_{R//L} = \frac{1}{R_{equi}} + \frac{1}{jX_{Lp}}$$

onde $X_{Lp} = \omega L_P$.

Para que Y_{R-L} seja igual a $Y_{R//L}$, é necessário que:

$$R_{equi} = \frac{R_S^2 + X_L^2}{R_S} \quad \text{e} \quad X_{Lp} = \frac{R_S^2 + X_L^2}{X_L}$$

Após estas transformações, chegamos a um sistema RLC paralelo para modelo do indutor. O fator de qualidade do sistema ressonante em paralelo é dado pela relação abaixo:

$$Q_P = \frac{R_T}{X_{Lp}} \quad \text{A.1}$$

onde R_T é o paralelo entre a resistência paralela com o indutor (R_P) e a resistência equivalente a R_S (R_{equi}).

A partir da Equação A.1, um procedimento para obtenção do Q do indutor é descrito abaixo.

1. Determinar o valor da impedância em baixas frequências a partir da curva da impedância *versus* frequência (R_S);
2. Determinar o primeiro zero da curva da impedância *versus* frequência (ω_Z) e, a partir dele, calcular o valor de L ($L = R_S/\omega_Z$);
3. Determinar a parte real da admitância do indutor ($1/R_T$) na frequência onde se deseja calcular o Q. Este valor é igual a $(R_P//R_{equi})^{-1}$;
4. Calcular o fator da qualidade pela equação abaixo. O valor de Q varia na frequência à medida que R_T também varia.

$$Q = \frac{R_T}{\left(\frac{R_S^2 + X_L^2}{X_L} \right)} \quad A.2$$

Observe que no procedimento acima, o L é considerado constante com a frequência.

Para exemplificar a aplicação do procedimento, obtivemos o valor de Q do indutor ativo da Figura 7 com três procedimentos distintos: utilizando o procedimento acima com a simplificação de que $X_L \gg R_S$ (Figura 71a), utilizando o procedimento acima (Figura 71b) e, por fim, utilizando o procedimento normalmente aplicado que é a razão entre a parte imaginária e a parte real da impedância (Figura 71c). Neste exemplo, o valor da indutância é 9,4 nH e a resistência série é 2,3 Ω .

De acordo com a figura abaixo se percebe que os dois primeiros casos apresentam curvas com comportamentos diferentes para baixas frequências (abaixo de 100 MHz) e comportamentos muito semelhantes para altas frequências (acima de 100 MHz). Esta diferença em baixas frequências se dá pela consideração $X_L \gg R_S$, o que leva o denominador de Q_P tender a zero em baixas frequências. A vantagem de determinar o Q utilizando um dos dois primeiros procedimentos, em relação ao terceiro (Figura 71c), é que o valor encontrado na frequência de ressonância ($Q = 0,98$) está próximo ao valor de Q medido pela Equação 1.2 ($Q = 0,97$, Figura 72) e não zero como aparece na curva (c).

Neste trabalho utilizaremos o segundo procedimento para obtenção do Q dos indutores ativos, pois mesmo apresentando maior dificuldade em sua execução, sua curva é válida para

qualquer faixa de frequências. O primeiro procedimento pode ser aplicado quando se está apenas preocupados com altas frequências.

Figura 71 - Q para indutância constante (a); Q para indutância considerando R_s (b); Q avaliado pela razão entre parte imaginária e parte real. A frequência de ressonância é igual a 4,44 GHz.





Figura 72 – Impedância do indutor ativo em função da frequência.



APÊNDICE B


Cr terio de Estabilidade de Nyquist

Apresentamos aqui um resumo sobre estabilidade de sistemas com realimenta  o.

Considere o sistema de malha-fechada mostrado na Figura 73. A fun  o de transfer  ncia de malha fechada  :

$$\frac{C(s)}{R(s)} = \frac{G(s)}{G(s)H(s) + 1} \quad \text{B.1}$$


Figura 73 – Sistema de Malha-Fechada.



Para que o sistema seja est vel, todas as ra zes da equa  o caracter stica $[G(s)H(s) + 1 = 0]$ devem estar no semiplano esquerdo do plano s [44].


Normalmente para sistemas reais temos que, os p los das fun  es $G(s)$ e $H(s)$ t m parte real negativa e o grau do denominador de $G(s)H(s)$   maior que o grau do numerador, o que ser  assumido neste ap ndice.

Para analisar a estabilidade do sistema, consideramos que s percorra, no sentido hor rio, o contorno fechado infinito que envolve todo o semiplano direito do plano s , Figura 62. Associado ao contorno percorrido por s , podemos obter a curva da fun  o $G(s)H(s) + 1$ mapeado no plano $GH + 1$. Esta curva n o deve envolver a origem do plano $GH + 1$, no sentido hor rio, para que a estabilidade do sistema de malha-fechada seja garantida (Cr terio de Estabilidade de Nyquist).

Figura 74 - Contorno fechado do plano s .

Para facilitar a aplicação do critério de estabilidade de Nyquist, trabalha-se com a função de malha aberta $G(s)H(s)$ e verifica-se se a curva da função $G(s)H(s)$ mapeado no plano GH envolve o ponto $(-1 + j0)$ ao invés da origem. A Figura 75a apresenta a curva de uma função $G(s)H(s)$ com três pólos. Percebe-se que esta envolve o ponto $(-1 + j0)$ e o sistema é instável. A Figura 75b apresenta a curva de uma função $G(s)H(s)$ com dois pólos. Percebe-se que esta não envolve o ponto $(-1 + j0)$ e o sistema é, portanto, estável.

Como cada pólo de $G(s)H(s)$ contribui com um ângulo de -90° para a fase no plano GH (quando s varia de 0 (zero) até $+j\infty$ no plano s) e cada zero contribui com um ângulo de 90° , a equação característica apenas poderá ter zeros com parte real positiva quando $G(s)H(s)$ tiver três ou mais pólos (condição necessária mas não suficiente). Por outro lado, quando $G(s)H(s)$ tem dois ou menos pólos, o sistema de malha fechada é incondicionalmente estável.

Figura 75 - Gráfico polar de $G(j\omega)H(j\omega)$ com: (a) três pólos e (b) dois pólos.

APÊNDICE C

Arquivos de simulação do LNA

```
.option SST_MTHREAD=1
.option captab
.OPTIONS NEWTON
* Set Newton accuracy options:
.OPTIONS VNTOL=1.e-6 ITOL=0.1e-4 RELTOL=1.0e-4
* TRANSIENT OPTIONS
* Set LTE time-step control:
.OPTIONS QTRUNC
* Set Gear integration with LTE time-step control:
.OPTIONS GEAR MAXORD=3 LVLTIM=2 TRTOL=7.0 QTRUNC
* Set Accuracy options for LTE time-step control
.OPTIONS NGTOL=1.0e-5 CHGTOL=1.0e-14 FLXTOL=10.e-12 RELTRUNC=1.e-3
*.OPTION GRAMP = 9
.AC DEC 20000 10meg 10G *sweep j 150u 250u 10u
.param j=250u
.noise v(4) vac 1000
.meas ac ruidomax max onoise from=1M to=10g
.meas ac ganhomax max 'V(4)/V(7)' from=1M to=10g
.PROBE AC ganho=par('V(4)/V(7)') Zin=par('V(6)/I(vac)')
.probe noise inoise onoise
.meas nf param '20*log10(ruidomax/0.911e-9)-20*log10(ganhomax)'
.meas gain param '20*log10(ganhomax)'
.pz I(vac)

***Indutor Ativo com Resistencia de Realimentacao (IARR)
M1 8 out 0 0 MODN l=0.5U w=20u ad='0.85u*10u' pd='1.7u'
M2 VDD 10 out 0 MODN l=0.5u w=32u as='0.85u*16u' ps='1.7u'

***Fonte de corrente de polarizacao do IARR
Mb7 12 12 VDD VDD MODP l=1u w=10u ad='0.85u*5u' pd='1.7u'
Mb6 8 12 VDD VDD MODP l=1u w=32u ad='0.85u*16u' pd='1.7u'

***LNA
Mb1 1 1 0 0 MODN l=1U w=40u ad='0.85u*20u' pd='1.7u'
Min out 1 6 0 MODN l=1U w=400u ad='0.85u*200u' pd='1.7u' as='0.85u*200u' ps='1.7u'
Mb4 11 11 VDD VDD MODP l=1u w=4u ad='0.85u*2u' pd='1.7u'
Mb5a out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5b out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5c out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5d out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5e out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5f out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5g out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5h out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5i out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5j out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb3 11 1 0 0 MODN l=1u w=40u ad='0.85u*20u' pd='1.7u'
Mx out 11 VDD VDD MODP l=2u w=1u ad='0.85u*0.5u' pd='1.7u'

Rr 8 10 4k

Li 6 0 9n
Rs in 5 50
Cdc 6 5 200u
Cr1 1 0 25p
Cr2 11 VDD 1p
Cr3 12 VDD 1p

VDD VDD 0 3.3

Iref VDD 1 0.25m
Itun 12 0 0.25m

VAC in 0 AC 1
```

```

*Para obtencao do IIP3
*Power Sweep
.param Pin=-25
.step param Pin -100 10 2

*Steady-state analysis definition and plots
.param fund_1=1300Meg fund_2=1299Meg
.sst fund1=fund_1 nharm1=5 fund2=fund_2 nharm2=5
.option sst_max_liniters=100

.extract fsst label=POUTdBm yval(PdBm(RL), fund1)
.extract fsst label=POUT3dBm yval(PdBm(RL), 2*fund1-fund2)
.extract fsst label=PINdBm yval(PdBm(Vin), fund1)
.plot tsst v(out)
.plot tsst v(VIN)

Vin VIN 0 rport=50 iport=1 FOUR fund1 fund2 PdBm (1, 0) Pin -90 (0, 1) Pin -90

***Indutor Ativo com Resistencia de Realimentacao (IARR)
M1 8 out 0 0 MODN l=0.5U w=20u ad='0.85u*10u' pd='1.7u'
M2 VDD 10 out 0 MODN l=0.5u w=32u as='0.85u*16u' ps='1.7u'

***Fonte de corrente de polarizacao do IARR
Mb7 12 12 VDD VDD MODP l=1u w=10u ad='0.85u*5u' pd='1.7u'
Mb6 8 12 VDD VDD MODP l=1u w=32u ad='0.85u*16u' pd='1.7u'

***LNA
Mb1 1 1 0 0 MODN l=1U w=40u ad='0.85u*20u' pd='1.7u'
Min out 1 VIN 0 MODN l=1U w=400u ad='0.85u*200u' pd='1.7u' as='0.85u*200u' ps='1.7u'
Mb4 11 11 VDD VDD MODP l=1u w=4u ad='0.85u*2u' pd='1.7u'
Mb5a out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5b out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5c out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5d out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5e out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5f out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5g out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5h out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5i out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb5j out 11 VDD VDD MODP l=1u w=4u ad=2e-12 pd='1.7u'
Mb3 11 1 0 0 MODN l=1u w=40u ad='0.85u*20u' pd='1.7u'
Mx out 11 VDD VDD MODP l=2u w=1u ad='0.85u*0.5u' pd='1.7u'

Rr 8 10 4k

Rload out 0 60k
Li VIN 0 9n
Cr1 1 0 25p
Cr2 11 VDD 1p
Cr3 12 VDD 1p

VDD VDD 0 3.3
Iref VDD 1 0.25m
Itun 12 0 0.25m

```


APÊNDICE D

Roteiro de projeto

Apresentamos aqui um método para o dimensionamento dos transistores do LNA (pós-*layout*). O método utilizado consiste em, a partir do número de equações do circuito e do número de variáveis, determinar quantos graus de liberdade é fornecido ao projetista. A partir daí, escolher valores convenientes para algumas das variáveis e determinar os valores das outras. O circuito do LNA utilizado para o dimensionamento dos transistores é mostrado na Figura 76. Diferente do circuito LNA mostrado na Figura 60, este circuito apresenta apenas os transistores dos quais iremos calcular as dimensões. Não aparecem na figura os transistores dos espelhos de corrente, Mb1, Mb3, Mb4 e Mb7, os capacitores para reduzir ruídos, C_{r1} , C_{r2} e C_{r3} , e o indutor para ajuste da impedância de entrada L_i . Os transistores que compõem os espelhos de corrente têm suas dimensões determinadas pelas seguintes relações:

- os transistores Mb1 e Mb3 são dez vezes menores que Min;
- o transistor Mb4 é dez vezes menor que Mb5;
- o transistor Mb7 é quatro vezes menor que Mb6.

Figura 76 – Esquemático do LNA. As tensões V_p , V_2 , V_x e V_y serão utilizadas no projeto.



Vamos agora listar quais equações devem ser obedecidas no projeto do LNA e quais as variáveis aí presentes. As equações e relações são:

- Transistor Min

$$g_{min} = \frac{2I_{din}}{V_p - V_{Thn}}$$

$$C_{dbin} = \frac{L_{indif} W_{in} C_{dif}}{2}$$

$$I_{din} = \frac{1}{2} \mu_n C_{ox} \frac{W_{in}}{L_{in}} (V_{gs} - V_{Thn})^2$$

$$C_{gdin} = W_{in} C_{ov}$$

- Transistor M1

$$g_{m1} = \frac{2I_{d1}}{V_{out} - V_{Thn}}$$

$$C_{db1} = \frac{L_{1dif} W_1 C_{dif}}{n}$$

$$I_{d1} = \frac{1}{2} \mu_n C_{ox} \frac{W_1}{L_1} (V_{out} - V_{Thn})^2$$

$$C_{gs1} = \frac{2}{3} W_1 L_1 C_{ox} + W_1 C_{ov}$$

- Transistor M2

$$g_{m2} = \frac{2I_{d2}}{V_2 - V_{out} - V_{Thn}^*}$$

$$I_{d2} = \frac{1}{2} \mu_n C_{ox} \frac{W_2}{L_2} (V_2 - V_{out} - V_{Thn}^*)^2$$

$$C_{gs2} = \frac{2}{3} W_2 L_2 C_{ox} + W_2 C_{ov}$$

- Transistor Mb5

$$I_{db5} = \frac{1}{2} \mu_p C_{ox} \frac{W_{b5}}{L_{b5}} (V_{dd} - V_x - |V_{Thp}|)^1$$

$$C_{ddb5} = \frac{L_{b5dif} W_{b5} C_{dif}}{n}$$

- Transistor Mb6

$$I_{db6} = \frac{1}{2} \mu_p C_{ox} \frac{W_{b6}}{L_{b6}} (V_{dd} - V_y - |V_{Thp}|)^1$$

$$C_{ddb6} = \frac{L_{b6dif} W_{b6} C_{dif}}{n}$$

$$C_{gdb6} = W_{b6} C_{ov}$$

- LNA

$$Z_{in} = \frac{1}{g_{min}}$$

$$A = \frac{g_{min} R_p}{2}$$

$$\omega_0^2 = \frac{1}{LC_{out}}$$

$$I_{db6} = I_{d1}$$

$$I_{din} = I_{d2} + I_{db5}$$

- Indutor Ativo

$$R_p = \frac{1}{g_{m2}} \frac{C_T + C_{gs2}}{C_T}$$

$$L = \frac{C_T + C_{gs2}}{g_{m1}g_{m2}}$$

$$C_{out} = C_{gs1} + C_{dgin} + C_{dbin}$$

$$C_T = C_{dbb6} + C_{db1} + C_{gdb6}$$

As variáveis são: g_{min} , I_{din} , V_p , C_{dbin} , W_{in} , C_{gdin} , g_{m1} , I_{d1} , V_{out} , C_{db1} , W_1 , C_{gs1} , g_{m2} , I_{d2} , V_2 , W_2 , C_{gs2} , I_{db5} , V_x , C_{dbb5} , W_p , I_{db6} , V_y , C_{dbb6} , C_{gdb6} , W_{b6} , R_p , L , C_{out} , C_t , L_{in} , L_1 , L_2 , L_{b5} , L_{b6} .

Os parâmetros da tecnologia utilizados estão indicados na Tabela 18.

Tabela 18 - Parâmetros da tecnologia.

	NMOS	PMOS
$\mu_0 (cm^2/Vs)$	370	126
$t_{ox} (nm)$	7,57	7,75
$V_{th} (V)$	0,55	0,7
$C_{ov} (fF/\mu m)$	0,21	0,21
$C_{dif} (fF/\mu m^2)$	0,84	1,36

Temos um total de vinte e cinco equações que apresentam trinta e cinco variáveis, o que nos dá dez graus de liberdade para o projeto. Em vista dos graus de liberdade possíveis, é possível adotar dez valores para variáveis, o que será expresso por meio de relações de igualdade (as relações serão indicadas pelo símbolo Ψ_i , onde $1 \leq i \leq 10$. Inicialmente adotaremos que:

- A tensão $V_p = 0,8 \text{ V}$ (Ψ_1);
- A tensão $V_{out} = 1,1 \text{ V}$ (Ψ_2);

Os valores de V_{out} e V_p foram escolhidos de forma a garantir a saturação do transistor M_{in} e manter o transistor M₁ não muito grande;

Sabendo que a impedância de entrada do LNA deve apresentar 50 ohms e considerando um V_{Thn} igual a 0,55 V (dado da tecnologia), temos:

$$g_{min} = \frac{2I_{din}}{V_p - V_{Thn}} \Rightarrow I_{din} = 2,5 \text{ mA}$$

Com isso podemos calcular a largura do transistor de entrada.

$$I_{din} = \frac{1}{2} \mu_n C_{ox} \frac{W_{in}}{L_{in}} (V_{gs} - V_{Thn})^2 \Rightarrow W_{in} = 476 \mu m$$

Adotaremos os comprimentos de *gate* dos transistores com os seguintes valores:

- Para os transistores que compõem o indutor ativo, $L_1 = L_2 = 0,5 \mu m$ (Ψ_3 e Ψ_4). Escolhemos trabalhar com $L = 0,5 \mu m$ ao invés de $L = 0,35 \mu m$ com o intuito de obter um melhor casamento entre os componentes e um menor efeito de modulação de canal;
- Para os demais transistores (exceção de Mx), $L_{in} = L_{b5} = L_{b6} = 1,0 \mu m$ (Ψ_5 a Ψ_7). Este valor permite um menor g_o , o que traz menor influência no comportamento do indutor ativo.

Vamos adotar também que a corrente através do transistor M1 é $0,8 \text{ mA}$ (Ψ_8). Este valor deve ser o maior possível (para manter ruído baixo) sem, contudo, ser muito grande (para manter o consumo de potência baixo). A partir dessa corrente podemos g_{m1} e W_1 :

$$g_{m1} = \frac{2I_{d1}}{V_{out} - V_{Thn}} \Rightarrow g_{m1} = 2,9 \text{ mS}$$

e

$$I_{d1} = \frac{1}{2} \mu_n C_{ox} \frac{W_1}{L_1} (V_{out} - V_{Thn})^2 \Rightarrow W_1 = 15,7 \mu m$$

Com as dimensões de M1 e Min, podemos obter as capacitâncias devida a estes transistores:

$$C_{gs1} = \frac{2}{3} W_1 L_1 C_{ox} + W_1 C_{ov} \Rightarrow C_{gs1} = 23,7 \text{ fF}$$

$$C_{db1} = \frac{L_{1dif} W_1 C_{dif}}{n} \Rightarrow C_{db1} = 5,6 \text{ fF}$$

$$C_{dbin} = \frac{L_{indif} W_{in} C_{dif}}{n} \Rightarrow C_{dbin} = 170 \text{ fF}$$

$$C_{gdin} = W_{in}C_{ov} \Rightarrow C_{gdin} = 100 \text{ fF}$$

onde n é o número de *fingers* em que o transistor está dividido (consideraremos igual a dois).

Com os valores acima determinamos C_{out} .

$$C_{out} = C_{gs1} + C_{gdin} + C_{dbin} \Rightarrow C_{out} = 293,7 \text{ fF}$$

O valor da indutância pode ser calculado considerando que a frequência de trabalho esteja em 1,3 GHz. Esse valor de frequência mais alto considera que algumas capacitâncias que reduzem a frequência de operação foram omitidas. Temos que:

$$\omega_0^2 = \frac{1}{LC_{out}} \Rightarrow L = 51 \text{ nH}$$

Com os resultados acima, podemos obter o valor de C_T a partir das equações abaixo.

O valor de R_p foi estipulado com base na fórmula de ganho do LNA, das condutâncias em paralelo com o indutor ativo (consideramos 100 μS) e do erro de 30% entre o resultado obtido pela equação de R_p e o resultado obtido pelo simulador (pode-se perceber este erro na Tabela 13). A partir dessas considerações temos que o valor de R_p é de 3,9 K Ω .

$$R_p = \frac{1}{g_{m2}} \frac{C_T + C_{gs2}}{C_T}, \quad L = \frac{C_T + C_{gs2}}{g_{m1}g_{m2}} \Rightarrow C_T = 38 \text{ fF}$$

A partir das equações abaixo e dos resultados já obtidos podemos calcular W_{b6} .

$$C_T = C_{dbb6} + C_{db1} + C_{gdb6}; \quad C_{dbb6} = \frac{L_{b6dif}W_{b6}C_{dif}}{n}; \quad C_{gdb6} = W_{b6}C_{ov} \Rightarrow$$

$$W_{b6} = 35 \mu\text{m}$$

A partir da dimensão do transistor Mb6 e da equação da corrente de dreno mostrada abaixo podemos obter o valor da tensão V_y :

$$I_{db6} = \frac{1}{2} \mu_p C_{ox} \frac{W_{b6}}{L_{b6}} (V_{dd} - V_y - |V_{Thp}|)^2 \Rightarrow V_y = 1,7 V$$

De maneira que os transistores Mb6 e M2 se mantenham em saturação vamos adotar que a tensão V_2 (*gate* de M2) seja 2 V (Ψ_9) e que a V_{Thn}^* igual a 0,8 V devido a diferença de tensão entre o *source* e o *bulk* de M2. A partir das fórmulas abaixo e dos valores já obtidos

$$L = \frac{C_T + C_{gs2}}{g_{m1} g_{m2}}$$

$$g_{m2} = \mu_n C_{ox} \frac{W_2}{L_2} (V_2 - V_{out} - V_{Thn}^*)$$

temos que:

$$\frac{C_T + C_{gs2}}{g_{m1} L} = \mu_n C_{ox} \frac{W_2}{L_2} (V_2 - V_{out} - V_{Thn}^*)$$

$$W_2 = 17 \mu m$$

Com este resultado, podemos obter C_{gs2} , g_{m2} e I_{d2} :

$$C_{gs2} = 25 fF$$

$$g_{m2} = 0,57 \mu S$$

$$I_{d2} = 28,5 \mu A$$

A partir da corrente de M2 e conhecendo a corrente de I_{in} , podemos deduzir a corrente fornecida pelo transistor Mb5 e, com isso, obter a largura do transistor Mb5. Adotando que a tensão no *gate* de Mb5 seja 0,6 V (Ψ_{10}), temos:

$$I_{db5} = \frac{1}{2} \mu_p C_{ox} \frac{W_{b5}}{L_{b5}} (V_{dd} - V_x - |V_{Thp}|)^1$$

$$W_{b5} = 45,6 \mu m$$

Após a obtenção inicial das dimensões dos transistores, realizamos alguns ajustes como o arredondamento das dimensões. Como exemplo, o transistor Min teve sua largura reduzida de 476 μm para 400 μm . Outro ajuste foi a inclusão do transistor Mx após a redução da largura de Mb5 de 45,6 μm para 40 μm . Mx é necessário para garantir o ajuste fino da corrente através de M2. As dimensões de Mb1, Mb3, Mb4 e Mb7 são escolhidas de acordo com as relações apresentadas anteriormente (Mb1 e Mb3 dez vezes menores que Min; Mb4 dez vezes menor que Mb5; Mb7 é quatro vezes menor que Mb6).

A partir deste ponto partimos para as simulações, onde são realizados os ajustes necessários para o funcionamento do circuito dentro das especificações. Os valores mínimos dos capacitores C_{r1} , C_{r2} e C_{r3} e o valor de L_i são então escolhidos. A Tabela 19 apresenta os valores das dimensões dos transistores calculadas e as dimensões finais utilizadas no *layout* do circuito.

Tabela 19 - Dimensões dos transistores do LNA

	Calculado ($\mu m/\mu m$)	Utilizado em <i>layout</i> ($\mu m/\mu m$)
W_{in}/L_{in}	476/1,0	400/1,0
W_1/L_1	15,7/0,5	20/0,5
W_2/L_2	17/0,5	32/0,5
W_{b1}/L_{b1}	-	40/1,0
W_{b3}/L_{b3}	-	40/1,0
W_{b4}/L_{b4}	-	4/1,0
W_{b5}/L_{b5}	45,6/1,0	40/1,0
W_{b6}/L_{b6}	35/1,0	32/1,0
W_{b7}/L_{b7}	-	8/1,0

ANEXO

ANEXO A

Modelos para o transistor

Neste apêndice estão apresentados os modelos típicos dos transistores NMOS e PMOS da tecnologia CMOS 0,35 μm AMS utilizados para as simulações realizadas nesse trabalho.

```
.MODEL MODN NMOS LEVEL=53 MODTYPE=ELDO

* -----
***** SIMULATION PARAMETERS *****
* -----
* format      : ELDO, AccusimII, Continuum
* model       : MOS BSIM3v3
* process     : C35
* revision    : 4.0;
* extracted   : B10866 ; 2002-12; ese(5487)
* doc#        : ENG-182 REV_4
* -----
*                                     TYPICAL MEAN CONDITION
* -----
*
+THMLEV =0
*      *** Flags ***
+NOIMOD =3 FLKLEV =0
+MOBMOD =1.000e+00 CAPMOD =2.000e+00 VERSION=3.240e+00 NQSMOD =0.000e+00
+DERIV  =1
*      *** Threshold voltage related model parameters ***
+K1      =5.0296e-01
+K2      =3.3985e-02 K3      =-1.136e+00 K3B      =-4.399e-01
+NPEAK   =2.611e+17 VTH0    =4.979e-01
+VOFF    =-8.925e-02 DVT0    =5.000e+01 DVT1     =1.039e+00
+DVT2    =-8.375e-03 KETA    =2.032e-02
+PSCBE1  =1.000e+30 PSCBE2  =1.000e-06
+DVT0W   =1.089e-01 DVT1W   =6.671e+04 DVT2W    =-1.352e-02
*      *** Mobility related model parameters ***
+UA      =4.705e-12 UB      =2.137e-18 UC      =1.000e-20
+U0      =4.758e+02
*      *** Subthreshold related parameters ***
+DSUB    =5.000e-01 ETA0    =1.415e-02 ETAB     =-1.221e-01
+NFACTOR =4.136e-01
*      *** Saturation related parameters ***
+EM      =4.100e+07 PCLM    =6.948e-01
+PDIBLC1 =3.571e-01 PDIBLC2 =2.065e-03 DROUT    =5.000e-01
+A0      =2.541e+00 A1      =0.000e+00 A2      =1.000e+00
+PVAG    =0.000e+00 VSAT    =1.338e+05 AGS      =2.408e-01
+B0      =4.301e-09 B1      =0.000e+00 DELTA    =1.442e-02
+PDIBLCB =3.222e-01
*      *** Geometry modulation related parameters ***
+W0      =2.673e-07 DLC      =3.0000e-08
+DWC      =9.403e-08 DWB      =0.000e+00 DWG      =0.000e+00
+LL       =0.000e+00 LW       =0.000e+00 LWL       =0.000e+00
+LLN      =1.000e+00 LWN      =1.000e+00 WL       =0.000e+00
+WW       =-1.297e-14 WWL     =-9.411e-21 WLN      =1.000e+00
+WWN      =1.000e+00
*      *** Temperature effect parameters ***
+AT       =3.300e+04 UTE      =-1.800e+00
+KT1      =-3.302e-01 KT2     =2.200e-02 KT1L     =0.000e+00
+UA1      =0.000e+00 UB1      =0.000e+00 UC1      =0.000e+00
+PRT      =0.000e+00
*      *** Overlap capacitance related and dynamic model parameters ***
+CGSO     =1.200e-10
+CGDO     =1.200e-10 CGBO     =1.100e-10
+CGDL     =1.310e-10 CGSL     =1.310e-10 CKAPPA  =6.000e-01
+CF       =0.000e+00 ELM      =5.000e+00
```

```

+XPART =1.000e+00 CLC      =1.000e-15 CLE      =6.000e-01
+
*      *** Parasitic resistance and capacitance related model parameters ***
+RDSW  =3.449e+02
+CDSC  =0.000e+00 CDSCB   =1.500e-03 CDSCD   =1.000e-03
+PRWB  =-2.416e-01 PRWG    =0.000e+00 CIT     =4.441e-04
*      *** Process and parameters extraction related model parameters ***
+TOX   =7.575e-09 NGATE   =0.000e+00
+NLX   =1.888e-07
+XL    =0.000e+00 XW      =0.000e+00
*      *** Substrate current related model parameters ***
+ALPHA0 =2.600e-06 ALPHA1 =5.000e+00 BETA0   =2.100e+01
*      *** Noise effect related model parameters ***
+AF     =1.507e+00 KF      =2.170e-26 EF      =1.000e+00
+NOIA   =1.121e+19 NOIB    =5.336e+04 NOIC    =-5.892e-13
*      *** Common extrinsic model parameters ***
+ALEV   =2                RLEV   =2
+RD      =0.000e+00 RS       =0.000e+00 RSH    =7.000e+01
+RDC     =0.000e+00 RSC      =0.000e+00 LD      =-5.005e-08
+WD      =9.403e-08
+LDIF    =0.000e+00 HDIF     =8.000e-07 WMLT    =1.000e+00
+LMLT    =1.000e+00 DEL      =0.000e+00 XJ      =3.000e-07
+DIOLEV  =4                JS     =5.100e-07 JSW    =0.600e-12
+IS      =0.000e+00 N        =1.000e+00
+DCAPLEV=2                CBD     =0.000e+00 CBS    =0.000e+00
+CJ      =8.400e-04 CJSW     =2.500e-10 FC      =0.000e+00
+MJ      =3.400e-01 MJSW     =2.300e-01 TT      =0.000e+00
+XTI     =2.026e+00 PB       =6.900e-01 PBSW    =6.900e-01
* -----
* -----

.MODEL MODP PMOS LEVEL=53 MODTYPE=ELDO
* -----
***** SIMULATION PARAMETERS *****
* -----
* format      : ELDO, AccusimII, Continuum
* model       : MOS BSIM3v3
* process     : C35
* revision    : 4.0;
* extracted   : C64685 ; 2002-12; ese(5487)
* doc#        : ENG-182 REV_4
* -----
*      TYPICAL MEAN CONDITION
* -----
*
+THMLEV =0
*      *** Flags ***
+NOIMOD =3 FLKLEV =0
+MOBMOD =1.000e+00 CAPMOD =2.000e+00 VERSION=3.24e+00 NQSMOD =0.000e+00
+DERIV   =1
*      *** Threshold voltage related model parameters ***
+K1      =5.9959e-01
+K2      =-6.038e-02 K3      =1.103e+01 K3B     =-7.580e-01
+NPEAK   =9.240e+16 VTH0    =-6.915e-01
+VOFF    =-1.170e-01 DVT0   =1.650e+00 DVT1    =3.868e-01
+DVT2    =1.659e-02 KETA    =-1.440e-02
+PSCBE1  =1.000e+30 PSCBE2  =1.000e-06
+DVT0W   =1.879e-01 DVT1W  =7.335e+04 DVT2W   =-6.312e-03
*      *** Mobility related model parameters ***
+UA      =5.394e-10 UB      =1.053e-18 UC      =1.000e-20
+U0      =1.482e+02
*      *** Subthreshold related parameters ***
+DSUB    =5.000e-01 ETA0    =2.480e-01 ETAB    =-3.917e-03
+NFACTOR =1.214e+00
*      *** Saturation related parameters ***
+EM      =4.100e+07 PCLM    =3.184e+00
+PDIBLC1 =1.000e-04 PDIBLC2=1.000e-20 DROUT   =5.000e-01
+A0      =5.850e-01 A1      =0.000e+00 A2      =1.000e+00
+PVAG    =0.000e+00 VSAT    =1.158e+05 AGS     =2.468e-01
+B0      =8.832e-08 B1      =0.000e+00 DELTA   =1.000e-02
+PDIBLCB =1.000e+00
*      *** Geometry modulation related parameters ***
+W0      =1.000e-10 DLC     =2.4500e-08
+DWC     =3.449e-08 DWB     =0.000e+00 DWG     =0.000e+00
+LL      =0.000e+00 LW      =0.000e+00 LWL     =0.000e+00
+LLN     =1.000e+00 LWN     =1.000e+00 WL      =0.000e+00

```

```

+WW      =1.894e-16 WWL      =-1.981e-21 WLN      =1.000e+00
+WWN      =1.040e+00
*      *** Temperature effect parameters ***
+AT      =3.300e+04 UTE      =-1.300e+00
+KT1      =-5.403e-01 KT2      =2.200e-02 KT1L      =0.000e+00
+UA1      =0.000e+00 UB1      =0.000e+00 UC1      =0.000e+00
+PRT      =0.000e+00
*      *** Overlap capacitance related and dynamic model parameters ***
+CGSO      =8.600e-11
+CGDO      =8.600e-11 CGBO      =1.100e-10
+CGDL      =1.080e-10 CGSL      =1.080e-10 CKAPPA =6.000e-01
+CF      =0.000e+00 ELM      =5.000e+00
+XPART      =1.000e+00 CLC      =1.000e-15 CLE      =6.000e-01
+
*      *** Parasitic resistance and capacitance related model parameters ***
+RDSW      =1.033e+03
+CDSC      =2.589e-03 CDSCB      =2.943e-04 CDSCD      =4.370e-04
+PRWB      =-9.731e-02 PRWG      =1.477e-01 CIT      =0.000e+00
*      *** Process and parameters extraction related model parameters ***
+TOX      =7.754e-09 NGATE      =0.000e+00
+N LX      =1.770e-07
+XL      =0.000e+00 XW      =0.000e+00
*      *** Substrate current related model parameters ***
+ALPHA0      =1.000e-09 ALPHA1 =1.500e+00 BETA0      =3.250e+01
*      *** Noise effect related model parameters ***
+AF      =1.461e+00 KF      =1.191e-26 EF      =1.000e+00
+NOIA      =5.245e+17 NOIB      =4.816e+03 NOIC      =8.036e-13
*      *** Common extrinsic model parameters ***
+ALEV      =2      RLEV      =2
+RD      =0.000e+00 RS      =0.000e+00 RSH      =1.290e+02
+RDC      =0.000e+00 RSC      =0.000e+00 LD      =-7.130e-08
+WD      =3.449e-08
+LDIF      =0.000e+00 HDIF      =8.000e-07 WMLT      =1.000e+00
+LMLT      =1.000e+00 DEL      =0.000e+00 XJ      =3.000e-07
+DIOLEV      =4      JS      =2.800e-07 JSW      =3.700e-13
+IS      =0.000e+00 N      =1.000e+00
+DCAPLEV=2      CBD      =0.000e+00 CBS      =0.000e+00
+CJ      =1.360e-03 CJSW      =3.500e-10 FC      =0.000e+00
+MJ      =5.400e-01 MJSW      =4.600e-01 TT      =0.000e+00
+XTI      =1.973e+00 PB      =1.020e+00 PBSW      =1.020e+00
* -----

```