

Rockchip

RV1106B

数据手册 / Datasheet

中文工程翻译版

对应原版：Revision 1.1 • October 2024

说明：本文件为工程阅读便利而制作的非官方中文翻译。芯片/引脚/协议/寄存器相关英文缩写、信号名与电气符号原则上保留原文，以便与原理图、SDK 和官方资料直接核对。若中英文存在歧义，应以 Rockchip 官方英文 Datasheet 为准。

文档说明

源文档：Rockchip RV1106B Datasheet, Revision 1.1, October 2024。

翻译原则：技术参数、数值、单位、信号名和接口名保持原文含义；TBD/NA 等状态原样保留。部分原版框图与封装机械图直接引用，并在中文正文中给出对应说明。

注意：本中文版本不构成芯片厂商官方规格承诺，不应替代原厂最新版本 Datasheet、TRM、Hardware Design Guide、SDK 文档或芯片 PCN。

目录

- 第 1 章 简介
 - 1.1 概述
 - 1.2 特性
 - 1.3 功能框图
- 第 2 章 封装信息
 - 2.1 订购信息
 - 2.2 顶部丝印
 - 2.3 封装尺寸
 - 2.4 MSL 信息
 - 2.5 引脚镀层/材料
 - 2.6 引脚编号列表
 - 2.7 IO 引脚功能说明
- 第 3 章 电气规格
- 第 4 章 热管理

第 1 章 简介

1.1 概述

RV1106B 是一款面向 IPC（网络摄像机）应用的高集成度视觉处理器 SoC，尤其适用于 AI 相关应用。

芯片采用单核 ARM Cortex-A7 32 位处理器，集成 NEON 和 FPU。内置 NPU 支持 INT8 运算；同时具备较强的模型兼容性，基于 TensorFlow、MXNet、PyTorch、Caffe 等框架的网络模型可进行转换部署。

RV1106B 集成新一代全硬件 8 Megapixel 级 ISP（Image Signal Processor，图像信号处理器），包含 HDR、3A、LSC、3DNR、2DNR、锐化、去雾、Gamma 校正等多种算法加速模块。配合两组 MIPI CSI 接口，可构建同时接收两个摄像头 Sensor 视频数据的系统。

芯片内置视频编码器，支持 H.265/H.264 编码及多码流编码。利用多码流能力，可将高分辨率视频编码后存储至本地，同时将较低分辨率码流上传云端。

RV1106B 集成 16-bit DDR2/DDR3L DRAM，并集成 RTC、POR 和 Audio Codec。

1.2 特性

1.2.1 应用处理器

- 单核 ARM Cortex-A7。
- 完整实现 ARMv7-A 指令集，支持 ARM NEON Advanced SIMD。
- 独立集成 NEON 与 FPU。
- 32KB L1 指令缓存 + 32KB L1 数据缓存。
- Cortex-A7 统一 128KB L2 Cache。
- 支持 TrustZone 技术。

1.2.2 存储组织

- 片上内部存储
 - BootROM：支持从 SPI、eMMC、SD/MMC 启动系统。
 - BootROM：支持通过 USB 2.0、UART 下载系统代码。
 - 32KB System SRAM。
 - 8KB PMU SRAM。
 - RV1106BG1 SIP：512Mb DDR2。
 - RV1106BG2 SIP：1Gb DDR3L。
 - RV1106BG3 SIP：2Gb DDR3L。
- 片外存储接口
 - eMMC：兼容 JEDEC eMMC 4.51；支持 HS200，不支持 CMD Queue；支持 1-bit/4-bit 数据总线。
 - SD/MMC：兼容 SD 3.0、MMC 4.51；支持 1-bit/4-bit 数据总线。
 - FSPI0：支持与串行 Flash 设备双向传输；支持 1/2/4-bit 数据总线。

1.2.3 系统组件

- HPMCU：MCU 集成 16KB Cache；集成可编程中断控制器；CPU GIC 的 IRQ 线同时连接到 MCU；集成带 JTAG 的调试控制器。
- LPMCU：集成可编程中断控制器与 JTAG 调试控制器，主要用于低功耗应用。

- CRU (Clock & Reset Unit) : 共 2 个 PLL 产生系统时钟; 24MHz 外部时钟输入; 支持模块级时钟门控、全局软复位及单模块软复位。
- PMU (Power Management Unit) : 支持通过频率调整、自动时钟门控和电源域开关实现多种节能模式; 支持多种唤醒源; 支持 CPU_NPU_DVDD、VDD_LOGIC、VDD_PMU 三个独立电压域。
- Timer: 2 个安全 64-bit 定时器、6 个非安全 64-bit 定时器、1 个低功耗应用非安全 64-bit 定时器; 支持自由运行与用户定义计数模式; 工作状态可查询。
- Watchdog: 32-bit 看门狗计数器; 超时可直接系统复位, 或先中断、第二次超时再复位; 分别提供安全和非安全看门狗。
- 中断控制器: 支持 128 路 SPI 中断源、16 个软件触发中断; 固定支持高电平敏感或上升沿敏感; 每个中断源优先级可软件配置。
- DMAC: 2 个物理通道、12 个外设硬件请求、16 个逻辑通道; 支持 M2M/M2P/P2M; 支持链表 Scatter-Gather; 支持连续地址、自动重载、链表三种多块传输。
- 安全系统: 内置密码引擎, 支持 SHA-1、SHA-256/224、HMAC、AES CMAC、AES-128/192/256、ECB/CBC/OFB/CFB/CTR/CTS/XTS/GCM/CBC-MAC/CMAC, 以及最高 4096-bit 的 RSA/ECC/SM2 PKA 运算; 支持随机数、安全 OTP、安全调试、安全 OS 与可编程安全/非安全访问控制。
- Mailbox: Cortex-A7↔HPMCU 与 Cortex-A7↔LPMCU 各一组 Mailbox; 支持 4 个 mailbox element, 每个含 data word、command word 与 flag; 提供 32 个锁寄存器。
- 解压模块: 支持 GZIP 解压, 并支持限制解压后数据大小以防止恶意破坏内存。
- RTC: 基于 32.768kHz 晶振提供年月日、星期、时分秒; 支持秒/小时补偿、BCD 时间/日历/闹钟、12/24 小时制; 支持闹钟、周期、掉电、电池异常等独立可屏蔽中断。

1.2.4 AOV (Always On Video) 子系统

- 1 路 SPI Slave 用于接收摄像头数据。
- 专用 SPI Master 用于访问外部 Flash。
- 低功耗控制单元用于节能。
- LPMCU 用于系统控制。

1.2.5 视频 CODEC

- HEVC Main Profile, Level 5.0 High Tier。
- H.264 High Profile, Level 5.0。
- JPEG Baseline。
- 最高支持 3840×2160@25fps。
- 码率最高 200Mbps, 支持 CBR/VBR/FixQP/QPMAP 码率控制。
- 支持 YUV444、YUV420、YUV400。
- 支持 Slice Split。
- 支持区域/块映射 ROI。
- 支持 8 区 OSD。
- 支持链表配置模式。
- YUV/RGB 视频源支持裁剪、旋转、镜像。
- 支持超低延迟编码。
- 支持运动检测与遮挡检测。

1.2.6 NPU

- 神经网络加速引擎。
- 支持 INT8 运算。
- 支持创建简单自定义算子。
- 支持 TensorFlow、Caffe、TFLite、PyTorch、ONNX NN、Android NN 等深度学习框架。

1.2.7 2D 图形引擎

- 输入格式：RGB888/RGB565；YUV422-P/SP 8bit；YUV420-P/SP 8bit；YUV444I/SP 8bit；YUYU422 8bit；YUV400 8bit。
- 输出格式：RGB888/RGB565；YUV420/YUV422 P/SP；YUV400；YUV444SP/444I。
- 支持 BT.601/BT.709 像素格式转换。
- 最大源/目标分辨率：2880×1620。
- 缩放：下采样支持平均/双线性滤波；上采样支持水平方向双三次、垂直方向双线性；非整数比例范围 1/16~16。
- 旋转：0°/90°/180°/270°；支持 X/Y 镜像，以及镜像与旋转组合。
- BitBLT：块传输、颜色填充、透明模式（色键/模板测试/指定值或范围）。

1.2.8 视频输入接口

- MIPI：2 组 MIPI CSI D-PHY；每组 D-PHY V1.2、2 Lane、每 Lane 1.5Gbps；可将 2 组 D-PHY 合并为 1 组 4 Lane。
- VICAP：支持两组 MIPI CSI，每组最多 4 个 ID；每个 ID 的 VC/DT 可配置；支持 RAW8/10/12/14/16、RGB888、YUV422 8bit、YUV422 8bit interlaced、YUV420 8bit、Legacy YUV420 8bit 等 10 种格式。
- VICAP HDR：支持虚拟通道、识别码、行计数三种 MIPI CSI HDR 模式。
- VICAP 其他：RAW rounding、窗口裁剪、降帧率、RAW 紧凑/非紧凑输出、NV16/NV12/YUV400/YUYV、DDR 虚拟 stride、DMA wrap、DMA burst gather 2/4/8、QOS(hurry/press)、RAW 直送 ISP。
- ISP：最大输入 3840×2160@20fps，最小输入 264×264。
 - AE/Histogram/AWB
 - BLC 黑电平校正
 - DPCC 静态/动态坏点簇校正
 - LSC 镜头阴影校正
 - Bayer-2DNR 空域 Bayer RAW 降噪
 - Bayer-3DNR 时域 Bayer RAW 降噪
 - CAC 色差校正
 - HDR-Merge 两帧 HDR 合成
 - HDR-DRC HDR 动态范围压缩/Tone Mapping
 - GIC 绿色不平衡校正
 - DeBayer 自适应去马赛克
 - CCM/CSM 颜色矩阵与 RGB2YUV
 - Gamma 输出 Gamma 校正
 - HSV 色相/饱和度/明度调色
 - LDCH 仅水平方向镜头畸变校正
 - YNR YUV 亮度空域降噪
 - CNR YUV 色度空域降噪

- Dehaze/Enhance 自动去雾/增强
- localHist 局部直方图增强
- Sharp 锐化与边界滤波
- CMSK 隐私遮罩
- Gain 图像局部增益
- 最多 2 Sensor 复用 ISP
- 总线：32-bit AHB 配置，128-bit AXI R/W
- 各模块低功耗自动门控
- MI R/W burst group 提升内存利用率
- MI 三路输出，MP 无级缩放，SP/BP 在 1080p 以下缩放

1.2.9 音频接口

- SAI：支持 I2S、PCM、TDM；最多 128 个 slot，slot 大小可配；slot 长度和有效数据长度均为 8~32 bit；I2S 支持 2ch TX + 2ch RX。
- Audio Codec：24-bit ADC，立体声麦克风录音，SNR 90dB；24-bit DAC，立体声回放，SNR 90dB；支持差分/单端麦克风或线路输入；采样率 8/12/16/24/32/44.1/48/96kHz。

1.2.10 连接接口

- SDIO：兼容 SDIO 3.0，4-bit 数据总线。
- USB 2.0：支持 1 路 Host/Device；High-Speed 480Mbps、Full-Speed 12Mbps、Low-Speed 1.5Mbps；支持 EHCI 1.0、OHCI 1.0a。
- SPI：1 个 SPI 控制器，2 路片选输出；Master/Slave 可软件配置。
- I2C：5 个 Master (I2C0~I2C4)；7/10-bit 地址；时钟可编程；Standard 100kbps、Fast 400kbps、High-speed 1Mbps。
- UART：3 路 (UART0~UART2)；TX/RX 各 64-byte FIFO；支持 5/6/7/8-bit；起始/停止/校验；最高 4Mbps；所有 UART 支持自动流控。
- PWM：3 组 PWM (PWM0~PWM2)，每组 4 通道；支持中断、预分频、32-bit timer/counter、Capture、连续/单次、参考模式；仅 PWM0 支持时钟频率计算引擎和 free-running counter。

1.2.11 其他

- 多组 GPIO：所有 GPIO 均可产生中断；支持电平/边沿触发；电平极性、上升沿/下降沿/双边沿可配置；支持弱上拉/弱下拉与驱动强度配置。
- TS-ADC：支持 User-Defined/Automatic 模式；自动模式可配置高/低温告警与系统复位温度；测温范围 -40~125°C，精度 $\pm 5^{\circ}\text{C}$ 。
- SARADC：10-bit，最高 1MS/s，1 路单端输入。
- OTP：8Kbit，其中 7Kbit 用于安全应用；支持 Program/Read/Idle。
- 封装：RoHS QFN88，9mm × 9mm，Pitch 0.35mm。

1.3 功能框图

下图为原版 Datasheet 的基础功能框图。模块名与信号名保留英文，便于硬件/软件工程核对。

The following diagram shows the basic block diagram.




Fig. 1-1 Block Diagram

图 1-1 RV1106B 功能框图 (原版图示)

第 2 章 封装信息

2.1 订购信息

可订购型号	RoHS	封装	包装数量	器件特性
RV1106BG1	RoHS	QFN88	2600 pcs/tray	Cortex-A7 + MCU + 512Mb DDR2
RV1106BG2	RoHS	QFN88	2600 pcs/tray	Cortex-A7 + MCU + 1Gb DDR3L
RV1106BG3	RoHS	QFN88	2600 pcs/tray	Cortex-A7 + MCU + 2Gb DDR3L

2.2 顶部丝印

顶部丝印字段：Rockchip 为品牌名；RVXXXXX 为芯片名前缀；ABC 为封装/代工厂代码；XXXXXXX 为 Die Lot No.；DEFG 为日期码；NXXXXXX 为 OSAT 子批次信息；GX 为芯片名后缀；圆点标识 Pin 1。




图 2-1 顶部丝印示意（原版图示）

2.3 封装尺寸

封装形式为 QFN88，主体尺寸 9mm × 9mm，标称引脚间距 0.35mm。原版机械图如下。




Fig. 2-1 Package Top View




图 2-2 QFN88 顶视图/底视图 (原版图示)




Fig. 2-3 Package Side View

		SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS		A	1.05	1.1	1.15
STAND OFF		A1	0	0.02	0.05
MOLD THICKNESS		A2	---	0.9	---
L/F THICKNESS		A3	0.203 REF		
LEAD WIDTH		b	0.10	0.16	0.22
BODY SIZE	X	D	9 BSC		
	Y	E	9 BSC		
LEAD PITCH		e	0.35 BSC		
EP SIZE	X	D2	6.4	6.5	6.6
	Y	E2	6.4	6.5	6.6

图 2-3 QFN88 侧视图与尺寸表 (原版图示)

符号/项目	Min	Nom	Max
A 总厚度 (mm)	1.05	1.10	1.15
A1 Stand-off (mm)	0	0.02	0.05
A2 Mold thickness (mm)	—	0.9	—
A3 Lead frame thickness (mm)	—	0.203 REF	—
b Lead width (mm)	0.10	0.16	0.22
D/E Body size (mm)	—	9 BSC	—
e Lead pitch (mm)	—	0.35 BSC	—
D2/E2 EP size (mm)	6.4	6.5	6.6
L Lead length (mm)	0.3	0.4	0.5

2.4 MSL 信息

湿敏等级（Moisture Sensitivity Level）：MSL3。

2.5 引脚镀层/材料

Lead Finish / Ball material：Sn（锡）。

2.6 引脚编号列表

Pin	Pin Name / 复用信号
1	PWR_CTRL1/FSPI1_CS0n/GPIO0_A4_d
2	UART0_TX_M0/PWM0_CH1_M0/I2C0_SCL_M0/FSPI1_D2/JTAG_TCK_M0/ GPIO0_A5_d
3	UART0_RX_M0/PWM0_CH2_M0/I2C0_SDA_M0/FSPI1_D3/JTAG_TMS_M0/ GPIO0_A6_u
4	PMUIO0_DVDD33
5	RTC_AVDD
6	OSC_RTC_XOUT
7	OSC_RTC_XIN
8	DVDD_LOGIC
9	SDMMC1_D1/UART1_RTSN_M3/PWM0_CH0_M1/SPI0_CS1n_M1/GPIO2_A0_d
10	SDMMC1_D0/UART1_CTSN_M3/PWM0_CH1_M1/SPI0_MOSI_M1/GPIO2_A1_d
11	SDMMC1_CLK/UART1_TX_M3/PWM0_CH2_M1/SPI0_CLK_M1/GPIO2_A2_d
12	SDMMC1_CMD/UART1_RX_M3/PWM1_CH0_M1/SPI0_CS0n_M1/GPIO2_A3_d
13	SDMMC1_D3/UART1_RTSN_M2/PWM1_CH1_M1/I2C1_SCL_M1/SPI0_MISO_M1/ GPIO2_A4_d
14	SDMMC1_D2/UART1_CTSN_M2/PWM1_CH2_M1/I2C1_SDA_M1/GPIO2_A5_d
15	VCCIO6_DVDD1833
16	UART1_TX_M2/PWM2_CH0_M1/I2C2_SCL_M1/SAI_SDI/GPIO2_A6_d
17	UART1_RX_M2/SPI0_CS1n_M0/PWM2_CH1_M1/I2C2_SDA_M1/SAI_SCLK/ GPIO2_A7_d
18	UART2_TX_M1/SPI0_CLK_M0/PWM0_CH3_M1/I2C4_SCL_M0/SAI_MCLK/ FLASH_TRIG_OUT/GPIO2_B0_d
19	UART2_RX_M1/SPI0_MOSI_M0/PWM1_CH3_M1/I2C4_SDA_M0/SAI_LRCK/ PRELIGHT_TRIG_OUT/GPIO2_B1_d
20	UART2_RTSN_M1/SPI0_CS0n_M0/PWM2_CH2_M1/I2C3_SDA_M1/SAI_SDO/ GPIO2_B2_d
21	UART2_CTSN_M1/SPI0_MISO_M0/PWM2_CH3_M1/I2C3_SCL_M1/GPIO2_B3_d
22	OTP_AVDD1V8/SARADC_AVDD1V8/TSADC_AVDD1V8
23	SARADC_IN0/GPIO2_B4_z
24	CPU_NPU_DVDD
25	I2C1_SCL_M0/UART2_TX_M0/PWM1_CH0_M0/SPI2AHB_D3/GPIO0_B0_d
26	I2C1_SDA_M0/UART2_RX_M0/PWM1_CH1_M0/SPI2AHB_D2/GPIO0_B1_d
27	PMUIO1_DVDD1833
28	I2C2_SCL_M0/UART1_RX_M0/PWM1_CH2_M0/SPI2AHB_D1/UART2_RTSN_M0/ GPIO0_B2_d
29	I2C2_SDA_M0/UART1_TX_M0/PWM1_CH3_M0/SPI2AHB_CS0n/ UART2_CTSN_M0/GPIO0_B3_u
30	I2C3_SCL_M0/UART0_TX_M1/JTAG_TCK_M1/SPI2AHB_CLK/UART1_RTSN_M0/ GPIO0_B4_d
31	I2C3_SDA_M0/UART0_RX_M1/JTAG_TMS_M1/SPI2AHB_D0/UART1_CTSN_M0/ GPIO0_B5_d
32	DVDD_LOGIC
33	MIPICSI_D3N/GPIO1_C1_u

34	MIPICSI_D3P/GPIO1_C2_u
35	MIPICSI_CK1N/GPIO1_C3_u
36	MIPICSI_CK1P/GPIO1_C4_u
37	MIPICSI_D2N/GPIO1_C5_u
38	MIPICSI_D2P/GPIO1_C6_u
39	MIPICSI_D1N/GPIO1_D0_u
40	MIPICSI_D1P/GPIO1_D1_u
41	MIPICSI_CK0N/GPIO1_D2_u
42	MIPICSI_CK0P/GPIO1_D3_u
43	MIPICSI_D0N/GPIO1_D4_u
44	MIPICSI_D0P/GPIO1_D5_u
45	MIPI_AVDD1V8/VCCIO7_VCC1V8
46	CAM_CLK0_OUT/I2C0_SCL_M2/UART2_TX_M2/GPIO1_B5_d
47	CAM_CLK1_OUT/I2C0_SDA_M2/UART2_RX_M2/GPIO1_B6_d
48	PWM0_CH1_M2/I2C4_SCL_M1/UART2_RTSN_M2/GPIO1_B7_d
49	PWM0_CH2_M2/I2C4_SDA_M1/UART2_CTSN_M2/GPIO1_C0_d
50	DVDD_LOGIC
51	VCCIO4_DVDD1833
52	SDMMC0_DET_N/GPIO1_A6_u
53	SDMMC0_D1/UART1_RX_M1/PWM2_CH1_M0/GPIO1_A7_d
54	SDMMC0_D0/UART1_TX_M1/PWM2_CH0_M0/GPIO1_B0_d
55	SDMMC0_CLK/UART1_RTSN_M1/GPIO1_B1_d
56	SDMMC0_CMD/UART1_CTSN_M1/GPIO1_B2_d
57	SDMMC0_D3/UART0_RX_M2/JTAG_TMS_M2/PWM2_CH3_M0/I2C0_SDA_M1/ GPIO1_B3_d
58	SDMMC0_D2/UART0_TX_M2/JTAG_TCK_M2/PWM2_CH2_M0/I2C0_SCL_M1/ GPIO1_B4_d
59	USB_AVDD3V3
60	USB_DM
61	USB_DP
62	USB_AVDD1V8
63	ACODEC_AVSS
64	ACODEC_LINEOUT
65	ACODEC_VCM
66	ACODEC_AVDD1V8
67	ACODEC_MIC_N
68	ACODEC_MIC_P
69	ACODEC_MICBIAS
70	VCCIO3_DVDD1833
71	EMMC_D3/FSPI0_D3/GPIO1_A0_u
72	EMMC_D0/FSPI0_D0/GPIO1_A1_u
73	EMMC_D1/FSPI0_D1/GPIO1_A2_u
74	EMMC_D2/FSPI0_D2/GPIO1_A3_u
75	EMMC_CLK/FSPI0_CLK/GPIO1_A4_d
76	EMMC_CMD/FSPI0_CSN/GPIO1_A5_u
77	DDR_VDDQ
78	VSS
79	DDR_VDDQ
80	VSS
81	DDR_VDDQ
82	OSC_AVDD1V8/PLL_AVDD1V8
83	OSC_SOC_XIN

84	OSC_SOC_XOUT
85	RTC_32K_OUT/CLK_32K/CLK_24M_OUT/FSPI1_CLK/GPIO0_A0_z
86	PWM0_CH0_M0/CPU_AVS/FSPI1_D1/GPIO0_A1_d
87	PWM0_CH3_M0/FSPI1_D0/GPIO0_A2_d
88	PWR_CTRL0/GPIO0_A3_u
EPAD	VSS

2.7 IO 引脚功能说明

下表按接口对各引脚功能进行说明。I=输入，O=输出，I/O=双向。

接口	Pin Name	方向	说明
Misc	OSC_SOC_XIN	I	24MHz 晶振时钟输入
Misc	OSC_SOC_XOUT	O	24MHz 晶振时钟输出
Misc	OSC_RTC_XIN	I	32kHz RTC 晶振时钟输入
Misc	OSC_RTC_XOUT	O	32kHz RTC 晶振时钟输出
Misc	CPU_AVS	O	CPU/NPU 电压域电压控制
Misc	CLK_24M_OUT	O	24MHz 时钟输出
Misc	CAM_CLK0_OUT	O	外部 Sensor 参考时钟输出
Misc	CAM_CLK1_OUT	O	外部 Sensor 参考时钟输出
Misc	CLK_32K	I/O	32kHz 时钟；输入时由外部电路提供，输出时由芯片内部提供
Misc	RTC_32K_OUT	O	RTC 32kHz 时钟输出
Misc	PWR_CTRL0	O	芯片低功耗模式输出指示
Misc	PWR_CTRL1	O	芯片低功耗模式输出指示
Misc	FLASH_TRIG_OUT	O	闪光灯保持/触发信号
Misc	PRELIGHT_TRIG_OUT	O	预闪光灯保持/触发信号
SW-DP	JTAG_TCK_Mi (i=0~2)	I	SWD 接口时钟输入
SW-DP	JTAG_TMS_Mi (i=0~2)	I/O	SWD 接口数据输入/输出
eMMC	EMMC_CLK	O	eMMC 时钟
eMMC	EMMC_CMD	I/O	eMMC 命令输出及响应输入
eMMC	EMMC_D[i] (i=0~3)	I/O	eMMC 数据输入/输出
SPI0	SPI0_CLK_Mi (i=0~1)	I	SPI 串行时钟
SPI0	SPI0_CSN0_Mi (i=0~1)	I/O	SPI 片选，低有效
SPI0	SPI0_CSN1_Mi (i=0~1)	O	SPI 片选，低有效
SPI0	SPI0_MOSI_Mi (i=0~1)	I	SPI 串行数据输入
SPI0	SPI0_MISO_Mi (i=0~1)	O	SPI 串行数据输出
FSPI0	FSPI0_CLK	O	FSPI0 串行时钟
FSPI0	FSPI0_CSN	O	FSPI0 片选，低有效
FSPI0	FSPI0_Di (i=0~3)	I/O	FSPI0 串行数据输入/输出
FSPI1	FSPI1_CLK	O	FSPI1 串行时钟
FSPI1	FSPI1_CSN	O	FSPI1 片选，低有效
FSPI1	FSPI1_Di (i=0~3)	I/O	FSPI1 串行数据输入/输出
SPI2AHB	SPI2AHB_CLK	I	SPI2AHB 串行时钟
SPI2AHB	SPI2AHB_CSN	I	SPI2AHB 片选，低有效
SPI2AHB	SPI2AHB_Di (i=0~3)	I/O	SPI2AHB 串行数据输入/输出
SD/MMC/SDIO	SDMMCi_CLK	O	SD/MMC 卡时钟
SD/MMC/SDIO	SDMMCi_CMD	I/O	SD/MMC 命令输出及响应输入

SD/MMC/SDIO	SDMMCi_D[j]	I/O	SD/MMC 数据输入/输出
SAI	SAI_MCLK	I/O	I2S/PCM/TDM 参考时钟
SAI	SAI_SCLK	I/O	I2S/PCM/TDM 串行时钟
SAI	SAI_LRCK	I/O	I2S/PCM/TDM 通道指示
SAI	SAI_SDO	O	I2S/PCM/TDM 串行数据输出
SAI	SAI_SDI	I	I2S/PCM/TDM 串行数据输入
PWM	PWM0_CHi_Mj	I/O	PWM 输入/输出
PWM	PWM1_CHi_Mj	I/O	PWM 输入/输出
PWM	PWM2_CHi_Mj	I/O	PWM 输入/输出
I2C	I2Ci_SDA_Mj	I/O	I2C 数据
I2C	I2Ci_SCL_Mj	I/O	I2C 时钟
UART	UARTi_RX_Mj	I	UART 串行数据输入
UART	UARTi_TX_Mj	O	UART 串行数据输出
UART	UARTi_CTSN_Mj	I	UART CTS 输入
UART	UARTi_RTSN_Mj	O	UART RTS 输出
ACODEC	ACODEC_LINEOUT	O	DAC 通道输出
ACODEC	ACODEC_MIC_N	I	ADC 负端输入
ACODEC	ACODEC_MIC_P	I	ADC 正端输入
ACODEC	ACODEC_MICBIAS	O	麦克风偏置输出
ACODEC	ACODEC_VCM	O	参考电压输出
MIPI_RX	MIPICSI_CK0N/P	I	MIPI_RX PHY 差分时钟输入
MIPI_RX	MIPICSI_CK1N/P	I	MIPI_RX PHY 差分时钟输入
MIPI_RX	MIPICSI_D0N/P	I	MIPI_RX PHY 差分数据输入
MIPI_RX	MIPICSI_D1N/P	I	MIPI_RX PHY 差分数据输入
MIPI_RX	MIPICSI_D2N/P	I	MIPI_RX PHY 差分数据输入
MIPI_RX	MIPICSI_D3N/P	I	MIPI_RX PHY 差分数据输入
USB 2.0	USB_DP	I/O	USB 2.0 D+ 数据
USB 2.0	USB_DM	I/O	USB 2.0 D- 数据

第 3 章 电气规格

3.1 绝对最大额定值

下表给出绝对最大/最小额定值。超出这些范围可能导致器件永久损坏；长期工作在绝对最大额定条件附近也可能降低可靠性。

参数	相关电源组	Min	Max	单位
CPU/NPU 供电	CPU_NPU_DVDD	0	1.1	V
LOGIC 供电	LOGIC_DVDD_i (i=1~3)	0	1.1	V
PMUIO0 供电	PMUIO0_DVDD33	0	3.8	V
PMUIO1 供电	PMUIO1_DVDD1833	0	3.8	V
VCCIO3 供电	VCCIO3_DVDD1833	0	3.8	V
VCCIO4 供电	VCCIO4_DVDD1833	0	3.8	V
VCCIO6 供电	VCCIO6_DVDD1833	0	3.8	V
RTC 供电	RTC_AVDD	0	3.8	V
1.8V 模拟/IO 供电	ACODEC/OTP/SARADC/ TSADC/OSC/PLL/USB/ MIPI AVDD1V8	0	2.0	V
3.3V USB 供电	USB_AVDD3V3	0	3.8	V
DDR IO 供电	DDR_VDDQ_i (i=1~3)	0	TBD	V
存储温度	Tstg	-40	125	°C
最大结温	Tj	NA	125	°C

3.2 推荐工作条件

参数	相关电源组	Min	Typ	Max	单位
CPU/NPU 供电	CPU_NPU_DVDD	0.81	0.9	TBD	V
LOGIC 供电	LOGIC_DVDD_i	0.81	0.9	0.99	V
PMUIO0	PMUIO0_DVDD33	2.97	3.3	3.63	V
PMUIO1 (1.8V)	PMUIO1_DVDD1833	1.62	1.8	1.98	V
PMUIO1 (3.3V)	PMUIO1_DVDD1833	2.97	3.3	3.63	V
VCCIO3 (1.8V)	VCCIO3_DVDD1833	1.62	1.8	1.98	V
VCCIO3 (3.3V)	VCCIO3_DVDD1833	2.97	3.3	3.63	V
VCCIO4 (1.8V)	VCCIO4_DVDD1833	1.62	1.8	1.98	V
VCCIO4 (3.3V)	VCCIO4_DVDD1833	2.97	3.3	3.63	V
VCCIO6 (1.8V)	VCCIO6_DVDD1833	1.62	1.8	1.98	V
VCCIO6 (3.3V)	VCCIO6_DVDD1833	2.97	3.3	3.63	V
RTC	RTC_AVDD	1.6	3.3	3.63	V
1.8V 模拟/IO	ACODEC/OTP/ SARADC/TSADC/OSC/ PLL/USB/MIPI AVDD1V8	1.62	1.8	1.98	V
USB 3.3V	USB_AVDD3V3	2.97	3.3	3.63	V
DDR2 IO	DDR_VDDQ_i	1.62	1.8	1.98	V
DDR3L IO	DDR_VDDQ_i	1.22	1.35	1.48	V
环境工作温度	Ta	-20	25	85	°C

3.3 DC 特性

项目	参数	符号	Min	Typ	Max	单位
GPIO @3.3V	输入低电平	Vil	-0.3	NA	0.8	V
GPIO @3.3V	输入高电平	Vih	2.0	NA	VDDO+0.3	V
GPIO @3.3V	输出低电平	Vol	-0.3	NA	0.4	V
GPIO @3.3V	输出高电平	Voh	2.4	NA	VDDO+0.3	V
GPIO @3.3V	上拉电阻	Rpu	16	NA	43	kΩ
GPIO @3.3V	下拉电阻	Rpd	16	NA	43	kΩ
GPIO @1.8V	输入低电平	Vil	-0.3	NA	0.35×VDDO	V
GPIO @1.8V	输入高电平	Vih	0.65×VDDO	NA	VDDO+0.3	V
GPIO @1.8V	输出低电平	Vol	-0.3	NA	0.4	V
GPIO @1.8V	输出高电平	Voh	1.4	NA	VDDO+0.3	V
GPIO @1.8V	上拉电阻	Rpu	16	NA	43	kΩ
GPIO @1.8V	下拉电阻	Rpd	16	NA	43	kΩ
MIPI HS RX	共模电压	VCMRX(DC)	70	NA	300	mV
MIPI HS RX	差分高阈值	VIDTH	NA	NA	70	mV
MIPI HS RX	差分低阈值	VIDTL	-70	NA	NA	mV
MIPI HS RX	单端高电压	VIHHS	NA	NA	460	mV
MIPI HS RX	单端低电压	VILHS	-40	NA	NA	mV
MIPI HS RX	HS 终端使能阈值	VTERM-EN	NA	NA	450	mV
MIPI HS RX	差分输入阻抗	ZID	80	100	125	Ω
MIPI LP RX	Logic 1 输入	VIH	880	NA	NA	mV
MIPI LP RX	Logic 0 输入	VIL	NA	NA	550	mV
MIPI LP RX	ULPS Logic 0	VIL-ULPS	NA	NA	300	mV
MIPI LP RX	输入迟滞	VHYST	25	NA	NA	mV
MIPI 1.8V TTL RX	Logic 1 输入	VIH	1.2	NA	1.58	V
MIPI 1.8V TTL RX	Logic 0 输入	VIL	NA	NA	0.6	V
MIPI 1.8V TTL RX	输入迟滞	VHYST	25	NA	NA	mV

3.4 通用 IO 电气特性

原版给出的 3.3V/1.8V Digital GPIO 输入泄漏、三态输出泄漏、高/低电平输入电流均为最大 10μA。注：VDDO 与 DVDD 均为 IO 电源。

电压域	项目	测试条件	Max	单位
3.3V	输入泄漏 Ii	Vin=3.3V 或 0V	10	μA
3.3V	三态输出泄漏 Ioz	Vout=3.3V 或 0V	10	μA
3.3V	高电平输入电流 Iih	Vin=3.3V，上/下拉状态按原表	10	μA
3.3V	低电平输入电流 Iil	Vin=0V，上/下拉状态按原表	10	μA
1.8V	输入泄漏 Ii	Vin=1.8V 或 0V	10	μA
1.8V	三态输出泄漏 Ioz	Vout=1.8V 或 0V	10	μA
1.8V	高电平输入电流 Iih	Vin=1.8V	10	μA
1.8V	低电平输入电流 Iil	Vin=0V	10	μA

3.5 PLL 电气特性

PLL	参数	测试条件	Min	Typ	Max	单位
-----	----	------	-----	-----	-----	----

INT PLL	输入时钟 Fin	Fin=FREF @1.8V/0.99V	10	NA	800	MHz
INT PLL	VCO 范围 Fvco	Fref×FBDIV @3.3V/0.99V	475	NA	1900	MHz
INT PLL	输出时钟 Fout	Fvco/POSTDIV @3.3V/0.99V	9	NA	1900	MHz
INT PLL	锁定时间 Tlt	FREF=24M, REFDIV=1	NA	1000	1500	输入时钟周期
FRAC PLL	输入时钟 Fin	Fin=FREF @1.8V/0.99V	1	NA	1200	MHz
FRAC PLL	VCO 范围 Fvco	Fref×FBDIV @3.3V/0.99V	950	NA	3800	MHz
FRAC PLL	输出时钟 Fout	Fvco/POSTDIV @3.3V/0.99V	19	NA	3800	MHz
FRAC PLL	锁定时间 Tlt	FREF=24M, REFDIV=1	NA	250	500	输入时钟周期

注：REFDIV 为输入分频值；FBDIV 为反馈分频值；POSTDIV 为输出分频值。

3.6 USB 2.0 接口电气特性

参数	测试条件	Min	Typ	Max	单位
输出电阻 ROUT	Classic / HS	40.5	45	49.5	Ω
输出电容 COUT	D+ 或 D-	—	—	3	pF
共模输出 VM	Classic LS/FS	1.45	1.65	1.85	V
共模输出 VM	HS	0.175	0.2	0.225	V
差分高 VOH	Classic Io=0mA	2.97	3.3	3.63	V
差分高 VOH	Classic Io=6mA	2.2	2.7	NA	V
差分高 VOH	HS Io=0mA	360	400	440	mV
差分低 VOL	Classic Io=0mA	-0.33	0	0.33	V
差分低 VOL	Classic Io=6mA	NA	0.3	0.8	V
差分低 VOL	HS Io=0mA	-40	0	40	mV
接收灵敏度 RSENS	Classic	NA	±250	NA	mV
接收灵敏度 RSENS	HS	NA	±25	NA	mV
接收共模 RCM	Classic	0.8	1.65	2.5	V
接收共模 RCM	HS differential/squelch	0.1	0.2	0.3	V
接收共模 RCM	HS disconnect	0.5	0.6	0.7	V
输入电容	D+ 或 D-	NA	NA	3	pF
Squelch threshold	—	100	NA	150	mV
Disconnect threshold	—	570	600	664	mV

3.7 MIPI CSI 接口电气特性

模式	参数	符号	Min	Typ	Max	单位
HS RX AC	>450MHz 共模干扰	ΔVCMRX(HF)	NA	NA	100	mV
HS RX AC	50~450MHz 共模干扰	ΔVCMRX(LF)	-50	NA	50	mV
HS RX AC	共模终端	CCM	NA	NA	60	pF
LP RX AC	输入脉冲抑制	eSPIKE	NA	NA	300	V · ps
LP RX AC	最小脉宽响应	TMIN-RX	20	NA	NA	ns
LP RX AC	峰值干扰幅度	VINT	NA	NA	200	mV
LP RX AC	干扰频率	fINT	450	NA	NA	MHz

--	--	--	--	--	--	--

3.8 Audio CODEC 电气特性

测试条件：AVDD=1.8V，DVDD=0.8V，TA=25°C，1kHz 正弦输入，Fs=48kHz。

模块/参数	符号/条件	Min	Typ	Max	单位
模拟电源	AVDD	1.62	1.8	1.98	V
MIC Bias 电压	VMICB	0.8×AVDD	NA	0.975×AVDD	V
MIC Bias 电流	IMICB	NA	NA	3	mA
Mic Boost PGA 增益	GBST	0	NA	20	dB
Mic Boost 步进	—	NA	1.5	NA	dB
输入电阻	GBST=0dB	NA	44	NA	kΩ
输入电阻	GBST=20dB	NA	8	NA	kΩ
输入电容	CIN	NA	10	NA	pF
ALC PGA 增益	GALC	-9	NA	37.5	dB
ALC PGA 步进	—	NA	1.5	NA	dB
ADC SNR	A-weighted	NA	92	NA	dB
ADC THD	-3dBFS 输入	NA	-80	NA	dB
ADC 通道分离度	—	NA	80	NA	dB
ADC PSRR	1kHz	NA	80	NA	dB
DAC Lineout 增益	GDRV	-39	NA	6	dB
DAC 增益步进	—	NA	1.5	NA	dB
DAC SNR	A-weighted	NA	93	NA	dB
DAC THD	-3dBFS 输出	NA	-84	NA	dB
DAC PSRR	1kHz, 600Ω load	NA	55	NA	dB
Standby 功耗电流	—	NA	0.01	NA	mA
Mono Recording	—	NA	2.5	NA	mA
Mono Playback	Quiescent output	NA	2.5	NA	mA

3.9 SARADC 电气特性

参数	符号/条件	Min	Typ	Max	单位
分辨率	—	NA	10	NA	bit
有效位数	ENOB	NA	9	NA	bit
微分非线性	DNL	-1	NA	+1	LSB
积分非线性	INL	-2	NA	+2	LSB
参考电压	VREFP	NA	1.8	NA	V
输入电容	CIN	NA	8	NA	pF
采样率	fS	NA	NA	1	MS/s
无杂散动态范围	SFDR, fS=1MS/s, fOUT=1.17kHz	NA	61	NA	dB
信噪与谐波比	SNDR	NA	56	NA	dB

3.10 TSADC 电气特性

参数	符号	Min	Typ	Max	单位
-40~125°C 精度	TJACC	NA	NA	±5	°C
感温范围	TRANGE	-40	NA	125	°C

分辨率	TLSB	NA	0.6	NA	°C
-----	------	----	-----	----	----

第 4 章 热管理

4.1 概述

出于可靠性与可运行性考虑，器件绝对最大结温必须低于 125°C。

4.2 封装热特性

原版 Table 4-1 给出了该 SoC 封装的热阻特性框架，但 Rev 1.1 中数值均标记为 TBD。仿真数据仅供参考，实际设计应以实测为准。

参数	符号	数值	单位	注释
结到环境热阻	θ_{JA}	TBD	°C/W	(1)
结到板热阻	θ_{JB}	TBD	°C/W	(2)
结到壳热阻	θ_{JC}	TBD	°C/W	(3)
热特性参数	ψ_{JT}	TBD	°C/W	(4)

注(1)：封装-板系统置于自然对流环境（JEDEC JESD51-2），2S2P 测试板依据 JESD51-7/JESD51-9 设计。实际系统设计与环境可能不同。原文测试 PCB 为 4 层，114.5mm × 101.5mm。

注(2)： θ_{JB} 在 JEDEC JESD51-8 规定的专用环境中测量，安装器件的 PCB 依据 JESD51-7。

注(3)： θ_{JC} 按 JEDEC JESD51-14 提供。

注(4)： ψ_{JT} 用于表征结温与器件封装外表面顶部中心温度之差； ψ_{JT} 在 θ_{JA} 的 JESD51-2 测试环境中测量。

工程核对提示

本翻译版适用于快速阅读、选型讨论和原理图接口核对。进行正式硬件设计时，建议同时核对官方 Hardware Design Guide、Reference Design、TRM、Pinmux/IO 电压域说明和对应 SDK/BSP。特别是电源时序、各 IO Bank 电压选择、MIPI 布线、DDR/SIP 型号差异、启动模式与量产下载流程，不能仅凭本 Datasheet 完成。