

TPS62A02-Q1 / TPS62A02A-Q1 降压转换器数据手册

中文工程翻译版

源文件：tps62a02a-q1.pdf

翻译原则：型号、信号名、寄存器位、单位、公式、器件料号及标准编号保持原文；说明性英文译为中文。每个原文页面后附原页图示，便于核对曲线、封装图、时序图和复杂表格。

注意：本文件为工程参考翻译，不替代芯片/器件厂商发布的最新官方英文数据手册。设计定版时应以官方原始资料为准。

原文第 1 页 - 中文译文

TPS62A02x-Q1：2A 高效率车规级同步降压转换器，SOT-563 封装

- 【1 特性】
- 输入电压范围：2.5V～5.5V
 - 通过 AEC-Q100 车规认证
 - 器件温度等级 1：TA = -40 ° C～+125 ° C
 - 输出电压可调范围：0.6V～VIN
 - 低导通电阻开关：42mohm 和 27.5mohm
 - 静态电流 < 28uA
 - 反馈精度 1.5%（-40 ° C～125 ° C）
 - 支持 100% 占空比模式
 - 开关频率：2.2MHz
 - 提供省电模式 PSM 或强制 PWM（FPWM）型号
 - 电源良好（Power-Good）输出引脚
 - 短路保护（HICCUP 打嗝模式）
 - 内部软启动
 - 主动输出放电
 - 过温关断保护
 - 与 TPS62A01-Q1 引脚兼容
 - 推荐 CIN=4.7uF、COUT=22uF、L=1uH

- 【2 应用】
- 前视摄像头
 - 环视系统 ECU
 - 汽车仪表显示

【3 说明】

TPS62A02-Q1 和 TPS62A02A-Q1 是同步降压型 DC-DC 转换器，针对高效率和紧凑尺寸进行了优化。器件内部集成功率开关，最大可提供 2A 输出电流。在中等到重载时，器件以 2.2MHz 开关频率工作于脉宽调制（PWM）模式。轻载时，TPS62A02-Q1 会自动进入省电模式（PSM），以在整个负载电流范围内维持高效率；关断时功耗也很低。TPS62A02A-Q1 则在整个负载范围内采用强制 PWM（FPWM），并保持恒定开关频率。

TPS62A02x-Q1 通过外部分压电阻设置可调输出电压。内部软启动电路在上电时限制浪涌电流，Power-Good 信号用于指示输出电压已达到目标值。过流保护与热关断用于保护应用电路和器件。器件采用 SOT-563 封装。

【器件信息】

器件 | 工作模式 | 封装 | 标称尺寸

TPS62A02-Q1 | PSM、PWM | DRL (SOT-563, 6 引脚) | 1.60mm×1.60mm

TPS62A02A-Q1 | FPWM | DRL (SOT-563, 6 引脚) | 1.60mm×1.60mm

注：封装尺寸为标称长×宽，并在适用时包含引脚；具体器件差异见器件对比表。

【典型应用】

VIN 经输入电容 CIN 接入 VIN，引脚 SW 通过电感 L1 连接 VOUT；反馈分压 R1/R2 接 FB；PG 为开漏电源良好输出，可通过上拉电阻 R3 上拉到 VPUPG。图中 C3 为可选元件，具体连接见原页。

【效率曲线】

原页给出了 VIN=2.5V、3.3V、4.0V、5.0V、5.5V 时效率随输出电流变化的曲线。

数据表末尾的重要声明涉及产品供货、质保、变更、安全关键应用、知识产权及其他免责声明。本器件为量产数据（PRODUCTION DATA）。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。



TPS62A02x-Q1, 2A, High-Efficiency, Automotive, Synchronous Buck Converters in an SOT-563 Package

1 Features

- 2.5V to 5.5V input voltage range
- AEC-Q100 qualified for automotive applications
 - Device temperature grade 1: -40°C to $+125^{\circ}\text{C}$ T_A
- 0.6V to V_{IN} adjustable output voltage range
- 42m Ω and 27.5m Ω low $R_{DS(on)}$ switches
- < 28 μA quiescent current
- 1.5% feedback accuracy (-40°C to 125°C)
- 100% mode operation
- 2.2MHz switching frequency
- Power save mode or FPWM parts available
- Power-good output pin
- Short-circuit protection (HICCUP)
- Internal soft start-up
- Active output discharge
- Thermal shutdown protection
- Pin-to-pin compatible with the [TPS62A01-Q1](#)
- C_{IN} of 4.7 μF , C_{OUT} of 22 μF and 1 μH inductor

2 Applications

- [Front camera](#)
- [Surround view system ECU](#)
- [Automotive cluster display](#)

3 Description



The TPS62A02-Q1 and TPS62A02A-Q1 are synchronous, step-down, buck DC-DC converters optimized for high efficiency and compact design size. The devices integrate switches capable of delivering an output current up to 2A. At medium to heavy loads, the devices operate in pulse width modulation (PWM) mode with 2.2MHz switching frequency. At light load, the TPS62A02-Q1 automatically enters a power save mode (PSM) to maintain high efficiency over the entire load current range. In shutdown, the current consumption is minimal as well. The TPS62A02A-Q1 variant of this device operates in forced PWM across the whole load current range and maintains a constant switching frequency.

The TPS62A02x-Q1 devices provide an adjustable output voltage through an external resistor divider. An internal soft-start circuit limits the inrush current during start-up and a power good signal indicates when the output voltage is at target. Overcurrent protection and thermal shutdown protect application and device. The devices are available in an SOT-563 package.

Device Information

PART NUMBER ⁽³⁾	OPERATION MODE	PACKAGE ⁽¹⁾	PACKAGE SIZE ⁽²⁾
TPS62A02-Q1	PSM, PWM	DRL	1.60mm × 1.60mm
TPS62A02A-Q1	FPWM	(SOT-563, 6)	

- (1) For more information, see the [Section 12](#).
(2) The package size (length × width) is a nominal value and includes pins, where applicable.
(3) See the [Device Comparison Table](#).



An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications, intellectual property matters and other important disclaimers. PRODUCTION DATA.

原文第 2 页 - 中文译文

【目录】

1 特性 1

2 应用 1

3 说明 1

4 器件对比表 3

5 引脚配置与功能 3

6 规格 4

6.1 绝对最大额定值 4

6.2 ESD 等级 4

6.3 推荐工作条件 4

6.4 热信息 4

6.5 电气特性 5

7 典型特性 6

8 详细说明 7

8.1 概述 7

8.2 功能方框图 7

8.3 特性说明 8

8.4 器件功能模式 8

9 应用与实现 10

9.1 应用信息 10

9.2 典型应用 10

9.3 电源建议 15

9.4 布局 15

10 器件与文档支持 16

10.1 器件支持 16

10.2 文档支持 16

10.3 接收文档更新通知 16

10.4 支持资源 16

10.5 商标 16

10.6 静电放电注意事项 16

10.7 术语表 16

11 修订历史 16

12 机械、封装和可订购信息 16

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

Table of Contents

1 Features	1	9 Application and Implementation	10
2 Applications	1	9.1 Application Information.....	10
3 Description	1	9.2 Typical Application.....	10
4 Device Comparison Table	3	9.3 Power Supply Recommendations.....	15
5 Pin Configuration and Functions	3	9.4 Layout.....	15
6 Specifications	4	10 Device and Documentation Support	16
6.1 Absolute Maximum Ratings.....	4	10.1 Device Support.....	16
6.2 ESD Ratings.....	4	10.2 Documentation Support.....	16
6.3 Recommended Operating Conditions.....	4	10.3 Receiving Notification of Documentation Updates..	16
6.4 Thermal Information.....	4	10.4 Support Resources.....	16
6.5 Electrical Characteristics.....	5	10.5 Trademarks.....	16
7 Typical Characteristics	6	10.6 Electrostatic Discharge Caution.....	16
8 Detailed Description	7	10.7 Glossary.....	16
8.1 Overview.....	7	11 Revision History	16
8.2 Functional Block Diagram.....	7	12 Mechanical, Packaging, and Orderable	
8.3 Feature Description.....	8	Information	16
8.4 Device Functional Modes.....	8		

原文第 3 页 - 中文译文

【4 器件对比表】
器件 | 输出电流 | 封装 | 工作模式
TPS62A02-Q1 | 2A | SOT-563 | PSM、PWM
TPS62A02A-Q1 | 2A | SOT-563 | FPWM

【5 引脚配置与功能】
6 引脚 DRL SOT-563 封装（顶视图）：
1 GND；2 SW；3 VIN；4 EN；5 FB；6 PG。

【表 5-1 引脚功能】
GND（1，G）：地引脚。
SW（2，O）：开关节点，引脚连接内部 FET 开关及电感端。将输出滤波电感连接到此引脚。
VIN（3，I）：电源输入电压引脚。
EN（4，I）：器件使能逻辑输入。高电平使能器件；低电平关闭器件并进入关断状态。不得悬空。
FB（5，I）：内部控制环路的反馈引脚。连接到外部反馈分压器。
PG（6，O）：电源良好开漏输出。上拉电阻所连接的电压不得高于 5.5V。不使用时可悬空或接 GND。
类型说明：I=输入，O=输出，G=地。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

4 Device Comparison Table

PART NUMBER	OUTPUT CURRENT	PACKAGE	OPERATION MODE
TPS62A02-Q1	2A	SOT-563	PSM, PWM
TPS62A02A-Q1	2A	SOT-563	FPWM

5 Pin Configuration and Functions




Figure 5-1. 6-Pin DRL SOT-563 Package (Top View)

Table 5-1. Pin Functions

PIN		TYPE ⁽¹⁾	DESCRIPTION
NAME	NO.		
GND	1	G	Ground pin
SW	2	O	Switch pin connected to the internal FET switches and inductor terminal. Connect the inductor of the output filter to this pin.
VIN	3	I	Power supply voltage pin
EN	4	I	Device enable logic input. Logic high enables the device. Logic low disables the device and turns the device into shutdown. Do not leave the pin floating.
FB	5	I	Feedback pin for the internal control loop. Connect this pin to an external feedback divider.
PG	6	O	Power-good open-drain output pin. The pullup resistor cannot be connected to any voltage higher than 5.5V. If unused, leave the pin open or connect to GND.

(1) I = Input, O = Output, G = Ground

原文第 4 页 - 中文译文

【6 规格】
【6.1 绝对最大额定值】
适用于工作自由空气温度范围，除非另有说明。
参数 | 最小 | 最大 | 单位
VIN、EN、PG 引脚电压 | -0.3 | 6 | V
SW 引脚直流电压 | -0.3 | VIN+0.3 | V
SW 引脚瞬态电压 (<10ns) | -3.0 | 10 | V
FB 引脚电压 | -0.3 | 3 | V
工作结温 TJ | -40 | 150 | °C
存储温度 Tstg | -55 | 150 | °C

注 1：超出绝对最大额定值工作可能造成器件永久损坏。绝对最大额定值并不意味着器件可在这些条件或推荐工作条件之外正常工作。若在绝对最大额定值以内但超出推荐工作条件使用，器件可能无法完全实现功能，并可能影响可靠性、功能、性能及使用寿命。
注 2：所有电压均以系统地端为参考。

【6.2 ESD 等级】
人体模型 HBM (AEC Q100-002) : ±2000V。
带电器件模型 CDM (AEC Q100-011) : ±500V。
AEC Q100-002 规定 HBM 应力测试应符合 ANSI/ESDA/JEDEC JS-001。

【6.3 推荐工作条件】
参数 | 最小 | 标称 | 最大 | 单位
VIN 输入电压 | 2.5 | - | 5.5 | V
VOUT 输出电压 | 0.6 | - | VIN | V
IOUT 输出电流 (TPS62A02-Q1) | - | - | 2 | A
L 有效电感 | 0.3 | 1.0 | 1.2 | uH
COUT (VOUT<1.2V) | - | 44 | - | uF
COUT (1.2V≤VOUT<1.8V) | - | 22 | - | uF
COUT (VOUT≥1.8V) | - | 22 | - | uF
IPG Power-Good 输入电流能力 | 0 | - | 1 | mA
TJ 工作结温 | -40 | - | 150 | °C

【6.4 热信息】
DRL (SOT-563, 6 引脚) 封装：
R θJA 结到环境热阻：157.3 °C/W
R θJC(top) 结到封装顶部热阻：92.2 °C/W
R θJB 结到电路板热阻：45.6 °C/W
ψJT 结到顶部表征参数：4.0 °C/W
ψJB 结到板表征参数：45.0 °C/W
关于传统及新型热指标的更多信息，请参阅 TI 《Semiconductor and IC Package Thermal Metrics》应用说明。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

TPS62A02-Q1, TPS62A02A-Q1
SLUSFG7 – APRIL 2025

6 Specifications

6.1 Absolute Maximum Ratings

Over operating free-air temperature range (unless otherwise noted) ⁽¹⁾

		MIN	MAX	UNIT
Pin voltage ⁽²⁾	V _{IN} , EN, PG	-0.3	6	V
	SW, DC	-0.3	V _{IN} + 0.3	V
	SW, transient < 10ns	-3.0	10	V
	FB	-0.3	3	V
Operating junction temperature	T _J	-40	150	°C
Storage temperature	T _{stg}	-55	150	°C

- (1) Operation outside the Absolute Maximum Ratings may cause permanent device damage. Absolute Maximum Ratings do not imply functional operation of the device at these or any other conditions beyond those listed under Recommended Operating Conditions. If used outside the Recommended Operating Conditions but within the Absolute Maximum Ratings, the device may not be fully functional, and this may affect device reliability, functionality, performance, and shorten the device lifetime.
- (2) All voltage values are with respect to the network ground terminal.

6.2 ESD Ratings

			VALUE	UNIT
V _(ESD)	Electrostatic discharge	Human body model (HBM), per AEC Q100-002 ⁽¹⁾	±2000	V
		Charged device model (CDM), per AEC Q100-011	±500	

- (1) AEC Q100-002 indicates that HBM stressing must be in accordance with the ANSI/ESDA/JEDEC JS-001 specification.

6.3 Recommended Operating Conditions

Over operating junction temperature range (unless otherwise noted)

			MIN	NOM	MAX	UNIT
V _{IN}	Input supply voltage range		2.5		5.5	V
V _{OUT}	Output voltage range		0.6		V _{IN}	V
I _{OUT}	Output current range	TPS62A02-Q1			2	A
L	Effective inductance		0.3	1.0	1.2	μH
C _{OUT}	Output capacitance	V _{OUT} < 1.2V		44		μF
C _{OUT}	Output capacitance	1.2V ≤ V _{OUT} < 1.8V		22		μF
C _{OUT}	Output capacitance	V _{OUT} ≥ 1.8V		22		μF
I _{PG}	Power-Good input current capability		0		1	mA
T _J	Operating junction temperature		-40		150	°C

6.4 Thermal Information

THERMAL METRIC ⁽¹⁾		TPS62A02x-Q1	UNIT
		DRL (SOT-563)	
		6 PINS	
R _{θJA}	Junction-to-ambient thermal resistance	157.3	°C/W
R _{θJC(top)}	Junction-to-case (top) thermal resistance	92.2	°C/W
R _{θJB}	Junction-to-board thermal resistance	45.6	°C/W
ψ _{JT}	Junction-to-top characterization parameter	4.0	°C/W
ψ _{JB}	Junction-to-board characterization parameter	45.0	°C/W

- (1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC Package Thermal Metrics](#) application note.

原文第 5 页 - 中文译文

【6.5 电气特性】

测试条件：T_J= -40 ° C ~ +150 ° C, V_{IN}=2.5V~5.5V。除非另有说明，典型值在 T_J=25 ° C、V_{IN}=5V 条件下测得。

【电源】

I_Q(V_{IN}) V_{IN} 静态电流：不切换，V_{EN}=高，V_{FB}=610mV，典型 28uA。

I_{SD}(V_{IN}) V_{IN} 关断电流：V_{EN}=低，典型 0.15uA，最大 10uA。

【欠压锁定 UVLO】

V_{UVLO}(R) V_{IN} 上升阈值：最小 2.3V，典型 2.4V，最大 2.5V。

V_{UVLO}(F) V_{IN} 下降阈值：最小 2.2V，典型 2.3V，最大 2.4V。

【使能】

V_{EN}(R) EN 高电平输入阈值：EN 上升、开始切换，最大 0.8V。

V_{EN}(F) EN 低电平输入阈值：EN 下降、停止切换，最小/上限规格为 0.4V。

V_{EN}(LKG) EN 输入漏电流：V_{EN}=5V，最大 250nA。

【参考电压/反馈】

V_{FB}：PWM 模式下最小 591mV、典型 600mV、最大 609mV。

负载相关输出电压下降（负载调整率）：PWM 模式典型 0.15%/A。

I_{FB}(LKG) FB 输入漏电流：V_{FB}=0.6V，最大 100nA。

【开关频率】

f_{SW}(FCCM)：FPWM 模式，V_{IN}=5V、V_{OUT}=1.8V，典型 2200kHz。

【启动】

内部固定软启动时间：从 EN=高到 V_{FB}=0.56V，V_{OUT}=0.6V；最小 0.3ms，最大 1.2ms。

【功率级】

R_{DS(on)}(HS) 高侧 MOSFET 导通电阻：V_{IN}=5V，典型 42mohm。

R_{DS(on)}(LS) 低侧 MOSFET 导通电阻：V_{IN}=5V，典型 28mohm。

【过流保护】

I_{HS}(OC) 高侧峰值限流：TPS62A02-Q1，V_{IN}=3.3V；最小 2.7A，典型 3.3A。

I_{LS}(OC) 低侧谷值限流：TPS62A02-Q1，V_{IN}=3.3V；典型 3.2A。

I_{LPEAK}(min) PSM 模式峰值电感电流：典型 0.5A。

【Power-Good】

V_{PGTH}：PG 由高变低（FB 下降）阈值典型 93.5%。

V_{PGTH}：PG 由低变高（FB 上升）阈值典型 96%。

PG 下降延迟：典型 35us；PG 上升延迟：典型 11us。

I_{PG}(LKG)：开漏输出为高时，V_{PG}=5V，最大漏电流 100nA。

PG 输出低电平：I_{PG}=1mA 时最大 300mV。

【输出放电】

S_W 引脚输出放电电流：V_{IN}=3V、V_{OUT}=2.0V，典型 120mA。

【热关断】

T_J(SD) 热关断阈值：温度上升时典型 165 ° C。

T_J(HYS) 热关断迟滞：典型 20 ° C。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

6.5 Electrical Characteristics

$T_J = -40^{\circ}\text{C}$ to $+150^{\circ}\text{C}$, $V_{IN} = 2.5\text{V}$ to 5.5V . Typical values are at $T_J = 25^{\circ}\text{C}$ and $V_{IN} = 5\text{V}$ (unless otherwise noted)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
SUPPLY						
$I_{Q(VIN)}$	VIN quiescent current	Non-switching, $V_{EN} = \text{High}$, $V_{FB} = 610\text{mV}$		28		μA
$I_{SD(VIN)}$	VIN shutdown supply current	$V_{EN} = \text{Low}$		0.15	10	μA
UVLO						
$V_{UVLO(R)}$	VIN UVLO rising threshold	V_{IN} rising	2.3	2.4	2.5	V
$V_{UVLO(F)}$	VIN UVLO falling threshold	V_{IN} falling	2.2	2.3	2.4	V
ENABLE						
$V_{EN(H)}$	EN high-level input voltage	EN rising, enable switching			0.8	V
$V_{EN(L)}$	EN low-level input voltage	EN falling, disable switching	0.4			V
$V_{EN(LKG)}$	EN input leakage current	$V_{EN} = 5\text{V}$			250	nA
REFERENCE VOLTAGE						
V_{FB}	FB voltage	PWM mode	591	600	609	mV
	Load dependent output voltage drop (load regulation)	PWM mode		0.15		%/A
$I_{FB(LKG)}$	FB input leakage current	$V_{FB} = 0.6\text{V}$			100	nA
SWITCHING FREQUENCY						
$f_{SW(FCM)}$	Switching frequency, FPWM operation	$V_{IN} = 5\text{V}$, $V_{OUT} = 1.8\text{V}$		2200		kHz
STARTUP						
	Internal fixed soft-start time	From EN = High to $V_{FB} = 0.56\text{V}$; $V_{OUT} = 0.6\text{V}$	0.3		1.2	ms
POWER STAGE						
$R_{DS(ON)(HS)}$	High-side MOSFET on-resistance	$V_{IN} = 5\text{V}$		42		m Ω
$R_{DS(ON)(LS)}$	Low-side MOSFET on-resistance	$V_{IN} = 5\text{V}$		28		m Ω
OVERCURRENT PROTECTION						
$I_{HS(OC)}$	High-side peak current limit	TPS62A02-Q1; $V_{IN} = 3.3\text{V}$	2.7	3.3		A
$I_{LS(OC)}$	Low-side valley current limit	TPS62A02-Q1; $V_{IN} = 3.3\text{V}$		3.2		A
$I_{L-PEAK(max)}$	Peak inductor current in PSM			0.5		A
POWER GOOD						
V_{PGTH}	Power-Good threshold	PG high to low (falling edge), FB falling		93.5		%
V_{PGTH}	Power-Good threshold	PG low to high (rising edge), FB rising		96		%
	PG delay falling			35		μs
	PG delay rising			11		μs
$I_{PG(LKG)}$	PG pin Leakage current when open drain output is high	$V_{PG} = 5\text{V}$			100	nA
	PG pin output low-level voltage	$I_{PG} = 1\text{mA}$			300	mV
OUTPUT DISCHARGE						
	Output discharge current on SW pin	$V_{IN} = 3\text{V}$, $V_{OUT} = 2.0\text{V}$		120		mA
THERMAL SHUTDOWN						
$T_{J(SD)}$	Thermal shutdown threshold	Temperature rising		165		$^{\circ}\text{C}$
$T_{J(HYS)}$	Thermal shutdown hysteresis			20		$^{\circ}\text{C}$

原文第 6 页 - 中文译文

【7 典型特性】

图 7-1：静态电流随输入电压 VIN 的变化，分别给出 -40 ° C、30 ° C、85 ° C、125 ° C 曲线。

图 7-2：静态电流随结温变化，分别给出 VIN=2.5V、3.6V、5.0V、5.5V 曲线。

图 7-3：关断电流随输入电压 VIN 的变化，分别给出 -40 ° C、30 ° C、85 ° C、125 ° C 曲线。

图 7-4：关断电流随结温变化，分别给出 VIN=2.5V、3.6V、5.0V、5.5V 曲线。

曲线坐标、具体数值和趋势请参照原页图示。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

7 Typical Characteristics




Figure 7-1. Quiescent Current vs Input Voltage




Figure 7-2. Quiescent Current vs Junction Temperature




Figure 7-3. Shutdown Current vs Input Voltage




Figure 7-4. Shutdown Current vs Junction Temperature

原文第 7 页 - 中文译文

【8 详细说明】

【8.1 概述】

TPS62A02-Q1 和 TPS62A02A-Q1 是一系列高效率同步降压转换器。器件采用峰值电流控制方案并配合自适应关断时间。TPS62A02A-Q1 的典型工作频率为 2.2MHz，采用脉宽调制（PWM）调节输出电压。根据 VIN/VOUT 比值，内部简单电路设置低侧 MOSFET 所需关断时间，使开关频率在输入电压、输出电压和负载电流变化时仍保持相对恒定。TPS62A02-Q1 在轻载时会降低开关频率以节省功耗。

【8.2 功能方框图】

方框图主要模块包括：器件控制与逻辑、UVLO、软启动、HICCUP 保护、热关断、高侧限流/峰值电流检测、低侧限流/零电流检测、调制器与功率控制、PSM/PWM 工作模块、100% 占空比模式、栅极驱动、主动放电、TOFF 定时器、Power-Good 比较器以及 VIN/SW/GND/FB/EN/PG 接口。信号名称保持原文。

原页图示参考


以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

8 Detailed Description

8.1 Overview

The TPS62A02-Q1 and TPS62A02A-Q1 are a family of high-efficiency, synchronous, step-down converters. The device operates with an adaptive off time with a peak current control scheme. The TPS62A02A-Q1 has a typical operating frequency of 2.2MHz and uses pulse width modulation (PWM) for output voltage regulation. Based on the V_{IN}/V_{OUT} ratio, a simple circuit sets the required off time for the low-side MOSFET, making the switching frequency relatively constant regardless of the variation of the input voltage, output voltage, and load current. The TPS62A02-Q1 reduces the switching frequency at light load to save power.

8.2 Functional Block Diagram



原文第 8 页 - 中文译文

【8.3 特性说明】

【8.3.1 省电模式】

当轻载条件下电感电流进入断续状态时，器件会自动进入省电模式以提高效率。在省电模式下，转换器降低开关频率并尽量减小电流消耗。此时输出电压会略高于标称输出电压。增大输出电容或增加前馈电容可减小这种抬升。

【8.3.2 100% 占空比低压差工作】

器件可进入 100% 占空比模式，以获得较低的输入输出压差。在此模式下，高侧 MOSFET 持续导通、低侧 MOSFET 关闭。维持输出稳压所需的最小输入电压由负载电流和输出电压决定：

$$V_{IN(MIN)} = V_{OUT} + I_{OUT} \times (R_{DS(ON)} + R_L)$$

其中 $R_{DS(ON)}$ 为高侧 FET 导通电阻， R_L 为电感直流电阻（DCR）。

【8.3.3 软启动】

器件使能后，内部软启动电路逐步提升输出电压，使其在启动时间内平滑达到标称值，从而避免过大的浪涌电流并形成平滑的上升斜率。软启动还可防止内阻较高的一次电池或可充电电池出现过大的电压跌落。

TPS62A02x-Q1 可在输出电容已存在预偏置电压时启动。转换器从该偏置电压开始，并将输出逐步提升至标称值。

【8.3.4 开关限流与短路保护（HICCUP）】

开关限流用于防止电感电流过大，以及从电池或输入电源轨吸取过大的电流。由于内部传播延迟，在该延迟期间交流峰值电流可能超过静态限流值。电感短路或饱和、过载、输出短路等情况都可能导致过流。当电感电流达到 I_{LIM} 阈值时，高侧 MOSFET 关闭，低侧 MOSFET 导通，并利用自适应关断时间使电感电流下降。

当开关限流连续触发 32 次后，器件停止切换以保护输出。经过典型 100us 延迟后，器件会自动重新启动。该机制称为 HICCUP（打嗝）短路保护。只要高负载/短路条件仍存在，器件会重复此过程。启动期间也启用 HICCUP 保护。

【8.3.5 欠压锁定】

为避免输入电压过低时器件误动作，内部实现 UVLO 欠压锁定。当输入低于 V_{UVLO} 时器件关断。

【8.3.6 热关断】

当结温超过 $T_J(SD)$ 时，器件进入热关断并停止开关。当温度下降至阈值以下 $T_J(HYS)$ 的迟滞范围后，器件自动恢复正常工作。

【8.4 器件功能模式】

【8.4.1 使能与关闭】

将 EN 置为逻辑高电平可使能器件，逻辑低电平则关闭器件。使能后，内部功率级开始开关并将输出电压调节到设定值。EN 输入必须有确定电平，不能悬空。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

8.3 Feature Description

8.3.1 Power Save Mode

The device automatically enters power save mode to improve efficiency at light load when the inductor current becomes discontinuous. In power save mode, the converter reduces the switching frequency and minimizes current consumption. In power save mode, the output voltage rises slightly above the nominal output voltage. This effect minimizes by increasing the output capacitor or adding a feedforward capacitor.

8.3.2 100% Duty Cycle Low Dropout Operation

The device offers low input-to-output voltage difference by entering 100% duty cycle mode. In this mode, the high-side MOSFET switch is constantly turned on and the low-side MOSFET is switched off. The minimum input voltage to maintain output regulation, depending on the load current and output voltage, is calculated as:

$$V_{IN(MIN)} = V_{OUT} + I_{OUT} \times (R_{DS(ON)} + R_L) \quad (1)$$

where

- $R_{DS(ON)}$ = High-side FET on-resistance
- R_L = Inductor ohmic resistance (DCR)

8.3.3 Soft Start

After enabling the device, internal soft-start circuitry ramps up the output voltage, which reaches the nominal output voltage during start-up time, avoiding excessive inrush current and creating a smooth voltage rise slope. Internal soft-start circuitry also prevents excessive voltage drops of primary cells and rechargeable batteries with high internal impedance.

The TPS62A02x-Q1 is able to start into a prebiased output capacitor. The converter starts with the applied bias voltage and ramps the output voltage to the nominal value.

8.3.4 Switch Current Limit and Short-Circuit Protection (HICCUP)

The switch current limit prevents the device from high inductor current and drawing excessive current from the battery or input rail. Due to internal propagation delay, the AC peak current can exceed the static current limit during that time. Excessive current can occur with a shorted or saturated inductor, an overload, or shorted output circuit condition. If the inductor current reaches the threshold I_{LIM} , the high-side MOSFET is turned off and the low-side MOSFET is turned on to ramp down the inductor current with an adaptive off time.

When this switch current limit is triggered 32 times, the device stops switching to protect the output. The device then automatically starts a new start-up after a typical delay time of 100µs has passed. This action is named HICCUP short-circuit protection. The device repeats this mode until the high load condition disappears. HICCUP protection is also enabled during the start-up.

8.3.5 Undervoltage Lockout

To avoid misoperation of the device at low input voltages, an undervoltage lockout (UVLO) is implemented, which shuts down the device at voltages lower than V_{UVLO} .

8.3.6 Thermal Shutdown

The device goes into thermal shutdown and stops switching when the junction temperature exceeds $T_{J(SD)}$. When the device temperature falls below the threshold by $T_{J(HYS)}$, the device returns to normal operation automatically.

8.4 Device Functional Modes

8.4.1 Enable and Disable

The device is enabled by setting the EN input to a logic High. Accordingly, a logic Low disables the device. If the device is enabled, the internal power stage starts switching and regulates the output voltage to the set point voltage. The EN input must be terminated and not left floating.

原文第 9 页 - 中文译文

【8.4.2 Power-Good】

TPS62A02x-Q1 内置电源良好 (PG) 功能，用于指示输出电压是否已达到目标值、器件是否进入就绪状态。PG 信号可用于多路电源的启动时序控制。PG 引脚为开漏输出，需要通过上拉电阻连接到不超过推荐输入电压的电源。

当器件因 EN 关闭、UVLO 欠压锁定或热关断而停止工作时，PG 输出低电平。要让 PG 保持低电平，VIN 必须仍然存在。如果不使用 PG，可将其接地或悬空。PG 指示器带有去毛刺处理，可防止环路瞬态或短时毛刺导致错误指示。

【表 8-1 Power-Good 功能表】

条件	EN	热关断	VO	PG 状态
VI>UVLO	高	否	VO≥目标值	高阻态
VI>UVLO	高	否	VO<目标值	低
VI>UVLO	高	是	任意	低
VI>UVLO	低	任意	任意	低
1.8V≤VI≤UVLO	任意	任意	任意	低
VI<1.8V	任意	任意	任意	未定义

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

8.4.2 Power Good

The TPS62A02x-Q1 has a built-in power-good (PG) feature to indicate whether the output voltage has reached the target and the device is ready. The PG signal can be used for start-up sequencing of multiple rails. The PG pin is an open-drain output that requires a pullup resistor to any voltage up to the recommended input voltage level. PG is low when the device is turned off due to EN, UVLO (undervoltage lockout), or thermal shutdown. VIN must remain present for the PG pin to stay low. If not used, the power-good can be tied to GND or left open. The PG indicator has a deglitch to avoid the signal indicating glitches or transient responses from the loop.

Table 8-1. Power-Good Indicator Functional Table

LOGIC SIGNALS				PG STATUS
V _I	EN PIN	THERMAL SHUTDOWN	V _O	
V _I > UVLO	HIGH	NO	V _O ≥ target	High impedance
			V _O < target	LOW
		YES	x	LOW
	LOW	x	x	LOW
1.8V ≤ V _I ≤ UVLO	x	x	x	LOW
V _I < 1.8V	x	x	x	Undefined

原文第 10 页 - 中文译文

【9 应用与实现】

【说明】

以下应用章节中的信息不属于 TI 器件规格的一部分，TI 不保证其准确性或完整性。客户应自行判断器件是否适合其用途，并验证、测试具体设计实现以确认系统功能。

【9.1 应用信息】

以下章节以典型应用为参考，介绍针对多种输入/输出电压条件完成电源设计时外部元件的设计方法。

【9.2 典型应用】

图 9-1 为 TPS62A02-Q1 典型应用电路。C3 为可选前馈电容。

【9.2.1 设计要求】

本设计示例采用以下输入参数：

设计参数 | 示例值

输入电压 | 2.5V~5.5V

输出电压 | 1.8V

最大输出电流 | 2A

【表 9-2 示例元件清单】

C1 | 4.7uF 陶瓷电容，10V，X7R，0805，GRM21BR71A475KA73L | Murata

C2 | 22uF 陶瓷电容，10V，X7R，0805，GRM21BZ71A226KE15L | Murata

L1 | 1uH 功率电感，XGL3520-102MEC | Coilcraft

R1/R2/R3 | R1=200kohm、R2=100kohm、R3=499kohm，1% 芯片电阻，0603 | 标准器件

C3 | 可选，最大约 120pF；本物料组合验证过：VOUT=3.3V 时 10pF、1.8V 时 15pF、1.2V 时 22pF。若修改参数，应通过 Bode 测量确认相位裕度 >45°。| 标准器件

注：第三方产品相关内容见 TI 的 Third-Party Products Disclaimer。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

9 Application and Implementation

Note

Information in the following applications sections is not part of the TI component specification, and TI does not warrant its accuracy or completeness. TI's customers are responsible for determining suitability of components for their purposes, as well as validating and testing their design implementation to confirm system functionality.

9.1 Application Information

The following section discusses the design of the external components to complete the power supply design for several input and output voltage options by using typical applications as a reference.

9.2 Typical Application




Figure 9-1. TPS62A02-Q1 Typical Application Circuit

9.2.1 Design Requirements

For this design example, use the parameters listed in Table 9-1 as the input parameters

Table 9-1. Design Parameters

DESIGN PARAMETER	EXAMPLE VALUE
Input voltage	2.5V to 5.5V
Output voltage	1.8V
Maximum output current	2A

Table 9-2 lists the components used for the example.

Table 9-2. List of Components

REFERENCE	DESCRIPTION	MANUFACTURER ⁽¹⁾
C1	4.7µF, Ceramic Capacitor, 10V, X7R, size 0805, GRM21BR71A475KA73L	Murata
C2	22µF, Ceramic Capacitor, 10V, X7R, size 0805, GRM21BZ71A226KE15L	Murata
L1	1µH, Power Inductor, XGL3520-102MEC	Coilcraft
R1, R2, R3	R1 = 200kΩ, R2 = 100kΩ, R3 = 499kΩ, Chip resistor, 1%, size 0603	Std.
C3	Optional up to 120pF, checked with 10pF for 3.3V, 15pF for 1.8V, and 22pF for 1.2V VOUT using this bill of material. When implementing changes, make sure phase margin of > 45 degrees through Bode measurement.	Std.

(1) See the *Third-Party Products Disclaimer*.

原文第 11 页 - 中文译文

【9.2.2 详细设计步骤】

【9.2.2.1 设置输出电压】

TPS62A02-Q1 的输出电压可调。通过从 VOUT 到 GND 的电阻分压器，可将输出设置在 0.6V~VIN 之间。FB 引脚内部稳压目标为 600mV。输出电压由反馈分压电阻决定，可用下式计算：

$$R1 = R2 \times (VOUT/VFB - 1)$$

TI 建议选择能够产生至少 2uA 分压电流的阻值，即 R2 不应超过 400kohm。较低的反馈电阻值通常有利于提高精度和抗干扰能力。

【表 9-3 输出电压设置】

标称 VOUT	R1	R2	实际 VOUT
0.75V	10kohm	40.2kohm	0.7493V
0.8V	16.9kohm	51kohm	0.7988V
1.0V	20kohm	30kohm	1.0V
1.1V	39.2kohm	47kohm	1.101V
1.2V	68kohm	68kohm	1.2V
1.5V	76.8kohm	51kohm	1.5V
1.8V	80.6kohm	40.2kohm	1.803V
2.5V	47.5kohm	15kohm	2.5V
3.3V	88.7kohm	19.6kohm	3.315V

【9.2.2.2 前馈电容 CFF】

前馈电容可降低 PSM 模式下的输出纹波，并改善负载瞬态响应。最佳 CFF 值取决于反馈分压网络阻抗、允许的瞬态电压以及可接受的振铃程度。若不允许 VOUT 出现明显振铃，且反馈分压下臂 R2=100kohm，则典型优化值为：3.3V 输出时 10pF、1.8V 输出时 15pF、1.2V 输出时 22pF。更多 CFF 选择与优化信息可参考 TI 关于 TPS621/TPS821 系列的前馈电容应用报告。

【9.2.2.3 电感选择】

TPS62A02-Q1 针对有效电感约 300nH~1.2uH、典型开关频率 2.2MHz 的应用设计。电感选择需要进行以下权衡：

- 较大电感：
- 在输出电流低于 1A 时有利于提高效率；
 - 有利于减小电流纹波；
 - 可降低输出电压纹波；
 - 会降低瞬态响应速度。
- 较小电感：
- 在相同最大电流能力下有利于减小电感体积；
 - 通常成本更低；
 - 会增大电感电流纹波；
 - 会降低效率；
 - 在 FPWM 轻载或空载时可能产生更大的负向电感电流。

详细范围见第 6.3 节。

电感选择还受到输入电压范围、输出电压、目标输出纹波、输出电容和电感电流纹波等因素影响，同时会影响 PWM 到 PFM 的转换点和效率。电感必须具有足够的饱和电流和平均电流能力。DCR 会直接影响效率，因此应尽可能低。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

9.2.2 Detailed Design Procedure

9.2.2.1 Setting the Output Voltage

The output voltage of the TPS62A02-Q1 is adjustable. The output voltage can be set from 0.6V to V_{IN} using a resistor divider from V_{OUT} to GND. The voltage at the FB pin is regulated to 600mV. The value of the output voltage is set by the output resistor divider. The values of these resistors can be calculated by [Equation 2](#) or by using the resistor values from [Table 9-3](#). TI recommends to choose resistor values that allow a current of at least 2μA, meaning the value of R_2 must not exceed 400kΩ. Lower resistor values have a positive impact on accuracy and robustness.

$$R_1 = R_2 \times \left(\frac{V_{OUT}}{V_{FB}} - 1 \right) \quad (2)$$

Table 9-3. Setting the Output Voltage

NOMINAL OUTPUT VOLTAGE V_{OUT}	R_1	R_2	EXACT OUTPUT VOLTAGE
0.75V	10kΩ	40.2kΩ	0.7493V
0.8V	16.9kΩ	51kΩ	0.7988V
1.0V	20kΩ	30kΩ	1.0V
1.1V	39.2kΩ	47kΩ	1.101V
1.2V	68kΩ	68kΩ	1.2V
1.5V	76.8kΩ	51kΩ	1.5V
1.8V	80.6kΩ	40.2kΩ	1.803V
2.5V	47.5kΩ	15kΩ	2.5V
3.3V	88.7kΩ	19.6kΩ	3.315V

9.2.2.2 Feed Forward Capacitor CFF

A feedforward capacitor reduces the output ripple in PSM and improves the load transient response. The optimum value for C_{FF} depends on the impedance of the feedback divider, the required transient voltage and the accepted ringing. If no ringing of V_{OUT} is accepted then the optimum C_{FF} is 10pF for 3.3V V_{OUT} , 15pF for 1.8V and 22pF for 1.2V assuming the bottom resistor (R_2) of the feedback divider been selected as 100kΩ. More information about C_{FF} selection and optimization can be found in application report [Feedforward Capacitor to Improve Stability and Bandwidth With the TPS621-Family and TPS821-Family](#) application note

9.2.2.3 Inductor Selection

The TPS62A02-Q1 is designed for inductors with an effective inductance between 300nH and 1.2μH inductor with a switching frequency of typically 2.2MHz. Inductor selection follows these tradeoffs:

- Larger inductance
 - Helps achieving a higher efficiency at output currents below 1A
 - Has a positive impact on current ripple
 - Results in lower output voltage ripple
 - Decreases transient response performance
- Smaller inductance
 - Has a positive impact on inductor form factor at given maximum current capability
 - Is therefore more cost effective
 - Causes a larger inductor current ripple
 - Reduces efficiency
 - Causes larger negative inductor current in forced PWM mode at low or no output current

See [Section 6.3](#) for details.

The inductor selection is affected by several conditions like input voltage range, output voltage, target output voltage ripple with specific output capacitance, and corresponding inductor current ripple. The inductor selection also has influence on the PWM-to-PFM transition point and efficiency. The inductor must be rated for the correct saturation current and average current. The DCR with the influence on converter efficiency must be as low as

原文第 12 页 - 中文译文

【9.2.2.3 电感选择（续）】

更小的电感封装通常意味着更高 DCR、更低电流能力或更小电感量。降压转换器常用两类电感：

- 铁氧体电感；
- 铁粉芯电感。

铁粉芯功率电感的磁性材料具有较“软”的饱和特性，电感量随电流升高而下降得较缓和、均匀。因此，即使工作点接近数据表标注的饱和电流，因过流损坏 TPS62A02-Q1 的风险也较低，电流上升速度通常仍足够慢，使器件内部过流保护能够发挥作用。

与之相比，铁氧体电感可能具有较陡的饱和曲线，一旦达到饱和点，电流可能迅速上升，存在内部过流检测来不及响应的风险。因此，使用铁氧体电感时，应预留足够的饱和电流裕量，以覆盖电感公差以及短路、启动等特殊工况。

最大电感电流计算：

$$I_L(\max) = I_{OUT}(\max) + \Delta I_L(\max)/2$$

$$\Delta I_L(\max) = [V_{OUT} \times (1 - V_{OUT}/V_{IN})] / [L_{min} \times f_{SW}]$$

其中：

$I_L(\max)$ ：最大电感电流；

$\Delta I_L(\max)$ ：峰峰值电感纹波电流；

L_{min} ：实际工作点处最小电感量。

【9.2.2.4 输入电容】

大多数应用中，标称 4.7μF 即可满足要求并作为推荐值。输入电容用于缓冲瞬态事件下的输入电压，并将转换器与上游电源去耦。为获得更好的滤波效果，TI 推荐低 ESR 多层陶瓷电容（MLCC）。输入电容应尽量靠近 VIN 与 GND 引脚放置。

【9.2.2.5 输出电容】

TPS62A02-Q1 的架构允许使用低 ESR、小尺寸陶瓷输出电容，可获得较低输出纹波，因此推荐使用。为在高频下保持低阻抗并减小电容量随温度的变化，推荐使用 X7R 或 X8R 介质。增大输出电容有助于减小电压纹波，并改善 PSM 模式下的直流输出精度。

默认情况下，输出端可使用最高约 47μF 的电容。若需要超过 47μF，应通过 Bode 图/环路稳定性测试验证。TPS62A02-Q1 的峰值电流模式架构对较大输出电容量具有较好的容忍度。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

TPS62A02-Q1, TPS62A02A-Q1

SLUSFG7 – APRIL 2025

possible. Smaller inductor form factor typically leads to either higher DCR and lower current capabilities or to lower inductance. There are two main types of inductors available for use in buck converters:

- Ferrite inductors
- Iron powder inductors

Iron powder power inductors are very safe to use because the saturation of the magnetic material is soft. This means the inductance decrease resulting from the inductor current is relatively small and even. Even if iron powder inductors are operated close to the data sheet saturation current, there is low risk of damaging the TPS62A02-Q1 by overcurrent. The current rise is slow enough for the overcurrent protection of the TPS62A02-Q1 to still be effective. Contrary to iron powder inductors, a ferrite inductor can have a steep saturation curve. This steep saturation curve results in a much faster inductor current increase after the saturation is reached. There is a potential risk that the current rise is so quick that the overcurrent limit circuit inside the TPS62A02-Q1 cannot follow. Therefore, the application designer planning a saturation current reserve with ferrite inductors, which is large enough to cover the inductor tolerances and special cases like short-circuit and application start-up, is good practice.

Equation 3 calculates the maximum inductor current.

$$I_{L(max)} = I_{OUT(max)} + \frac{\Delta I_{L(max)}}{2} \quad (3)$$

$$\Delta I_{L(max)} = \frac{V_{OUT} \times \left(1 - \frac{V_{OUT}}{V_{IN}}\right)}{L_{min}} \times \frac{1}{f_{SW}} \quad (4)$$

where

- $I_{L(max)}$ is the maximum inductor current.
- $\Delta I_{L(max)}$ is the peak-to-peak inductor ripple current.
- L_{min} is the minimum inductance at the operating point.

9.2.2.4 Input Capacitor

For most applications, 4.7μF nominal is sufficient and recommended. The input capacitor buffers the input voltage for transient events and also decouples the converter from the supply. TI recommends a low-ESR multilayer ceramic capacitor (MLCC) for the best filtering. The capacitor must be placed between V_{IN} and GND as close as possible to those pins.

9.2.2.5 Output Capacitor

The architecture of the TPS62A02-Q1 allows the use of tiny ceramic output capacitors with low equivalent series resistance (ESR). These capacitors provide low output voltage ripple and are recommended. To keep the low resistance up to high frequencies and to get narrow capacitance variation with temperature, TI recommends to use X7R or X8R dielectric. Using a higher value has advantages, like smaller voltage ripple and a tighter DC output accuracy in power save mode. Up to 47μF can be added to the output per default. Higher values above 47μF can be achieved if verified through a bode plot. The peak current mode architecture of the TPS62A02-Q1 is very tolerant to large output capacitance.

原文第 13 页 - 中文译文

【9.2.3 应用曲线】

图 9-2：TPS62A02-Q1（PSM/PWM），0.6V 输出效率随输出电流变化；分别给出 VIN=2.5V、3.3V、4.0V、5.0V、5.5V 曲线。

图 9-3：TPS62A02-Q1（PSM/PWM），1.2V 输出效率随输出电流变化。

图 9-4：TPS62A02-Q1（PSM/PWM），1.8V 输出效率随输出电流变化。

图 9-5：TPS62A02-Q1（PSM/PWM），3.3V 输出效率随输出电流变化。

图 9-6：TPS62A02A-Q1（FPWM），0.6V 输出效率随输出电流变化。


图 9-7：TPS62A02A-Q1（FPWM），1.2V 输出效率随输出电流变化。

所有曲线对应 DRL（SOT-563）封装，具体坐标数值见原页图示。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

9.2.3 Application Curves



原文第 14 页 - 中文译文

【9.2.3 应用曲线（续）】

图 9-8：TPS62A02A-Q1（FPWM），1.8V 输出效率随输出电流变化，VIN=2.5V~5.5V。
图 9-9：TPS62A02A-Q1（FPWM），3.3V 输出效率随输出电流变化，VIN=4.0V、5.0V、5.5V。
图 9-10：PWM 工作波形。CH1 为 1.8V 直流偏置，IOUT=500mA。
图 9-11：省电模式工作波形。CH1 为 1.8V 直流偏置，IOUT=100mA。
图 9-12：带载启动波形，IOUT=1A。
图 9-13：负载瞬态波形，负载阶跃 0.3A→1A，CH1 为 1.8V 直流偏置。
具体时域波形和标尺见原页。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。



TPS62A02-Q1, TPS62A02A-Q1
SLUSFG7 – APRIL 2025




Figure 9-8. 1.8V Output Efficiency




Figure 9-9. 3.3V Output Efficiency




Figure 9-10. PWM Operation




Figure 9-11. Power Save Mode Operation




Figure 9-12. Start-Up with Load




Figure 9-13. Load Transient

原文第 15 页 - 中文译文

【9.3 电源建议】

器件设计用于 2.5V~5.5V 输入电源。应确保输入电源具有满足实际应用所需的足够电流能力。

【9.4 布局】

【9.4.1 布局指南】

PCB 布局是保持 TPS62A02x-Q1 高性能的重要环节。

- 将输入电容、输出电容和电感尽可能靠近 IC 放置，使功率走线尽可能短。功率走线应直接、宽，从而降低走线电阻和寄生电感。
- 输入与输出电容的低端应正确连接到 GND 引脚，避免产生地电位偏移。
- 与 FB 相连的采样走线属于小信号走线，应特别注意避免耦合噪声，并远离 SW 开关节点。
- 使用公共地平面；可利用 GND 层进行屏蔽。

推荐 PCB 布局见图 9-14。

【9.4.2 布局示例】

图 9-14：TPS62A02x-Q1 推荐 PCB 布局。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

9.3 Power Supply Recommendations

The device is designed to operate from an input voltage supply range from 2.5V to 5.5V. Make sure that the input power supply has a sufficient current rating for the application.

9.4 Layout

9.4.1 Layout Guidelines

The printed-circuit-board (PCB) layout is an important step to maintain the high performance of the TPS62A02x-Q1 device.

- Place the input and output capacitors and the inductor as close as possible to the IC. This action keeps the power traces short. Routing these power traces direct and wide results in low trace resistance and low parasitic inductance.
- Connect the low side of the input and output capacitors properly to the GND pin to avoid a ground potential shift.
- The sense traces connected to FB is a signal trace. Special care must be taken to avoid noise being induced. Keep these traces away from SW nodes.
- Use a common ground. GND layers can be used for shielding.

See [Figure 9-14](#) for the recommended PCB layout.

9.4.2 Layout Example




Figure 9-14. TPS62A02x-Q1 PCB Layout Recommendation

原文第 16 页 - 中文译文

【10 器件与文档支持】

【10.1 器件支持】

【10.1.1 第三方产品免责声明】

TI 发布有关第三方产品或服务的信息，并不表示 TI 对这些产品或服务的适用性作出认可、担保、陈述或背书；无论第三方产品/服务单独使用，还是与任何 TI 产品或服务组合使用，均同样适用。

【10.2 文档支持】

【10.2.1 相关文档】

Texas Instruments：《Feedforward Capacitor to Improve Stability and Bandwidth With the TPS621-Family and TPS821-Family》应用说明，即“使用前馈电容改善 TPS621/TPS821 系列稳定性和带宽”。

【10.3 接收文档更新通知】

若要接收文档更新通知，请进入 ti.com 对应器件产品页面，点击 Notifications 注册，即可接收每周产品信息变更摘要。具体变更内容请查阅修订文档中的修订历史。

【10.4 支持资源】

TI E2E™ 支持论坛为工程师提供经验证的快速答复和设计帮助。可搜索已有答复或提交自己的问题。链接内容由相应贡献者“按原样”提供，不属于 TI 规格，也不一定代表 TI 的观点；具体参见 TI 使用条款。

【10.5 商标】

TI E2E™ 是 Texas Instruments 的商标。其他所有商标均归各自所有者所有。

【10.6 静电放电注意事项】

本集成电路可能被 ESD 损坏。TI 建议在处理所有集成电路时采取适当的静电防护措施。未遵守正确的操作和安装流程可能造成器件损坏。ESD 损坏程度可能从轻微性能退化到器件完全失效。精密集成电路可能更加敏感，因为很小的参数变化也可能导致器件无法满足其公开规格。

【10.7 术语表】

TI Glossary：列出并解释术语、缩写及定义。

【11 修订历史】

2025 年 4 月：初始发布。

【12 机械、封装和可订购信息】

后续页面提供机械尺寸、封装和可订购型号信息。这些是当前可获得的最新数据，但 TI 可在不另行通知或不修订本文档的情况下变更。对于网页版数据手册，可使用左侧导航查看相应内容。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

10 Device and Documentation Support

10.1 Device Support

10.1.1 Third-Party Products Disclaimer

TI'S PUBLICATION OF INFORMATION REGARDING THIRD-PARTY PRODUCTS OR SERVICES DOES NOT CONSTITUTE AN ENDORSEMENT REGARDING THE SUITABILITY OF SUCH PRODUCTS OR SERVICES OR A WARRANTY, REPRESENTATION OR ENDORSEMENT OF SUCH PRODUCTS OR SERVICES, EITHER ALONE OR IN COMBINATION WITH ANY TI PRODUCT OR SERVICE.

10.2 Documentation Support

10.2.1 Related Documentation

Texas Instruments, [Feedforward Capacitor to Improve Stability and Bandwidth With the TPS621-Family and TPS821-Family application note](#)

10.3 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on [ti.com](#). Click on *Notifications* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

10.4 Support Resources

TI E2E™ [support forums](#) are an engineer's go-to source for fast, verified answers and design help — straight from the experts. Search existing answers or ask your own question to get the quick design help you need.

Linked content is provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

10.5 Trademarks

TI E2E™ is a trademark of Texas Instruments.
All trademarks are the property of their respective owners.

10.6 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

10.7 Glossary

[TI Glossary](#) This glossary lists and explains terms, acronyms, and definitions.

11 Revision History

DATE	REVISION	NOTES
April 2025	*	Initial Release

12 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

原文第 17 页 - 中文译文

【封装选项附录 - 包装信息】
日期：2025-11-07。
表头：可订购料号 | 状态 | 材料类型 | 封装/引脚 | 包装数量/载体 | RoHS | 引脚镀层/球材料 | MSL 等级/峰值回流温度 | 工作温度 | 器件丝印
TPS62A02AQDRLRQ1 | 有效 | 量产 | SOT-5X3 (DRL)/6 | 4000/大卷带 | 是 | SN | Level-1-260 °C-UNLIM | -40~125 °C | 1UZ
TPS62A02QDRLRQ1 | 有效 | 量产 | SOT-5X3 (DRL)/6 | 4000/大卷带 | 是 | SN | Level-1-260 °C-UNLIM | -40~125 °C | 1V1

注 1 - 状态：更多状态定义请参见 TI 产品生命周期说明。

注 2 - 材料类型：若标记为预量产，则属于原型/实验器件，尚未批准全面量产，测试、最终工艺、质量保证、可靠性测试或工艺认证可能尚未完成，后续可能继续变更或停止。若可下单，结账时可能需要额外免责确认，且仅适用于早期内部评估；此类器件不提供任何形式的保证。

注 3 - RoHS 值：Yes、No、RoHS Exempt。详细定义见 TI RoHS 声明。

注 4 - 引脚镀层/球材料：器件可能有多种表面处理选项，表中用竖线分隔。若内容过长可能换行显示。

注 5 - MSL/峰值回流：表示湿敏等级和峰值焊接（回流）温度。若器件具有多个湿敏等级，仅显示 JEDEC 标准下最低等级；实际贴装回流温度以发货标签为准。

注 6 - 器件丝印：可能另外包含 Logo、批次追溯码或环境类别等标识。括号内多个标识用“~”分隔时，实际器件仅出现其中一个；缩进内容为上一行的续行。

【重要信息和免责声明】

本页信息代表 TI 在所列日期基于当时掌握信息形成的认知和判断。TI 的部分信息来自第三方，不对其准确性作陈述或保证。TI 正持续改进第三方信息整合，并采取合理措施提供有代表性且准确的信息，但未必对所有来料和化学物质进行破坏性测试或化学分析。TI 及其供应商可能将某些信息视为专有信息，因此 CAS 号等有限信息可能无法公开。因这些信息产生的 TI 责任，在任何情况下均不超过 TI 在一年内向客户销售本文所涉 TI 器件的总购买价。

TPS62A02-Q1、TPS62A02A-Q1 的其他合格版本：Catalog 型号 TPS62A02、TPS62A02A。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。



www.ti.com

PACKAGE OPTION ADDENDUM

7-Nov-2025

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS62A02AQDRLRQ1	Active	Production	SOT-5X3 (DRL) 6	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	1UZ
TPS62A02QDRLRQ1	Active	Production	SOT-5X3 (DRL) 6	4000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	1V1

(1) Status: For more details on status, see our [product life cycle](#).

(2) Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) RoHS values: Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS62A02-Q1, TPS62A02A-Q1 :

• Catalog : [TPS62A02](#), [TPS62A02A](#)

原文第 18 页 - 中文译文

【合格版本定义】

Catalog：TI 标准目录产品。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。



PACKAGE OPTION ADDENDUM

7-Nov-2025

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

原文第 19 页 - 中文译文

【封装材料信息 - 卷带包装】

日期：2026-01-12。

【卷盘尺寸】

Reel Diameter：卷盘直径。

Reel Width (W1)：卷盘宽度。

【载带尺寸】

A0：用于容纳器件宽度的腔体尺寸。

B0：用于容纳器件长度的腔体尺寸。

K0：用于容纳器件厚度的腔体尺寸。

W：载带总宽度。

P1：相邻腔体中心间距。

图中还给出了引脚 1 在载带中的象限方向、链轮孔和用户进料方向。

所有尺寸均为标称值。

器件	封装	图号	引脚	SPQ	卷盘直径	W1	A0	B0	K0	P1	W	Pin1 象限
TPS62A02AQDRLRQ1	SOT-5X3	DRL	6	4000	180.0mm	8.4mm	2.0mm	1.8mm	0.75mm	4.0mm	8.0mm	Q3
TPS62A02QDRLRQ1	SOT-5X3	DRL	6	4000	180.0mm	8.4mm	2.0mm	1.8mm	0.75mm	4.0mm	8.0mm	Q3

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。




PACKAGE MATERIALS INFORMATION

www.ti.com

12-Jan-2026

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS62A02AQDRLRQ1	SOT-5X3	DRL	6	4000	180.0	8.4	2.0	1.8	0.75	4.0	8.0	Q3
TPS62A02QDRLRQ1	SOT-5X3	DRL	6	4000	180.0	8.4	2.0	1.8	0.75	4.0	8.0	Q3

原文第 20 页 - 中文译文

【封装材料信息 - 卷带包装箱尺寸】
所有尺寸均为标称值。
器件 | 封装类型 | 图号 | 引脚 | SPQ | 长度 | 宽度 | 高度
TPS62A02AQDRLRQ1 | SOT-5X3 | DRL | 6 | 4000 | 210.0mm | 185.0mm | 35.0mm
TPS62A02QDRLRQ1 | SOT-5X3 | DRL | 6 | 4000 | 210.0mm | 185.0mm | 35.0mm

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。




PACKAGE MATERIALS INFORMATION

www.ti.com

12-Jan-2026

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS62A02AQDRLRQ1	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
TPS62A02QDRLRQ1	SOT-5X3	DRL	6	4000	210.0	185.0	35.0

原文第 21 页 - 中文译文

【封装外形】

DRL0006A，比例 8:1；SOT 塑料小外形封装，最大高度 0.6mm。尺寸、基准、对称线、引脚 1 标识区域等见原页机械图。

注 1：所有线性尺寸单位为 mm，括号内尺寸仅供参考；尺寸和公差依据 ASME Y14.5M。

注 2：本图可能在不另行通知的情况下修改。

注 3：所示尺寸不包括塑封飞边、凸起或浇口毛刺；每侧不得超过 0.15mm。

注 4：参考 JEDEC 注册 MO-293，变体 UAAD。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。




DRL0006A

PACKAGE OUTLINE

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD

原文第 22 页 - 中文译文

【PCB 焊盘布局示例】

DRL0006A；SOT，最大高度 0.6mm；塑料小外形封装。

图中给出推荐焊盘尺寸、对称关系、阻焊开窗，以及非阻焊定义（NSMD，优选）和阻焊定义（SMD）两种焊盘细节。

注 5：IPC-7351 可能提供其他替代设计。

注 6：信号焊盘之间及周边的阻焊公差可能因 PCB 制造厂而异。

注 7：焊盘图设计与 IPC-610 中底部端子器件（BTC）的焊点检验准则保持一致。

原页图示参考


以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

EXAMPLE BOARD LAYOUT

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



NOTES: (continued)

- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
- 7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

原文第 23 页 - 中文译文

【钢网设计示例】

DRL0006A；SOT，最大高度 0.6mm；塑料小外形封装。

图中为基于 0.1mm 厚钢网的焊膏开口示例，比例 30:1。

注 8：采用梯形孔壁和圆角的激光切割开口可能获得更好的焊膏释放效果；IPC-7525 可能提供其他设计建议。

注 9：实际板级组装工厂可能对钢网设计提出不同建议。

原页图示参考


以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

EXAMPLE STENCIL DESIGN

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



- NOTES: (continued)
- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
 - 9. Board assembly site may have different recommendations for stencil design.

原文第 24 页 - 中文译文

【重要声明与免责声明】

TI 按“现状”并在可能存在缺陷的情况下提供技术和可靠性数据（包括数据手册）、设计资源（包括参考设计）、应用/设计建议、网络工具、安全信息及其他资源，并明确否认所有明示或默示保证，包括但不限于适销性、特定用途适用性以及不侵犯第三方知识产权的默示保证。

这些资源面向使用 TI 产品进行设计的专业开发人员。用户应自行负责：1) 为应用选择合适的 TI 产品；2) 设计、验证和测试应用；3) 确保应用符合适用标准，以及其他安全、信息安全、法规或其他要求。

资源可能在不另行通知的情况下变更。TI 仅授权用户将这些资源用于开发采用资源中所述 TI 产品的应用；禁止其他复制和展示行为。TI 不授予任何其他 TI 知识产权或第三方知识产权许可。因用户使用这些资源产生的任何索赔、损害、成本、损失和责任，TI 不承担责任，用户应对 TI 及其代表进行充分赔偿。

TI 产品的提供受 TI 销售条款、通用质量指南或 ti.com 上/随产品提供的其他适用条款约束。提供这些资源不会扩大或改变 TI 对其产品适用的保证或免责声明。除非 TI 明确将某产品指定为定制或客户专用产品，否则 TI 产品均属于标准、目录型、通用器件。

TI 反对并拒绝用户提出的任何附加或不同条款。

版权 © 2026 Texas Instruments Incorporated。最后更新：2025-10。

原页图示参考

以下图像保留原始表格、曲线、封装/引脚图和信号标识，用于与中文译文交叉核对。

IMPORTANT NOTICE AND DISCLAIMER

TI PROVIDES TECHNICAL AND RELIABILITY DATA (INCLUDING DATASHEETS), DESIGN RESOURCES (INCLUDING REFERENCE DESIGNS), APPLICATION OR OTHER DESIGN ADVICE, WEB TOOLS, SAFETY INFORMATION, AND OTHER RESOURCES "AS IS" AND WITH ALL FAULTS, AND DISCLAIMS ALL WARRANTIES, EXPRESS AND IMPLIED, INCLUDING WITHOUT LIMITATION ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE OR NON-INFRINGEMENT OF THIRD PARTY INTELLECTUAL PROPERTY RIGHTS.

These resources are intended for skilled developers designing with TI products. You are solely responsible for (1) selecting the appropriate TI products for your application, (2) designing, validating and testing your application, and (3) ensuring your application meets applicable standards, and any other safety, security, regulatory or other requirements.

These resources are subject to change without notice. TI grants you permission to use these resources only for development of an application that uses the TI products described in the resource. Other reproduction and display of these resources is prohibited. No license is granted to any other TI intellectual property right or to any third party intellectual property right. TI disclaims responsibility for, and you fully indemnify TI and its representatives against any claims, damages, costs, losses, and liabilities arising out of your use of these resources.

TI's products are provided subject to [TI's Terms of Sale](#), [TI's General Quality Guidelines](#), or other applicable terms available either on [ti.com](#) or provided in conjunction with such TI products. TI's provision of these resources does not expand or otherwise alter TI's applicable warranties or warranty disclaimers for TI products. Unless TI explicitly designates a product as custom or customer-specified, TI products are standard, catalog, general purpose devices.

TI objects to and rejects any additional or different terms you may propose.

Copyright © 2026, Texas Instruments Incorporated

Last updated 10/2025