实验 2 assignments | 阻塞、非阻塞对比

实验人: 智能 212 史胤隆 | 指导教师: 余乐

阻塞赋值是指在赋值结束之后才能进入下一步的赋值;非阻塞赋值指赋值开始后不等待完成即进入下一步。在代码上的体现是,阻塞赋值顺序发生,非阻塞赋值并发发生;在硬件上的体现是,阻塞赋值往往使用连续排列元件,非阻塞赋值往往使用并列排列元件。接下来我们通过仿真来体现两者区别。

• assignments.sv

```
`timescale 1ns/1ns
module assignments();
   logic a, b, c, d, e, f;
   initial begin
       a = #10 1'b1; // time 10
       b = #2 1'b0; // time 12
       c = #4 1'b1; // time 16
   end
   initial begin
       d <= #10 1'b1; // time 10</pre>
       e <= #2 1'b0; // time 2
       f <= #4 1'b1; // time 4
   end
    initial begin
        monitor (time, , "a=%b b=%b c=%b d=%b e=%b f=%b",
                 a, b, c, d,e, f);
        #100 $stop;
   end
endmodule
```

```
# 0 a=x b=x c=x d=x e=x f=x
# 2 a=x b=x c=x d=x e=0 f=x
# 4 a=x b=x c=x d=x e=0 f=1
# 10 a=1 b=x c=x d=1 e=0 f=1
# 12 a=1 b=0 c=x d=1 e=0 f=1
# 16 a=1 b=0 c=1 d=1 e=0 f=1
```

• 输出波形

