FPGA 技术及应用 实验-1

实验组员: 史胤隆、彭淳毅

实验目的

针对 Verilog HDL 中分频器进行练习.

实验内容

- 1. 设计一个占空比 50% 的模 12 分频器, 并设计测试程序, 进行功能仿真, 将仿真波形图整理入实验报告;
- 2. 设计一个占空比任意的模 12 分频器, 并设计测试程序, 进行功能仿真, 将仿真波形图整理入实验报告;
- 3. 设计一个占空比为 50% 的模 8 分频器, 将 Verilog 代码和仿真波形图整理入实验报告.

实验知识点

• **占空比**: 一个周期内有效电平的占用时间与周期时间的比值, 通常用百分数表示. 例如, 在一个分频器中, 分频后的时钟高电平和低电平各占一半, 则它的占空比为 50%; 若高电平的时间为 1/4, 低电平的时间为 3/4, 则它的占空比为 25%.

实验代码及仿真波形图


- 1. 占空比 50% 的模 12 分频器
 - divider.v

```
module divider(
    input clk_in, reset,
    output reg clk_out
);
    reg[3:0] cnt;
    parameter div = 12;
    always @(posedge clk_in or negedge reset) begin
        if (!reset) begin
            cnt <= 0;</pre>
             c1k_out \ll 0;
        end
        else begin
            if (cnt == div / 2 - 1) begin
                 cnt \ll 0;
                 clk_out <= ~clk_out;</pre>
             end
             else cnt <= cnt + 1'b1;
        end
    end
endmodule
```

• tb_divider.v

```
`timescale 10ps/1ps
module tb_divider();
    reg clk_in, reset;
    wire clk_out;
    divider divider(
        .clk_in(clk_in),
        .reset(reset),
        .clk_out(clk_out)
   );
    initial begin
        c1k_in = 0;
        forever #5 clk_in = ~clk_in;
    end
    initial begin
                reset = 0;
        #20
                reset = 1;
        #1000
                $stop;
    end
endmodule
```

• 仿真波形图



2. 占空比任意的模 12 分频器


• divider.v

```
module divider(
    input clk_in, reset,
    output reg clk_out
);
    reg[3:0] cnt;
    parameter div = 12;
    always @(posedge clk_in or negedge reset) begin
        if (!reset) begin
            cnt <= 0;
            c1k\_out <= 0;
        end
        else begin
            if (cnt == div - 1) begin
                 cnt \ll 0;
                 clk_out <= 1;</pre>
            end
             else begin
                 cnt <= cnt + 1'b1;</pre>
                 c1k\_out <= 0;
             end
        end
    end
endmodule
```

• tb_divider.v

```
`timescale 10ps/1ps
module tb_divider();
    reg clk_in, reset;
    wire clk_out;
    divider divider(
        .clk_in(clk_in),
        .reset(reset),
        .clk_out(clk_out)
    );
    initial begin
       c1k_in = 0;
        forever #5 clk_in = ~clk_in;
    end
    initial begin
                reset = 0;
        #20
                reset = 1;
        #1000 $stop;
    end
endmodule
```

• 仿真波形图



3. 占空比为 50% 的模 8 分频器


divider.v

```
module divider(
    input clk_in, reset,
    output reg clk_out
);
    reg[2:0] cnt;
    always @(posedge clk_in or negedge reset) begin
         if (!reset) begin
             cnt <= 0;</pre>
             clk_out <= 0;</pre>
         end
         else begin
             cnt <= cnt + 1;
             clk_out <= cnt[2];</pre>
         end
    end
endmodule
```

tb_divider.v

```
`timescale 10ps/1ps
module tb_divider();
    reg clk_in, reset;
    wire clk_out;
    divider divider(
        .clk_in(clk_in),
        .reset(reset),
        .clk_out(clk_out)
    );
    initial begin
        c1k_in = 0;
        forever #5 clk_in = ~clk_in;
    end
    initial begin
                reset = 0;
        #20
                reset = 1;
        #1000
              $stop;
    end
endmodule
```

• 仿真波形图



实验结果及总结

- 1. 代码无误, 编译正确;
- 2. 各个实验波形符合预期, 实验结果正确;
- 3. 本次实验主要练习了分频器的设计,通过本次实验,我们对分频器的设计有了更深刻的理解. 在实践中,我们也可以巧妙利用代码的逻辑,例如在模 8 分频器中,我们可以通过 cnt[2] 的值来直接控制输出,而不需要再通过 if 语句来判断.