

UNIVERSIDADE FEDERAL DE MINAS GERAIS ESCOLA DE ENGENHARIA DEPARTAMENTO DE ENGENHARIA ELETRÔNICA

PROJETO RTL SISTEMA DE COFRE DIGITAL

DAVI PAULO VILELA MOURA LUIS HENRIQUE CORDEIRO RODRIGUES VINICIUS MOREIRA FARIA

> Belo Horizonte - MG 2025

Sumário

1.	Introdução		3
2.	Modelagem do Sistema		4
	2.1.	Periféricos	5
	2.2.	Projeto do Processador - Metodologia RTL	7
		2.2.1. FSM Alto Nível	7
		2.2.2. Caminho de Dados	11
	2.3	Projeto do Bloco de Controle	15
		2.3.1. FSM Controladora	15
		2.3.2 Diagrama Duas Caixas	16
3.	Cód	Código VHDL e Simulação do Sistema 10	
4.	Conclusão		
5.	Referências		

1. Introdução

Este trabalho tem como objetivo a implementação de um sistema de tranca digital para cofres, baseado em uma senha de 16 bits. O sistema foi projetado para oferecer segurança e praticidade, permitindo ao usuário configurar, validar e redefinir a senha conforme necessário.

O funcionamento do sistema é baseado em três modos operacionais principais:

- 1. **Modo de Configuração:** O usuário define uma nova senha para o cofre, que será armazenada no sistema e utilizada nas próximas tentativas de acesso.
- 2. **Modo de Tentativa:** Após a configuração da senha, o usuário pode inserir uma combinação para tentar destrancar o cofre. Caso a senha digitada seja correta, o sistema autoriza a abertura. Se a senha inserida for incorreta, um contador de tentativas é ativado, limitando o número de erros consecutivos antes do bloqueio temporário do sistema.
- 3. **Modo de Reset:** Para situações em que seja necessário restaurar o sistema, o modo de reset redefine a senha para um valor padrão de fábrica, representado pelo código binário 00000000000000000.

A implementação do sistema seguiu um processo estruturado, iniciando com a definição dos requisitos e das funcionalidades desejadas. Em seguida, foi realizada a modelagem do sistema a partir de uma FSM de alto nível, capturando a idéia principal do projeto. Com isso, foi contemplando o projeto do caminho de dados e a criação de uma Máquina de Estados de baixo nível para modelar as mudanças de estado. Por fim, implementamos o código em VHDL. Todas as etapas foram desenvolvidas seguindo a metodologia **Register Transfer Level (RTL)**, garantindo uma abordagem eficiente e organizada para o desenvolvimento do circuito digital.

Com essa abordagem, o projeto busca oferecer um sistema confiável e seguro para o controle de acesso a cofres digitais, aplicando conceitos fundamentais de eletrônica digital e engenharia de hardware.

2. Modelagem do Sistema

Foram determinados todos os periféricos com os quais o processador irá interagir para o funcionamento ideal da trava digital, bem como as entradas e saídas. A figura 1 mostra o diagrama de blocos do sistema.




FIGURA 1: Diagrama de blocos do sistema.

A seguir, serão especificadas as funções, entradas, saídas e protocolos de comunicação de cada um dos periféricos, para que se possa projetar o processador a partir de tais especificações.

2.1 Periféricos

Botão Confirm:

Descrição: push button com a finalidade de confirmação.

Após o usuário "digitar" sua senha, o botão deve ser pressionado para que o sistema interprete aquela entrada como uma tentativa. Condicionando-o desta forma, inibe-se que tentativas sejam consideradas com base nas bordas de clock. O botão também tem funcionalidades específicas atreladas a transições de estados, como será apresentado posteriormente na Controladora.

<u>Sinal</u>: Entrada digital de 1 bit. Nível lógico alto quando pressionado.

Botão Cancel:

<u>Descrição</u>: push button com a finalidade de cancelamento de determinadas funcionalidades.

A exemplo do botão de confirmação, também tem funcionalidades específicas atreladas a transições de estados, como será apresentado posteriormente na controladora

Sinal: Entrada digital de 1 bit. Nível lógico alto quando pressionado.

Password:

<u>Descrição</u>: Se trata de um valor binário de 16 bits. Para fins de simplificação do funcionamento e da compreensão do sistema, são utilizados 16 switches, sendo cada um responsável por um bit. Este valor representa a senha da qual o usuário está dando entrada no sistema. Seja para uma tentativa de abrir o cofre, seja para configurá-la como a nova senha do sistema.

<u>Sinal</u>: Entrada digital de 16 bits. Nível lógico de cada bit alto quando seu respectivo switch está ativado.

Trava:

<u>Descrição</u>: Iremos considerar a Trava digital do cofre como um sinal binário de 1 bit, que em nível lógico baixo denota cofre destrancado e em nível lógico alto denota cofre trancado.

Sinal: Saída digital de 1 bit. Aceso em nível lógico alto.

Led Vermelho:

<u>Descrição</u>: O led vermelho é ativado quando o usuário erra a senha ou quando o sistema entra em bloqueio(3 erros de senha).

Sinal: Saída digital de 1 bit.

Led Verde:

<u>Descrição</u>: O led verde é ativado quando o usuário acerta a senha destrancando o cofre.

Sinal: Saída digital de 1 bit. Aceso em nível lógico alto.

Timing remaining:

<u>Descrição</u>: Saída para um display que denota o tempo restante para que o usuário realize uma nova tentativa de senha. Após errar 3 vezes a senha, de forma consecutiva, o sistema entra em modo de bloqueio por X segundos até que o usuário possa realizar uma nova tentativa.

Sinal: Saída digital de 4 bits.

2.2 Projeto do Processador - Metodologia RTL

2.2.1 FSM de alto nível

A figura 2 mostra a FSM de alto nível que o processador deverá implementar e a seguir o procedimento é explicado. Foi utilizada a convenção de que quando uma saída não é explicitada no estado da FSM, ela está sendo representada como nível lógico baixo, com exceção de quando o nível lógico baixo é necessário para o estado.




Figura 2: FSM de alto nível

Estados da FSM:

• INIT (Estado Inicial):

Trava = 1: O cofre está travado.

Neste estado, o sistema reseta seus componentes e segue para o próximo estado. aguarda uma entrada do usuário para iniciar uma operação (definir senha ou digitar senha).

• IDLE (Estado Inicial):

Trava = 1: O cofre está travado.

Neste estado, o sistema aguarda a confirmação da escolha do modo de operação para prosseguir para o próximo estado.

• DEFININDO_SENHA (Definir Senha):

Trava = 1: O cofre permanece travado.

Reg_interno = password: A senha digitada é armazenada em um registrador interno.

Este estado é alcançado quando o usuário está definindo uma nova senha. A senha é armazenada para futuras verificações.

• DIGITANDO SENHA (Digitando Senha):

Trava = 1: O cofre permanece travado.

Neste estado, o usuário está digitando a senha para tentar abrir o cofre. O sistema aguarda a confirmação da senha.

• VERIFICANDO (Verificando Senha):

Trava = 1: O cofre permanece travado.

COMPARA: O sistema compara a senha digitada com a senha armazenada no registrador interno.

Dependendo do resultado da comparação, o sistema transita para **ACESSO_PERMITIDO** ou **ACESSO_NEGADO**.

• ACESSO PERMITIDO (Acesso ao Cofre):

Trava = 0: O cofre é destravado.

Led_Verde = 1: O LED verde é aceso, indicando que o acesso foi permitido.

Ao atingir esse estado estado, o sistema destrava o cofre e espera pela confirmação do usuário para o reset do sistema.

• ACESSO_NEGADO (Acesso Negado):

Trava = 1: O cofre permanece travado.

Led_Vermelho = 1: O LED vermelho é aceso, indicando que o acesso foi negado.

COUNT++: Um contador é incrementado para rastrear o número de tentativas falhas.

Se o número de tentativas falhas atingir um limite (por exemplo, 3), o sistema irá transitar para um estado de bloqueio temporário.

• BLOCK (Bloqueado):

Trava = 1: O cofre permanece travado.

Led Vermelho = 1: O LED vermelho é aceso.

Ao chegar nesse estado, um temporizador é acionado e um sinal de bloqueio é enviado à controladora, o sinal permanece em nível lógico alto enquanto o contador for diferente de 0. Ao zerar o temporizador, o sinal de bloqueio volta a ter nível baixo, liberando o sistema para retornar ao estado IDLE.

Transições entre Estados:

- IDLE → DEFINIDO_SENHA: Ocorre quando o usuário seleciona o modo de definir senha e confirma.
- IDLE → DIGITANDO_SENHA: Ocorre quando o usuário seleciona o modo de digitar senha e confirma.

- **DIGITANDO_SENHA** → **VERIFICANDO:** Ocorre quando o usuário confirma a senha digitada.
- VERIFICANDO → ACESSO_PERMITIDO: Ocorre se a senha digitada for correta.
- VERIFICANDO → ACESSO_NEGADO: Ocorre se a senha digitada for incorreta.
- ACESSO NEGADO → BLOCK: Ocorre após 3 tentativas falhas.
- **BLOCK** → **IDLE**: Ocorre quando o tempo de bloqueio expira.

Comportamento do Sistema:

- O sistema começa no estado **IDLE**, onde aguarda a interação do usuário.
- Se o usuário escolher definir uma nova senha, o sistema transita para **DEFINIDO_SENHA**, onde a senha é armazenada.
- Se o usuário escolher digitar uma senha, o sistema transita para
 DIGITANDO_SENHA e, após a confirmação, para VERIFICANDO, onde a senha é comparada.
- Se a senha estiver correta, o sistema destrava o cofre e acende o LED verde (ACESSO_PERMITIDO).
- Se a senha estiver incorreta, o sistema acende o LED vermelho e incrementa o contador de tentativas falhas (ACESSO NEGADO).
- Após várias tentativas falhas, o sistema entra em estado de bloqueio (BLOCK), onde o cofre permanece travado por um tempo determinado.

2.2.2 Caminho de dados

A figura 3 mostra o datapath implementado. O diagrama interno de cada bloco operacional será explicitado adiante.

CAMINHO DE DADOS

Password Mode_in Node_in Reset Feset COUNT Time_remaining 4

Figura 3: Caminho de dados

Blocos Operacionais utilizados:

1 - Demultiplexador: Permite selecionar um caminho para a entrada de dados




Figura 4: RTL viewer do bloco demultiplexador de 2 bits de escolha.




Figura 5:Simulação do bloco demultiplexador de 2 bits de escolha.

2 - Registrador: Armazena um número binário de n bits internamente no sistema




Figura 6: Exemplo de Registrador de 4 bits.




Figura 7: Simulação do bloco Registrador de 4 bits.

3 - Comparador: Compara duas entradas de 16 bits. Saída "igual" = 1 caso sejam iguais, caso contrário, saída "igual" = 0.




Figura 8: RTL viewer do bloco comparador de 16 bits.




Figura 9: Simulação do bloco comparador de 16 bits.

4 - Full adder: Soma duas entradas de 4 bits, sendo uma delas sempre 0001. O bloco funciona como um incrementador a cada load do registrador com a finalidade de contar as tentativas de senhas erradas.




Figura 10: RTL viewer do bloco somador de 4 bits.




Figura 11: Simulação do bloco somador de 4 bits.

5 - Timer:




Figura 12: RTL viewer do bloco temporizador.



Figura 13: Simulação do bloco temporizador.

2.3 Projeto do Bloco de Controle

2.3.1 Máquina de Estados de baixo Nível (Controladora)

A figura mostra o diagrama de estados da controladora, implementada a partir da FSM de Alto Nível (Figura 2).

FSM CONTROLADORA




Figura 14 : FSM da Controladora

2.3.1 Conexão da controladora ao Datapath

A figura mostra o diagrama "duas caixas" conectando o Bloco de Controle ao Caminho de Dados.

DIAGRAMA DUAS CAIXAS




Figura 15: Diagrama 2 caixas do processador.

3 Código VHDL e Simulação do Sistema

Nessa seção será apresentado o código de todos os Componentes utilizados nesse projeto, bem como os arquivos do Caminho de Dados, da Controladora e da conexão entre os dois blocos.

Registrador de 16 bits:

Foi usado um registrador de 16 bits para armazenar a senha internamente no sistema.

Codigo em VHDL:

```
LIBRARY IEEE;
     USE ieee.std_logic_1164.ALL;
     ENTITY tb_RegW IS
     END tb_RegW;
     ARCHITECTURE behavior OF tb_RegW IS
          -- Component Declaration
10
          COMPONENT RegW
11
              GENERIC (
12
                 W : INTEGER := 16
13
              );
14
              PORT (
15
                  clock : IN STD_LOGIC;
                  reset : IN STD_LOGIC;
17
                  load : IN STD_LOGIC;
                 D : IN STD_LOGIC_VECTOR(W - 1 DOWNTO 0);
18
19
                  Q : OUT STD_LOGIC_VECTOR(W - 1 DOWNTO 0)
20
              );
21
          END COMPONENT;
22
         -- Signals for the testbench
23
24
         SIGNAL meu_clock : STD_LOGIC := '0';
25
         SIGNAL reset : STD_LOGIC;
26
         SIGNAL load : STD_LOGIC;
27
         SIGNAL D : STD_LOGIC_VECTOR(3 DOWNTO 0);
         SIGNAL Q : STD_LOGIC_VECTOR(3 DOWNTO 0);
28
29
```

```
30
      BEGIN
31
           -- Instantiate the RegW with W=4
32
           uut : RegW
33
           GENERIC MAP(
34
35
               W => 16
36
           PORT MAP(
37
               clock => meu_clock,
38
               reset => reset,
39
               load => load,
40
               D \Rightarrow D,
41
42
               Q \Rightarrow Q
43
           );
44
           -- Clock stimulus generation
45
           meu_clock <= NOT meu_clock AFTER 5 ns;</pre>
46
```

Demultiplexador:

O demux foi usado em duas ocasiões no projeto, uma para selecionar o modo de operação do sistema e outra para selecionar o caminho da senha digitada pelo usuário, podendo ir para o **Registrador** interno ou diretamente para o **Comparador**

Codigo em VHDL:

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY demux_2bits IS
    GENERIC (
         DATA_WIDTH : INTEGER := 1 -- Tamanho padrão de D
    PORT (
         D : IN STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0); -- Entrada de dados (tamanho genérico)
         C1 : IN STD_LOGIC; -- Entrada de controle 1
C0 : IN STD_LOGIC; -- Entrada de controle 0
         Y0 : OUT STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0); -- Saída 0 (tamanho genérico)
Y1 : OUT STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0); -- Saída 1 (tamanho genérico)
Y2 : OUT STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0); -- Saída 2 (tamanho genérico)
         Y3 : OUT STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0) -- Saída 3 (tamanho genérico)
END demux_2bits;
ARCHITECTURE Behavioral OF demux_2bits IS
    -- Lógica do demux
    Y0 <= D WHEN (C1 = '0' AND C0 = '0') ELSE
         (OTHERS => '0'); -- Saída Y0 ativa quando C1=0 e C0=0
    Y1 <= D WHEN (C1 = '0' AND C0 = '1') ELSE
         (OTHERS => '0'); -- Saída Y1 ativa quando C1=0 e C0=1
    Y2 <= D WHEN (C1 = '1' AND C0 = '0') ELSE
         (OTHERS => '0'); -- Saída Y2 ativa quando C1=1 e C0=0
    Y3 <= D WHEN (C1 = '1' AND C0 = '1') ELSE
         (OTHERS => '0'); -- Saída Y3 ativa quando C1=1 e C0=1
END Behavioral;
```

Comparador:

O Comparador foi usado num primeiro momento para fazer a comparação entre a senha armazenada no sistema e a senha digitada pelo usuário, e posteriormente para fazer a comparação do numero de tentativas erradas.

Codigo VHDL:

```
LIBRARY IEEE;
     USE IEEE.STD_LOGIC_1164.ALL;
     USE IEEE.NUMERIC_STD.ALL;
     ENTITY comparador IS
         GENERIC (
             DATA_WIDTH : NATURAL := 16 -- Largura dos vetores A e B
         );
         PORT (
             a : IN STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0);
11
             b : IN STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0);
12
             maior : OUT STD_LOGIC;
             menor : OUT STD_LOGIC;
13
             igual : OUT STD_LOGIC
15
          ):
     END comparador;
17
     ARCHITECTURE concorrente OF comparador IS
19
     BEGIN
         -- Comparação considerando valores absolutos
21
         maior <= '1' WHEN (UNSIGNED(a) > UNSIGNED(b)) ELSE
22
              '0':
         menor <= '1' WHEN (UNSIGNED(a) < UNSIGNED(b)) ELSE</pre>
23
24
              '0':
          igual <= '1' WHEN (UNSIGNED(a) = UNSIGNED(b)) ELSE
27
     END concorrente;
```

Somador:

O somador foi usado para incrementar o numero de tentativas erradas.

Codigo VHDL:

```
LIBRARY ieee;
     USE ieee.std_logic_1164.all;
     entity fulladder is
         port (
               Cin : in std_logic;
               x : in std_logic;
               y : in std_logic;
                   : out std_logic;
               Cout : out std_logic
10
11
12
     end fulladder;
13
     architecture RTL OF fulladder is
14
     begin
15
         s <= x XOR y XOR Cin;</pre>
16
         Cout <= (x AND y) OR (Cin AND x) OR (Cin AND y);
17
     end RTL ;
```

Timer:

O timer foi usado para contar o tempo de bloqueio do sistema após as 3 tentativas erradas

Código VHDL:

```
LIBRARY IEEE;
     USE IEEE.STD_LOGIC_1164.ALL;
     USE IEEE.NUMERIC_STD.ALL;
     -- 5. Timers
     ENTITY timer IS
         GENERIC (
             W : NATURAL := 1000000 -- Valor padrão (ciclos de clk) para o timer
         PORT (
             clk : IN STD_LOGIC;
             reset : IN STD_LOGIC;
             start_timer : IN STD_LOGIC;
             time_expired : OUT STD_LOGIC
     END timer;
     ARCHITECTURE Behavioral OF timer IS
         CONSTANT TIME_LIMIT : INTEGER := W; -- Define o limite de tempo
         SIGNAL timer_count : INTEGER := 0; -- Contador interno
         SIGNAL counting: STD_LOGIC:= '0'; -- Sinal para indicar que o timer está contando
         PROCESS (clk, reset)
         BEGIN
             IF reset = '1' THEN
                 -- Reseta o contador e desativa o sinal de tempo expirado
                 timer_count <= 0;</pre>
                 time_expired <= '0';</pre>
                 counting <= '0';</pre>
             ELSIF rising_edge(clk) THEN
                 -- Detecta a borda de subida de start_timer para iniciar a contagem
                 IF start_timer = '1' AND counting = '0' THEN
                     counting <= '1'; -- Inicia a contagem</pre>
                     timer_count <= 0; -- Reinicia o contador</pre>
                     time_expired <= '0'; -- Desativa o sinal de tempo expirado</pre>
                 END IF;
                   -- Se o timer estiver contando, incrementa o contador
                   IF counting = '1' THEN
                        IF timer_count < TIME_LIMIT THEN</pre>
                             timer_count <= timer_count + 1; -- Incrementa o contador</pre>
                        ELSE
                             time_expired <= '1'; -- Ativa o sinal de tempo expirado</pre>
                             counting <= '0'; -- Para a contagem
                        END IF;
                    END IF;
               END IF;
          END PROCESS;
49
      END Behavioral;
```

Datapath:

O caminho de dados implementa a mudança que os dados sofrem no fluxo do sistema.

Código VHDL:

```
COMPONENT RegW
40
              GENERIC (
                  W : INTEGER := 16 -- Largura padrão do registrador
              PORT (
                  clock : IN STD LOGIC;
                  reset : IN STD_LOGIC; -- Reset assincrono ativo em '1'
                  load : IN STD_LOGIC; -- Load sincrono ativo em '1'
                  D : IN STD_LOGIC_VECTOR(W - 1 DOWNTO 0);
                  Q : OUT STD_LOGIC_VECTOR(W - 1 DOWNTO 0)
              );
          END COMPONENT;
          COMPONENT comparador
              GENERIC (
                  DATA_WIDTH: NATURAL:= 16 -- Largura dos vetores A e B
              );
              PORT (
                 a : IN STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0);
                  b : IN STD_LOGIC_VECTOR(DATA_WIDTH - 1 DOWNTO 0);
                  maior : OUT STD_LOGIC;
                  menor : OUT STD_LOGIC;
                  igual : OUT STD_LOGIC
          END COMPONENT;
          COMPONENT timer
              GENERIC (
                  W : NATURAL := 1000000 -- Valor padrão (ciclos de clk) para o timer
              );
              PORT (
                  clk : IN STD_LOGIC;
                  reset : IN STD_LOGIC;
                  start_timer : IN STD_LOGIC;
                  time_expired : OUT STD_LOGIC
              );
         END COMPONENT;
```

```
COMPONENT fulladder_4bits
    PORT (
        A : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
         B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
         Cin : IN STD_LOGIC;
         S : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
         Cout : OUT STD_LOGIC
END COMPONENT;
-- Sinais internos
SIGNAL demux1_out1 : STD_LOGIC_VECTOR(0 DOWNTO 0); -- Saída do demux de 1 bit
SIGNAL demux1_out2 : STD_LOGIC_VECTOR(0 DOWNTO 0); -- Saída do demux de 1 bit SIGNAL demux1_out3 : STD_LOGIC_VECTOR(0 DOWNTO 0); -- Saída do demux de 1 bit
SIGNAL demux16_out1 : STD_LOGIC_VECTOR(15 DOWNTO 0); -- Saída do demux de 16 bits
SIGNAL demux16_out2 : STD_LOGIC_VECTOR(15 DOWNTO 0); -- Saída do demux de 16 bits
SIGNAL reg_password_out : STD_LOGIC_VECTOR(15 DOWNTO 0); -- Saída do registrador de senha
SIGNAL reg_error_count_out : STD_LOGIC_VECTOR(1 DOWNTO 0); -- Saída do registrador de contagem de erros
SIGNAL comp_password_out : STD_LOGIC; -- Saída do comparador de senhas
SIGNAL comp_error_count_out : STD_LOGIC; -- Saída do comparador de contagem de erros
SIGNAL timer_led_out : STD_LOGIC; -- Saída do timer para piscar o LED SIGNAL timer_block_out : STD_LOGIC; -- Saída do timer para bloquear o sistema
SIGNAL counter_out : STD_LOGIC_VECTOR(3 DOWNTO 0); -- Saída do contador de 4 bits
SIGNAL counter_reset : STD_LOGIC; -- Sinal de reset do contador
```

```
103
       BEGIN
104
105
           -- Instanciação do demux de 1 bit
106
           demux1 : demux_2bits
107
           GENERIC MAP(
108
               DATA_WIDTH => 1
109
           )
           PORT MAP(
110
               D => '1',
111
112
               C1 \Rightarrow mode(1),
113
               C0 \Rightarrow mode(0),
114
               Y0 => mode_in,
115
               Y1 => NOT mode_in,
116
               Y2 => reset,
117
               Y3 => 0PEN
118
           );
119
120
           — Instanciação do demux de 16 bits
           demux16 : demux_2bits
121
122
           GENERIC MAP(
123
               DATA_WIDTH => 16
124
           PORT MAP(
125
126
               D => password,
127
               C1 => mode_out(1),
128
               C0 => mode_out(0),
129
               Y0 => demux16_out1,
130
               Y1 => demux16_out2,
               Y2 => OPEN,
131
               Y3 => 0PEN
132
133
           );
134
135
           -- Instanciação do registrador de senha
136
           reg_password : RegW
137
           GENERIC MAP(
138
               W => 16
139
140
           PORT MAP(
```

```
PORT MAP(
   clock => clock,
    reset => reset_system,
    load => load_password,
    D => demux16_out2,
    Q => reg_password_out
-- Instanciação do registrador de contagem de erros
reg_error_count : RegW
GENERIC MAP(
   W => 2
PORT MAP(
   clock => clock,
    reset => reset_system,
   load => NOT comp_password_out,
   D => counter_out(1 DOWNTO 0), -- Usa os 2 bits menos significativos do contador
    Q => reg_error_count_out
-- Instanciação do comparador de senhas
comp_password : comparador
GENERIC MAP(
   DATA_WIDTH => 16
PORT MAP(
   a => password,
    b => reg_password_out,
   igual => comp_password_out,
    maior => OPEN,
    menor => OPEN
-- Instanciação do comparador de contagem de erros
comp_error_count : comparador
GENERIC MAP(
```

```
GENERIC MAP(
    DATA_WIDTH => 2
PORT MAP(
   a => reg_error_count_out,
    b => "11", -- Compara com 3 (em binário: "11")
    igual => comp_error_count_out,
   maior => OPEN,
    menor => OPEN
-- Instanciação do contador de 4 bits
counter : fulladder_4bits
PORT MAP(
    A => "00" & reg_error_count_out, -- Entrada do contador
    B => "0001", -- Incremento de 1
   Cin => '0', -- Sem carry inicial
    S => counter_out,
    Cout => OPEN
-- Instanciação do timer para piscar o LED
timer_led : timer
GENERIC MAP(
   W => 1000000 -- Define o tempo para piscar o LED
PORT MAP(
   clk => clock,
    reset => reset_system,
    start_timer => comp_error_count_out, -- Inicia o timer quando a contagem de erros atinge 3
    time_expired => timer_led_out
-- Instanciação do timer para bloquear o sistema
timer_block : timer
GENERIC MAP(
    W => 5000000 -- Define o tempo para bloquear o sistema
```

Controladora:

A controladora implementa a lógica de mudança de estados do sistema.

Código VHD1:

```
    new.vhdl

     LIBRARY ieee;
     USE ieee.std_logic_1164.ALL;
      ENTITY controladora IS
          PORT (
              reset : IN STD_LOGIC;
              clock : IN STD_LOGIC;
              mode : IN STD_LOGIC;
              correct_password : IN STD_LOGIC;
              block_system : IN STD_LOGIC;
             confirm : OUT STD_LOGIC;
             cancel : OUT STD_LOGIC;
              load_password : OUT STD_LOGIC;
              reset_system : OUT STD_LOGIC;
              trava : OUT STD_LOGIC
              led_verde : OUT STD_LOGIC
              led_vermelho : OUT STD_LOGIC
      END controladora;
      ARCHITECTURE arch OF controladora IS
          -- Enumerated type for state machine states
          TYPE state_type IS (INIT, MODE, DEFINE, TYPING, CHECK, DENIED, ALLOWED, BLOCKED);
          -- Signal to hold the current state
         SIGNAL current_state, next_state : state_type;
      BEGIN
          -- Process for state transitions (sequential logic)
          PROCESS (clock, reset)
          BEGIN
              IF reset = '1' THEN
                 current_state <= INIT; -- Initial state</pre>
              ELSIF RISING_EDGE(clock) THEN
                 current_state <= next_state;</pre>
             END IF;
          END PROCESS;
```

```
-- Process for next state logic and output generation (combinational logic)
PROCESS (current_state)
BEGIN
    -- Default assignments for outputs
    reset <= '0';
    mode <= "00";
    corect_password <= '0';</pre>
    block_system <= '0';</pre>
    confirm <= '0';</pre>
    cancel <= '0';</pre>
    load_password <= '0';</pre>
    reset_system <= '0';</pre>
    trava <= '1';
    led_verde <= '0';</pre>
    led_vermelho <= '0';</pre>
    next_state <= current_state; -- Default state</pre>
    CASE current_state IS
         WHEN INIT =>
              reset <= '0';
              mode <= "00";
              corect_password <= '0';</pre>
              block_system <= '0';</pre>
              confirm <= '0';</pre>
              cancel <= '0';</pre>
              load_password <= '0';</pre>
              reset_system <= '0';</pre>
              trava <= '1';
              led_verde <= '0';</pre>
              led_vermelho <= '0';</pre>
              next_state <= MODE;</pre>
```

```
71
                      WHEN MODE =>
72
                           reset <= '0';
73
                          mode <= "00";
                           corect_password <= '0';</pre>
                          block_system <= '0';</pre>
75
76
                           confirm <= '0';</pre>
77
                           cancel <= '0';</pre>
78
                           load_password <= '0';</pre>
79
                           reset system <= '0';</pre>
                           trava <= '1';
80
81
                           led_verde <= '0';</pre>
82
                           led_vermelho <= '0';</pre>
83
                           next_state <= MODE;</pre>
84
85
                      WHEN DEFINE =>
                           reset <= '0';
87
                          mode <= "00";
                           corect_password <= '0';</pre>
                          block_system <= '0';</pre>
89
                          confirm <= '0';
90
                           cancel <= '0';</pre>
91
                          load_password <= '0';</pre>
92
93
                           reset_system <= '0';</pre>
94
                           trava <= '1';
95
                           led verde <= '0';</pre>
                           led_vermelho <= '0';</pre>
97
                           next_state <= MODE;</pre>
```

```
99
                       WHEN TYPING =>
100
                           reset <= '0';
                           mode <= "00";
101
102
                           corect password <= '0';</pre>
                           block_system <= '0';</pre>
103
                           confirm <= '0';</pre>
104
105
                           cancel <= '0';</pre>
                           load_password <= '0';</pre>
106
107
                           reset_system <= '0';</pre>
108
                           trava <= '1';
                           led_verde <= '0';</pre>
109
110
                           led vermelho <= '0';</pre>
111
                           next_state <= MODE;</pre>
112
113
                      WHEN CHECK =>
                           reset <= '0';
114
115
                           mode <= "00";
                           corect_password <= '0';</pre>
116
                           block_system <= '0';</pre>
117
118
                           confirm <= '0';</pre>
119
                           cancel <= '0';</pre>
120
                           load_password <= '0';</pre>
                           reset_system <= '0';
121
122
                           trava <= '1';
123
                           led_verde <= '0';</pre>
124
                           led_vermelho <= '0';</pre>
125
                           next state <= MODE;</pre>
```

```
127
                       WHEN CHECK =>
128
                            reset <= '0';
                           mode <= "00";
129
130
                            corect password <= '0';</pre>
131
                            block_system <= '0';</pre>
132
                            confirm <= '0';</pre>
133
                            cancel <= '0';</pre>
134
                            load_password <= '0';</pre>
                            reset_system <= '0';</pre>
135
136
                            trava <= '1';
                            led verde <= '0';</pre>
137
138
                            led_vermelho <= '0';</pre>
139
                            next_state <= MODE;</pre>
140
141
                       WHEN DENIED =>
142
                            reset <= '0';
143
                            mode <= "00";
144
                            corect_password <= '0';</pre>
145
                            block_system <= '0';</pre>
146
                            confirm <= '0';</pre>
                            cancel <= '0';</pre>
147
                            load_password <= '0';</pre>
148
149
                            reset_system <= '0';</pre>
150
                            trava <= '1':
151
                            led_verde <= '0';</pre>
                            led_vermelho <= '0';</pre>
152
153
                            next_state <= MODE;</pre>
```

```
155
                      WHEN ALLOWED =>
156
                           reset <= '0';
                           mode <= "00":
157
158
                           corect_password <= '0';</pre>
159
                           block system <= '0';</pre>
                           confirm <= '0';</pre>
                           cancel <= '0';</pre>
161
162
                           load_password <= '0';</pre>
163
                           reset_system <= '0';</pre>
164
                           trava <= '1';
165
                           led_verde <= '0';</pre>
                           led vermelho <= '0';</pre>
167
                           next_state <= MODE;</pre>
                      WHEN BLOCKED =>
                           reset <= '0';
170
171
                           mode <= "00";
172
                           corect_password <= '0';</pre>
173
                           block system <= '0';</pre>
174
                           confirm <= '0';</pre>
175
                           cancel <= '0';</pre>
                           load_password <= '0';</pre>
176
177
                           reset system <= '0';</pre>
178
                           trava <= '1';
179
                           led verde <= '0';</pre>
                           led vermelho <= '0';</pre>
180
181
                           next_state <= MODE;</pre>
182
183
                      WHEN OTHERS =>
                           next_state <= INIT; -- Default state</pre>
185
                  END CASE;
186
             END PROCESS;
187
        END arch;
188
```

4. Conclusão

A implementação do sistema de Cofre Digital foi projetada seguindo uma abordagem estruturada de projeto RTL (Register Transfer Level), desde a modelagem conceitual até a definição detalhada dos componentes de hardware e suas interações. A máquina de estados de alto nível definiu o comportamento do sistema, enquanto o diagrama do caminho de dados e o diagrama da controladora detalharam a interligação. A implementação em VHDL exigiu uma abordagem modular, permitindo a divisão do projeto em componentes menores, como entrada de senha, validação, controle de tentativas, temporização de bloqueio e acionamento do motor de travamento. A introdução do temporizador adicionou um nível extra de complexidade, mas foi gerenciada por meio de um contador e comparadores que determinam o tempo de espera antes da liberação do sistema.

Em resumo, o projeto visou fornecer um sistema de segurança funcional e programável, adequado para um cofre digital. A abordagem RTL e a implementação da FSM permitiram um design eficiente e escalável, que pode ser facilmente expandido para incluir novas funcionalidades, como autenticação multifator ou integração com sistemas externos. A próxima etapa envolve a síntese e testes no Quartus II, garantindo que o hardware se comporte conforme especificado e validando a robustez do design implementado.

5 Referências

• Frank Vahid: Sistemas Digitais, projeto, otimização e HDLs, 2008.