

Relatório Lab 1 - ENG4448

Vivi Arruda Pereira - 2110624

Vinícius Machado da Rocha Viana - 2111343

1) Está presente no Arquivo enviado

2.1.1)

a)

Device Utilization Summary				
Logic Utilization	Used	Available	Utilization	Note(s)
Number of 4 input LUTs	1	9,312	1%	
Number of occupied Slices	1	4,656	1%	
Number of Slices containing only related logic	1	1	100%	
Number of Slices containing unrelated logic	0	1	0%	
Total Number of 4 input LUTs	1	9,312	1%	
Number of bonded IOBs	3	232	1%	
Average Fanout of Non-Clock Nets	1.00			

Na implementação do circuito comparador na FPGA, a lógica que escrevemos no VHDL não é transformada diretamente em portas lógicas físicas tradicionais (AND, OR, NOT). Em vez disso, a síntese do projeto mapeia o nosso código para componentes reais do chip, principalmente as LUTs (*Look-Up Tables*) e os IOBs (*Input/Output Blocks*).

As LUTs funcionam na prática como pequenas memórias bem rápidas que armazenam a tabela verdade do circuito. Dessa forma, em vez de o sinal elétrico passar por um monte de portas lógicas em sequência (o que causaria atrasos), a FPGA simplesmente consulta o resultado já salvo na LUT para aquela combinação específica de entrada. No nosso projeto do comparador de 1 bit, toda a expressão de igualdade foi resolvida de uma vez só por uma única LUT de duas entradas (indicada como lut2 na ferramenta).

Já os IOBs são os responsáveis por fazer a ponte entre essa lógica interna do chip e o mundo externo. Eles ligam o circuito aos pinos físicos da placa e possuem *buffers* de proteção e ajuste de sinal (como o IBUF para as entradas e o OBUF para as saídas). No caso do comparador de 1 bit, o projeto utilizou exatamente três IOBs: dois atuando como entrada para receber os sinais lógicos vindos dos *slide switches*, e um atuando como saída para enviar o resultado final e acender o LED na placa

b)

Timing Summary:

Speed Grade: -4

Minimum period: No path found
Minimum input arrival time before clock: No path found
Maximum output required time after clock: No path found
Maximum combinational path delay: 6.209ns

Timing Detail:

All values displayed in nanoseconds (ns)


=====

Timing constraint:	Default path analysis
Total number of paths / destination ports:	2 / 1


Delay:	6.209ns (Levels of Logic = 3)
--------	-------------------------------


Delay de 6.209ns

c)
RTL:



Technology:






Ao gerar o **RTL Schematic**, o circuito é representado usando as portas lógicas tradicionais que conhecemos da teoria, como AND, OR e NOT. Esse diagrama é uma tradução visual mais direta do código VHDL, focada apenas no comportamento lógico, sem levar em conta a arquitetura da placa física.


Por outro lado, o **Technology Schematic** mostra como o projeto é mapeado de verdade para o hardware da FPGA. As portas lógicas tradicionais somem nesse diagrama. Em seus lugares, aparecem os recursos reais do chip: a lógica do nosso comparador vira uma única LUT (indicada como lut2 na ferramenta) e as conexões de entrada e saída viram blocos IOB, representados pelos *buffers* IBUF e OBUF.

2.1.2) Passou nos testes. Quando ambos os valores eram 0, a saída foi 1 e quando ambos eram 1, a saída foi 1, quando eram diferentes foi 0



2.1.3)





Quando ambos os switches estavam desligados, o LED estava aceso, e quando apenas 1 estava ligado, o LED ficou apagado, conforme planejado no código.

2.2.1)

a)

Device Utilization Summary (estimated values)			
Logic Utilization	Used	Available	Utilization
Number of Slices	1	4656	0'
Number of 4 input LUTs	1	9312	0'
Number of bonded IOBs	5	232	2'

b)

Timing Summary:

Speed Grade: -4

Minimum period: No path found

Minimum input arrival time before clock: No path found

Maximum output required time after clock: No path found

Maximum combinational path delay: 6.209ns

Timing Detail:

All values displayed in nanoseconds (ns)

=====


Timing constraint: Default path analysis

Total number of paths / destination ports: 4 / 1


Delay: 6.209ns (Levels of Logic = 3)


Delay de 6.209ns

c)
RTL:



Technology:






Para o comparador de 2 bits, os esquemáticos mostram bem a evolução do projeto. No **RTL Schematic**, a diferença visual é clara: em vez de vermos as portas lógicas individuais espalhadas, o diagrama exibe a hierarquia que criamos no código. Como o projeto foi feito instanciando o bloco do comparador de 1 bit duas vezes, o desenho mostra esses componentes interligados, o que ajuda a entender como a lógica foi estruturada


No **Technology Schematic**, percebemos o impacto físico desse aumento na complexidade. Como agora temos duas entradas de 2 bits, o número de *buffers* de entrada nos IOBs subiu para quatro, mantendo um único *buffer* de saída. Internamente, a ferramenta de síntese otimiza a lógica usando LUTs capazes de processar essa quantidade maior de combinações de uma só vez, traduzindo o que fizemos no VHDL para os recursos reais da placa Spartan-3E.

2.2.2)



Passou nos testes, apresentando a saída 1 quando as entradas eram iguais

2.2.3)





O LED acendeu nas 2 primeiras imagens pois mostrou que cada uma das entradas (compostas por 2 pares de alavancas que estão um do lado do outro) apresentam o mesmo padrão