



5.2 Gesetze der boolschen Algebra

	Boolsche Algebra (0, 1; ·, +, $\overline{\phantom{x}}$ )	Mengenalgebra ( $P(G)$ ; ∩, ∪, $\overline{A}$ ; G, ∅)
Kommutativ	$x \cdot y = y \cdot x$ $x + y = y + x$	$A \cap B = B \cap A$ $A \cup B = B \cup A$
Assoziativ	$x \cdot (y \cdot z) = (x \cdot y) \cdot z$ $x + (y + z) = (x + y) + z$	$(A \cap B) \cap C = A \cap (B \cap C)$ $(A \cup B) \cup C = A \cup (B \cup C)$
Distributiv	$x \cdot (y + z) = x \cdot y + x \cdot z$ $x + (y \cdot z) = (x + y) \cdot (x + z)$	$A \cap (B \cup C) = (A \cap B) \cup (A \cap C)$ $A \cup (B \cap C) = (A \cup B) \cap (A \cup C)$
Idempotenz	$x \cdot x = x$ $x + x = x$	$A \cap A = A$ $A \cup A = A$
Absorption	$x \cdot (x + y) = x$ $x + (x \cdot y) = x$	$A \cap (A \cup B) = A$ $A \cup (A \cap B) = A$
Neutral	$x \cdot 1 = x$ $x + 0 = x$	$A \cap G = A$ $A \cup \emptyset = A$
Dominant	$x \cdot 0 = 0$ $x + 1 = 1$	$A \cap \emptyset = \emptyset$ $A \cup G = G$
Komplement	$x \cdot \overline{x} = 0$ $x + \overline{x} = 1$	$A \cap \overline{A} = \emptyset$ $A \cup \overline{A} = G$
De Morgan	$\overline{\overline{x}} = x$	$\overline{\overline{A}} = A$
	$\overline{x \cdot y} = \overline{x} + \overline{y}$ $\overline{x + y} = \overline{x} \cdot \overline{y}$	$\overline{A \cap B} = \overline{A} \cup \overline{B}$ $\overline{A \cup B} = \overline{A} \cap \overline{B}$

5.3 Boolesche Funktionen

$f : \{0, 1\}^n \rightarrow \{0, 1\} \qquad f(\underline{x}) = f(x_1, x_2, \dots, x_n)$

Einsmenge  $\underline{F}$  von  $f$ :  $\underline{F} = \{\underline{x} \in \{0, 1\}^n | f(\underline{x}) = 1\}$   
Nullmenge  $\overline{F}$  von  $f$ :  $\overline{F} = \{\underline{x} \in \{0, 1\}^n | f(\underline{x}) = 0\}$

Kofaktor bezüglich

- $x_i : f_{x_i} = f|_{x_i=1} = f(x_1, \dots, 1, \dots, x_n)$
- $\overline{x}_i : f_{\overline{x}_i} = f|_{x_i=0} = f(x_1, \dots, 0, \dots, x_n)$

Eigenschaften von  $f(\underline{x})$

- tautologisch  $\Leftrightarrow f(\underline{x}) = 1 \quad \forall \underline{x} \in \{0, 1\}^n$
- kontradiktorisch  $\Leftrightarrow f(\underline{x}) = 0 \quad \forall \underline{x} \in \{0, 1\}^n$
- unabhängig von  $x_i \Leftrightarrow f_{x_i} = f_{\overline{x}_i}$
- abhängig von  $x_i \Leftrightarrow f_{x_i} \neq f_{\overline{x}_i}$

5.4 Multiplexer

$f = x \cdot a + \overline{x} \cdot b$  (2 Eingänge  $a, b$  und 1 Steuereingang  $x$ )  
 $f = \overline{x}_1 \overline{x}_2 a + \overline{x}_1 x_2 b + x_1 \overline{x}_2 c + x_1 x_2 d$  (Eingänge:  $a, b, c, d$  Steuerung:  $x_1, x_2$ )

5.5 Wichtige Begriffe

Wichtige Begriffe:	Definition	Bemerkung
Signalvariable	$x$	$\hat{x} \in \{0, 1\}$
Literal	$l_i = x_i$ oder $\overline{x_i}$	$i \in I_0 = \{1, \dots, n\}$
Minterme, 0-Kuben	$M0C \ni m_j = \prod_{i \in I_0} l_i$	$ M0C  = 2^n$
d-Kuben	$MC \ni c_j = \prod_{i \in I_j \subseteq I_0} l_i$	$ MC  = 3^n$
Distanz	$\delta(c_i, c_j) =  \{l \mid l \in c_i \wedge \overline{l} \in c_j\} $	$\delta_{ij} = \delta(c_i, c_j)$
Implikanten	$MI = \{c \in MC \mid c \subseteq f\}$ Terme, dessen Erfüllbarkeit identisch mit die der Formel sind	
Primimplikanten	$MPI = \{p \in MI \mid p \not\subseteq c \ \forall c \in MI\}$	$MPI \subseteq MI \subseteq MC$
Kernprimimplikanten	Implikanten, die maximal freie Variablen besitzen Primimplikanten die für Überdeckung zwingend notwendig sind	Spalten mit 1 Eintrag in Überdeckungstabelle

DNF (DNF) KNF (KNF) KDNF (KDNF) KKNF (KKNF) VollSOP (nur 1)	eine Summe von Produkttermen ein Produkt von Summentermen Summe aller Minterme Menge aller Maxterme Menge aller Primimplikanten	Terme sind ODER-verknüpft Terme sind UND-verknüpft WT: 1-Zeilen sind Minterme WT: 0-Zeilen negiert sind Maxterme Bestimmung siehe Quine Methode oder Schichtenalgorithmus durch Überdeckungstabelle
MinSOP (min. 1)	Minimale Summe v. Primimplikanten	
FPGA: Field Programmable Gate Array LUT: Look Up Table		

6 Beschreibungsformen

6.1 Disjunktive Normalform/Sum of products (DNF/DNF)

Eins-Zeilen als Implikanten (UND) schreiben und alle Implikanten mit ODER verknüpfen:  
 $Z = \overline{A} \cdot \overline{B} + \overline{C} \cdot D$

6.2 Konjunktive Normalform/Product of sums (KNF/KNF)

Null-Zeilen negiert als Implikat (ODER) schreiben und alle Implikaten UND verknüpfen:  
 $Z = (\overline{A} + \overline{C}) \cdot (\overline{A} + \overline{D}) \cdot (\overline{B} + \overline{C}) \cdot (\overline{B} + D)$

6.3 Umwandlung in jeweils andere Form

- Doppeltes Negieren der Funktion:  $Z = \overline{\overline{A \cdot \overline{B} + \overline{C} \cdot D}}$
- Umformung "untere" Negation (DeMorgan) :  $Z = \overline{\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot D} = \overline{(A + B) \cdot (C + D)}$
- Ausmultiplizieren:  $Z = \overline{(A + B) \cdot (C + D)} = \overline{A \cdot C + A \cdot D + B \cdot C + B \cdot D}$
- Umformung "obere" Negation (DeMorgan) :  
 $Z = \overline{AC \cdot AD \cdot BC \cdot BD} = \overline{(A + C) \cdot (A + D) \cdot (B + C) \cdot (B + D)}$

Analog von KNF (KNF) nach DNF (DNF).

6.4 Shannon Entwicklung

$f = x_i \cdot f_{x_i} + \overline{x}_i \cdot f_{\overline{x}_i} = (x_i + f_{\overline{x}_i}) \cdot (\overline{x}_i + f_{x_i}) = (f_{x_i} \oplus f_{\overline{x}_i}) \cdot x_i \oplus f_{\overline{x}_i}$   
 $\overline{f} = x_i \cdot \overline{f}_{x_i} + \overline{x}_i \cdot \overline{f}_{\overline{x}_i}$

7 Logikminimierung

7.1 Nomenklatur

- $m_i$  Minterm: UND-Term in dem alle Variablen vorkommen (aus KDNF)
- $M_i$  Maxterm: ODER-Term in dem alle Variablen vorkommen (aus KKNF)
- $c_i$  Implikant: UND-Term in dem freie Variablen vorkommen können
- $C_i$  Implikat: ODER-Term in dem freie Variablen vorkommen können
- $p_i$  Primimplikant: UND-Term mit maximal freien Variablen
- $P_i$  Primimplikat: ODER-Term mit maximal freien Variablen

7.2 Karnaugh-Diagramm

Zyklische Gray-Codierung:

2-dim

00 01 11 10

3-dim

000 001 011 010 110 111 101 100

$\bigwedge^{xy}$

00

01

11

10

0

1

0

0

0

1

X

1

1

0

Gleiche Zellen zusammenfassen: z.B.  $\overline{x}\overline{y} + y \cdot z$

Don't Care Werte ausnutzen!  
**Achtung:** Auf eventuelle Unterdefiniiertheit überprüfen (Redundante Zeilen) (Kreiert Don't Cares)  
**Immer vollständig mit Nullen und Einsen ausfüllen**

7.3 Quine Methode

geg.: DNF/DNF oder Wertetabelle von  $f(x)$   
ges.: alle Primimplikanten  $p_i$  (VollSOP)

Spezielles Resolutionsgesetz:  $x \cdot a + \overline{x} \cdot a = a$   
Absorptionsgesetz:  $a + a \cdot b = a$

- KDNF/KDNF bestimmen (z.B.  $f(x, y, z) = xy = xyz + xy\overline{z}$ )
- Alle Minterme in Tabelle eintragen (Index von m ist (binär)Wert des Minterms)
- 1-Kubus: Minterme die sich um eine Negation unterscheiden, zu einem Term verschmolzen (Resolutionsgesetz)
- Der 1-Kubus muss zusammenhängend sein! (d.h. alle 1-Kubus Minterme müssen zusammenhängen)
- Wenn möglich 2-Kubus bilden.
- Wenn keine Kubenbildung mehr möglich  $\rightarrow$  Primimplikanten

Beispiel (Quine Methode):

	0-Kubus	A	1-Kubus	R	A	2-Kubus	A
$m_1$	$\overline{x}_1 \overline{x}_2 x_3$	✓	$\overline{x}_2 x_3$	$m_1 \& m_5$	$p_1$	$x_1$	$p_2$
$m_4$	$x_1 \overline{x}_2 \overline{x}_3$	✓	$x_1 \overline{x}_2$	$m_4 \& m_5$	✓		
$m_5$	$x_1 \overline{x}_2 x_3$	✓	$x_1 \overline{x}_3$	$m_4 \& m_6$	✓		
$m_6$	$x_1 x_2 \overline{x}_3$	✓	$x_1 x_3$	$m_5 \& m_7$	✓		
$m_7$	$x_1 x_2 x_3$	✓	$x_1 x_2$	$m_6 \& m_7$	✓		

$\Rightarrow f(x_1, x_2, x_3) = p_1 + p_2 = \overline{x}_2 x_3 + x_1$

7.4 Resolventenmethode

Ziel: alle Primimplikanten

Wende folgende Gesetze an:  
Absorptionsgesetz:  $a + ab = a$   
allgemeines Resolutionsgesetz:  $x \cdot a + \overline{x} \cdot b = x \cdot a + \overline{x} \cdot b + ab$

Anwendung mit Schichtenalgorithmus

- schreibe die Funktion  $f$  in die 0. Schicht
- bilde **alle möglichen** Resolventen aus der 0. Schicht und schreibe sie in die nächste Schicht als ODER Verknüpfungen (Resolventen zu  $f$  "hinzufügen")
- überprüfe ob Resolventen aus der 1. Schicht Kuben aus Schicht 0 überdecken(Absorption) und streiche diese Kuben aus Schicht 0
- Schicht i besteht aus den möglichen Resolventen von Schicht 0 bis  $(i - 1)$ . Abgestrichene Kuben aus vorherigen Schichten brauchen **nicht** mehr beachtet werden.
- Sobald in der i-ten Schicht +1 steht oder keine weiteren Resolventen gebildet werden können, ist man fertig.  $\Rightarrow$  alle nicht ausgestrichenen Terme bilden die VollSOP

$f(x_1, \dots, x_n)$	Schicht
$x \cdot w + \overline{x} \cdot w + x \cdot y \cdot w \cdot \overline{z} + \overline{x} \cdot y \cdot w \cdot \overline{z} + \overline{y} \cdot w \cdot \overline{z}$	0
$+ w + y \cdot w \cdot \overline{z}$	1
$+ w \cdot \overline{z}$	2
$+ w$	3

7.5 Überlagerung Bestimmung der MinSOP

Geg: KDNF/KDNF ( $\sum m_i$ ) und VollSOP ( $\sum p_i$ )      Ges: MinSOP (Minimalform)

Überdeckung:  $C = (m_0 \subseteq p_1) \cdot (m_2 \subseteq p_1 + m_2 \subseteq p_2) \stackrel{!}{=} 1$   
 $\qquad \qquad \qquad C = \tau_1 \cdot (\tau_1 + \tau_2) = \tau_1 + \tau_1 \tau_2 = \tau_1$

Alternativ: Mit Überdeckungstabelle bestimmen. Bsp:

	Minterme				
Primterme	$m_1$	$m_2$	$\dots$	$m_N$	$L(p_i)$
$p_1$	✓				$L(p_1)$
$p_2$	✓			✓	$L(p_2)$
$\vdots$					$\vdots$
$\vdots$					$\vdots$
$p_K$		✓			$L(p_K)$

Algorithmus:

- Suche Spalten mit nur einem Minterm.
- Streiche andere Spalten des zugehörigen Primterms.
- Streiche Primterme, dessen Minterme alle gestrichen sind.



$K$ : Anzahl der Primterme  
 $N$ : Anzahl der Minterme  
 $L(p_i)$ : Kosten/Länge der Primimplikanten  
 $L(z)$ : Länge des Terms  $z$  = Summe der Literale in Teiltermen + Anzahl der Teilterme

8 Halbleiter

	Isolator	Metall	undotiert	N-Typ	P-Typ
Ladungsträger	Keine	$e^-$	$e^-/e^+$	$e^-$	$e^+$
Leitfähigkeit	Keine	Sehr hoch	$\propto T$	Hoch	Mittel

9 MOS-FET's

Metal Oxide Semiconductor Field Effekt Transistor



9.1 Bauteilparameter

Verstärkung:  $\beta = K' \frac{W}{L}$  mit  $K' = \frac{\mu \epsilon_{ox} \epsilon_0}{t_{ox}}$   $[\beta] = \frac{A}{V^2}$

Kanalweite	W
Kanallänge	L
Elektronenbeweglichkeit	$\mu_n \approx 250 \cdot 10^{-4} \frac{m^2}{Vs}, \mu_p \approx 100 \cdot 10^{-4} \frac{m^2}{Vs}$
rel. Dielektrizität des Gateoxyds	$\epsilon_{ox} \approx 3,9$
Dielektrizitätskonstante	$\epsilon_0 = 8.8541878 \cdot 10^{-12} \frac{As}{Vm}$
Gateoxyddicke	$t_{ox}$
Verstärkung	$\beta = \frac{\mu_n \epsilon_{ox} \epsilon_0}{t_{ox}} \cdot \frac{W}{L} = K' \frac{W}{L} = \frac{\mu_n C_G}{L^2}$
Kapazität	$C_G = \epsilon_{ox} \epsilon_0 \frac{WL}{t_{ox}}$
Verzögerungszeit	$t_{pHL} \propto \frac{C_L t_{ox} L_p}{W_p \mu_p \epsilon_{ox} (V_{DD} -  V_{th} )}$
Verzögerungszeit (2 Signale)	Zeit zwischen $S_1 = 50\%$ und $S_2 = 50\%$ $LH/HL$ bezieht sich auf Ausgang
Anstiegszeit (Selbes Signal)	$t_r$ Zeit zwischen 10% und 90%
Abfallzeit (Selbes Signal)	$t_f$ Zeit zwischen 90% und 10%

- große Kanalweite  $\Rightarrow$  große Drain-Störme  $\Rightarrow$  schnelle Schaltgeschwindigkeit (da  $i_d \propto \beta \propto \frac{W}{L}$ )  
Aber: große Fläche.
- nMos schaltet schneller als pMOS

9.2 Drainstrom


nMos (p-dotiertes Substrat, n-dotierte Drain/Source), schlechter pull up (Pegeldegenerierung)

$$I_d = \begin{cases} 0, & \text{für } U_{gs} - U_{th} \leq 0 \quad (\text{Sperrber.}) \\ \beta[(u_{gs} - U_{th}) \cdot u_{ds} - \frac{1}{2} u_{ds}^2], & \text{für } 0 \leq U_{gs} - U_{th} \leq u_{ds} \quad (\text{linearer Ber.}) \\ \frac{1}{2} \beta \cdot (u_{gs} - U_{th})^2, & \text{für } 0 \leq U_{gs} - U_{th} \leq u_{ds} \quad (\text{Sättigungsber.}) \end{cases}$$


pMos (n-dotiertes Substrat, p-dotierte Drain/Source), schlechter pull down (Pegeldegenerierung)

$$I_d = \begin{cases} 0, & \text{für } U_{gs} - U_{th} \geq 0 \quad (\text{Sperrber.}) \\ -\beta[(u_{gs} - U_{th}) \cdot u_{ds} - \frac{1}{2} u_{ds}^2], & \text{für } 0 \geq U_{gs} - U_{th} \leq u_{ds} \quad (\text{linearer Ber.}) \\ -\frac{1}{2} \beta \cdot (u_{gs} - U_{th})^2, & \text{für } 0 \geq U_{gs} - U_{th} \leq u_{ds} \quad (\text{Sättigungsber.}) \end{cases}$$

9.3 pMos und nMos



9.4 Kondensatoraufgaben




9.4.1 Laden

Kondensator C lädt, solange  $I_D > 0$   
 $\rightarrow C$  lädt, solange  $u_{gs} - U_{th} \geq 0$  und  $u_{ds} \geq 0$

9.4.2 Entladen

Source und Drain werden vertauscht.  
Auf Gatespannung achten.


9.5 Gatterschwellaufgaben



Gatterschwellaufgabe ist der Punkt, wo sich beide Transistoren in Sättigung befinden.  
Dann Ströme mittels Knotengleichung ausrechnen.  
 $I_{sat,n} = -I_{sat,p}$   
Vorsicht:  $U_{GS,p} = V_{DD} - U_a$

10 CMOS - Logik

Vorteil: (Fast) nur bei Schaltvorgängen Verlustleistung - wenig statische Verluste  
Drei Grundgatter der CMOS-Technologie:



Falls GND und V\_DD vertauscht würden, dann  $NAND \rightarrow AND$  und  $NOR \rightarrow OR$   
Allerdings schlechte Pegelgenerierung.

10.1 Gatterdesign

Netzwerk	Pull-Down Transistoren	Pull-Up pMos
AND	Serienschaltung	Parallelschaltung
OR	Parallelschaltung	Serienschaltung


1. Möglichkeit: Direkt; ggf. Inverter vor die Eingänge und Ausgänge schalten.
2. Möglichkeit: Mit boolesche Algebra die Funktion nur mit NAND und NOR darstellen.

10.2 Umwandlung in Nand und Nor

Gatter	Funktion	NAND Form	NOR Form
NOT	$\bar{A}$	$\overline{A \cdot A}$	$\overline{A + A}$
AND	$A \cdot B$	$\overline{\overline{A \cdot B \cdot A \cdot B}}$	$\overline{\overline{A + A + B + B}}$
OR	$A + B$	$\overline{\overline{A \cdot A \cdot B \cdot B}}$	$\overline{\overline{A + B + A + B}}$
NAND	$\overline{A \cdot B}$	$\overline{A \cdot B}$	$\overline{\overline{A + A + B + B + A + A + B + B}}$
NOR	$\overline{A + B}$	$\overline{\overline{A \cdot A \cdot B \cdot B \cdot A \cdot A \cdot B \cdot B}}$	$\overline{A + B}$

10.3 CMOS Verlustleistung

Inverterschaltvorgang  $V_A : 0 \rightarrow 1$ :



Achtung: Logikpegel sind über die Steigung der  $|VTC| \leq 1$  des Inverters definiert.  
Zusammensetzung  $I_{short}$ :

Transistor	$(0, V_{tn})$	$(V_{tn}, V_{DD}/2)$	Um $V_{DD}/2$	$(V_{DD}/2, V_{DD} -  V_{tp} )$	$(V_{DD} -  V_{tp} , V_{DD})$
n-MOS	Sperrt	Sättigung	Sättigung	Linear	Linear
p-MOS	Linear	Linear	Sättigung	Sättigung	Sperrt

Dynamische Verlustleistung

$P_{dyn} = P_{cap} + P_{short}$   
 $P_{cap} = \alpha_{01} f C_L V_{DD}^2$   
 $P_{short} = \alpha_{01} f \beta_n \tau (V_{DD} - 2V_{tn})^3$

Schaltheufigkeit  $\alpha_{0 \rightarrow 1} = \frac{\text{Schaltvorgänge (pos. Flanke)}}{\text{\# Betrachtete Takte}}$  (max 0.5)  
Schaltheufigkeit (periodisch)  $\alpha = \frac{f_{switch}}{f_{clk}}$

Abhängig von den Signalfanken, mit Schaltfunktionen verknüpft  
 $\approx V_{DD} / \text{Schaltzeit} = \frac{V_{DD} / 2}{t_{D1}} = \frac{t_{D1}}{t_{D2}}$  (bei Schaltnetzen  $t_{log}$ )

Verzögerungszeit  $t_{pd} \propto \frac{C_L t_{ox} L_p}{W_p \mu_p \epsilon (V_{DD} - V_{th})}$


$t_{pd}$  ist Zeit zwischen crossover 50% von Eingang zu crossover 50% am Ausgang.

Steigend mit: Kapazitiver Last, Oxiddicke, Kanallänge, Schwellspannung

Sinkend mit: Kanalweite, Ladungsträger Beweglichkeit, Oxyd Dielektrizität, Versorgungsspannung

Statische Verlustleistung  $P_{stat}$ : Sub-Schwellströme, Leckströme, Gate-Ströme Abhängigkeit:  
 $V_{DD} \uparrow: P_{stat} \uparrow$   $V_{th} \uparrow: P_{stat} \downarrow$  (aber nicht proportional)

## 11 Volladdierer (VA)/Ripple-C(u)arry-Adder




**Generate**  $g_n = a_n \cdot b_n$   
**Propagate**  $p_n = a_n \oplus b_n$   
**Summenbit**  $S_n = c_n \oplus p_n = a_n \oplus b_n \oplus c_n$   
 $S_n = \underbrace{a_n b_n c_n + a_n b_n \bar{c}_n + \bar{a}_n b_n c_n + \bar{a}_n b_n \bar{c}_n}_{\text{genau ein Eingang high}} + \underbrace{a_n b_n c_n}_{\text{alle Eingänge high}}$  (Ungerade Anzahl von Eingängen 1)  
**Carry-out**  $c_{n+1} = c_n \cdot p_n + g_n$   
 $c_{n+1} = \underbrace{a_n b_n \bar{c}_n + a_n \bar{b}_n c_n + \bar{a}_n b_n c_n}_{\text{zwei Eingänge 1}} + \underbrace{a_n b_n c_n}_{\text{drei Eingänge 1}}$  (Mindestens zwei Eingänge 1)

**Laufzeiten**  
 $t_{sn} = \begin{cases} t_{cn} + t_{xor} & t_{cn} > t_{xor} \\ 2t_{xor} & \text{sonst} \end{cases}$   
 $t_{cn+1} = \begin{cases} t_{and} + t_{or} & a_n = b_n = 1 \\ t_{xor} + t_{and} + t_{or} & a_n = b_n = 0 \\ t_{cn} + t_{and} + t_{or} & a_n \neq b_n \end{cases} \quad \begin{matrix} (g_n = 1) \\ (p_n = 0, g_n = 0) \\ (p_n = 1) \end{matrix}$

### 11.1 Multibit Addierer / Subtrahierer

Subtraktion entspricht Addition mit negativem Subtrahenden  
 Zweierkomplement zur Bildung des negativen Subtrahenden  
 → Invertieren aller Bits des Subtrahenden und Addition von 1  
 XOR:  $X \oplus 0 = X$ ,  $X \oplus 1 = \bar{X}$



## 12 Sequentielle Logik

Logik mit Gedächtnis (Speicher).

### 12.1 Begriffe/Bedingungen

$t_{Setup}$	Stabilitätszeit vor der aktiven Taktflanke
$t_{hold}$	Stabilitätszeit nach der aktiven Taktflanke
$t_{c2q}$	Eingang wird spätestens nach $t_{c2q}$ am Ausgang verfügbar
Min. Taktperiode	$t_{clk} \geq t_1, c2q + t_{logic, max} + t_2, setup$
Max. Taktfrequenz	$f_{max} = \left\lfloor \frac{1}{t_{clk}} \right\rfloor$ (Nicht aufrunden)
Holdzeitbedingung	$t_{hold} \leq t_{c2q} + t_{logic, min} \rightarrow$ Dummy Gatter einbauen
Durchsatz	$\frac{1}{t_{clk, pipe}} = f$
Latenz	$t_{clk} \cdot \# \text{Pipelinstufen}$ (das zwischen den FFs)

### 12.2 Pipelining

Nur bei synchronen(taktgesteuerten) Schaltungen möglich!

- Aufteilen langer kombinatorischer Pfade einfügen zusätzlicher Registerstufen  
→ Möglichst Halbierung des längsten Pfades
- Zeitverhalten beachten (evtl. Dummy-Gatter einfügen)
- Durchsatz erhöht sich entsprechend der Steigerung der Taktfrequenz
- Gesamtlatenz wird eher größer
- Taktfrequenz erhöht sich

### 12.3 Parallel Processing

$$\text{Durchsatz} = \frac{\# \text{Modul}}{t_{clk, Modul}} = f \quad \text{Latenz} = t_{clk}$$


- Paralleles, gleichzeitiges Verwenden mehrere identischer Schaltnetze
- Zusätzliche Kontrolllogik nötig (Multiplexer)
- Taktfrequenz und Latenz bleiben konstant
- Durchsatz steigt mit der Zahl der Verarbeitungseinheiten  
ABER: deutlich höherer Ressourcenverbrauch

## 13 Speicherelemente

**Flüchtig** Speicherinhalt gehen verloren, wenn Versorgungsspannung  $V_{DD}$  wegfällt - Bsp: \*RAM  
**Nicht Flüchtig** Speicherinhalt bleibt auch ohne  $V_{DD}$  erhalten - Bsp: Flash  
**Asynchron** Daten werden sofort geschrieben/gelesen.  
**Synchron** Daten werden erst mit  $clk_{0 \rightarrow 1}$  geschrieben.  
**Dynamisch** Ohne Refreshzyklen gehen auch bei angelegter  $V_{DD}$  Daten verloren - Bsp: DRAM  
**Statisch** Behält den Zustand bei solange  $V_{DD}$  anliegt (keine Refreshzyklen nötig) - Bsp: SRAM  
**Bandbreite**: Bitanzahl, die gleichzeitig gelesen/geschrieben werden kann.  
**Latenz**: Zeitverzögerung zwischen Anforderung und Ausgabe von Daten.  
**Zykluszeit**: Minimale Zeitdifferenz zweier Schreib/Lesezugriffe.


$$\text{Speicherkapazität} = \text{Wortbreite} \cdot 2^{\text{Adressbreite}}$$

### 13.1 Speicherzelle/Register



Ring aus zwei Invertiern.  
 Logikpegel kann nur mit öffnen des Inverter-Rings gesetzt werden.

### 13.2 Latch



**Set-Reset Latch:**  
 Zwei gegenseitig rückgekoppelte NAND-Gatter.


**Active Low Logik:**  
 $\bar{S} = 0 \Rightarrow Q = 1, \bar{R} = 0 \Rightarrow Q = 0$

$\bar{R}$	$\bar{S}$	Q
1	1	Q
0	1	0
1	0	1
0	0	$Q = \bar{Q}$

**Enable-Latch:** ändert Speicherzustand auf D nur wenn  $e = 1$ .  
 Level-Controlled  $\Leftrightarrow$  Latch.

e	Q
0	Q
1	D

### 13.3 Flip-Flop




Besteht aus zwei enable-Latches  
**Flip-Flop:** Ändert Zustand bei steigender/(fallender) Taktflanke.

## 14 Automaten



DFA 6-Tupel  $\{I, O, S, R, f, g\}$

I	Eingabealphabet
O	Ausgabealphabet
S	Menge von Zuständen
$R \subseteq S$	Menge der Anfangszustände
$f: S \times I \rightarrow S$	Übergangsrelation
g	Ausgaberation

### Moore Automat



### Mealy Automat



**Zustandsnummerierung** immer einfügen.

Moore	Mealy
Output hängt nur vom Zustand ab	Output hängt von Zustand und Eingabe ab
Kein direkter kombinatorischer Pfad Eingang $\Rightarrow$ Ausgang	Generell weniger Zustände als Moore.
$s' = f(s, i), o = g(s)$	$s' = f(s, i), o = g(s, i)$
$g: S \rightarrow O$	$g: S \times I \rightarrow O$

### 14.1 Wahrheitstabelle einer FSM

i	$S = S_0 \dots S_n$	o	$S' = S'_1 \dots S'_n$
0	0...0	$o_{0,0} \dots o_{0,n}$	$S'_{0,0} \dots S'_{0,n}$
...	...	...	...
1	1...1	$o_{1,1} \dots o_{1,n}$	$S'_{1,1} \dots S'_{1,n}$

**Moore:** o ist  $f(S)$ , nächster Zustand  $S' = f(i, S)$   
**Mealy:** o ist  $f(i, S)$ , nächster Zustand  $S' = f(i, S)$