

1 Moore'sches Gesetz

- alle 18-24 Monate verdoppelt sich die Anzahl der Transistoren auf gleicher Fläche
- Exponentielles Wachstum der Transistorzahl, exponentieller Rückgang des Preises pro Transistor
- Herstellungskosten (Fixkosten, Variable Kosten, Technologiefaktor), Entwicklerproduktivität, Verlustleistungsdichte

2 Einheiten

Potenz	Vorsatz	Potenz	Vorsatz	<i>H</i> z	<i>s</i> ⁻¹
10 ¹²	T	10 ⁻¹	d	N	<i>kgms</i> ⁻²
10 ⁹	G	10 ⁻²	c	<i>J</i>	<i>Nm</i> = <i>VAs</i>
10 ⁶	M	10 ⁻³	m	<i>W</i>	<i>VA</i> = <i>Js</i> ⁻¹
10 ³	k	10 ⁻⁶	μ	<i>C</i>	<i>As</i>
10 ²	h	10 ⁻⁹	n	<i>V</i>	<i>JC</i> ⁻¹
10 ¹	da	10 ⁻¹²	p	<i>F</i>	<i>CV</i> ⁻¹
		10 ⁻¹⁵	f	Ω	<i>VA</i> ⁻¹
				<i>H</i>	<i>VsA</i> ⁻¹

$$\textit{Bit} \xrightarrow{\cdot 8} \textit{Byte} \xrightarrow{\cdot 1024} \textit{kByte} \xrightarrow{\cdot 1024} \textit{MByte}$$

3 Polyadische Zahlensysteme

$$Z = \sum_{i=-n}^{p-1} r^i \cdot d_i = d_{p-1} \dots d_1 d_0 . d_{-1} \dots d_n$$

Z:Zahl, *r*:Basis, *d_i*:Ziffer, *p*:#Ziffern vorne *n*:#Nachkommastellen

Binäres Zahlensystem:

$$d_{i2} \in \{0, 1\} \quad B = \sum_{i=-n}^{p-1} 2^i \cdot d_i \quad d_{-n} : LSB; \quad d_{p-1} : MSB$$

Octalsystem:	Hexadezimalsystem:
$d_{i8} \in \{0, 1, 2, 3, 4, 5, 6, 7\}$	$d_{i16} \in \{0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F\}$

Benötigte Bits: *N* : *n* Bit. *M* : *m* Bit

N + *M* : max{*n*, *m*} + 1 Bit

N · *M* : *n* + *m* Bit

3.1 Umrechnung

	$Z \geq 1$	$Z < 1$
$r \rightarrow 10$	$Z_{10} = \sum r^i \cdot d_i$ $101_2 \rightarrow 1 \cdot 4 + 0 \cdot 2 + 1 \cdot 1$	$Z_{10} = \sum r^{-i} \cdot d_{-i}$ $0.11_2 \rightarrow 1 \cdot 0.5 + 1 \cdot 0.25$
$10 \rightarrow r$	$d_i = Z_{10} \% r^i$ ($d_i = Z_{10} \bmod r^i$) $58/8 = 7$ Rest 2 (<i>LSB</i>) $7/8 = 0$ Rest 7 (<i>MSB</i>) (Ende wenn 0 erreicht) Auf Ende achten $1r3\%5 \rightarrow 0r1$	$0.4 \cdot 2 = 0.8$ Übertrag 0 (<i>MSB</i>) $0.8 \cdot 2 = 1.6$ Übertrag 1 (Wiederholen bis 1 oder Periodizität)

3.2 Zweierkomplement Wertebereich: $-2^{n-1} \leq Z \leq 2^{n-1} - 1$

$Z \rightarrow -Z$ (Umkehrung gleich)	Bsp: Wandle 2 in -2 um
1. Invertieren aller Bits	0010 \Rightarrow 1101
2. Addition von 1	1101 + 1 = 1110
3. Ignoriere Überträge beim MSB	$\Rightarrow -2_{10} = 1110_2$

3.3 Gleitkommadarstellung nach IEEE 754

Bitverteilung(single/double):

<i>s</i> (1)	<i>e</i> (8/11)	<i>f</i> (23/52)
--------------	-----------------	------------------

s: Vorzeichen, *e*: Exponent, *f*: Mantisse (**Nachkommastellen!** $2^{-1}2^{-2} \dots$)

Spezialwerte: $Z = 0 \Leftrightarrow e = 0$ $Z = +(-)\infty \Leftrightarrow e = 255, s = 0(1)$

IEEE \rightarrow Wert <i>Z</i> $Z = (-1)^s \cdot (1 + 0.f) \cdot 2^{e-127}$	Bsp: $s = 1, e = 126, f = 01_2$ $Z = -1 \cdot 2^{-1} \cdot 1.01_2 = -0.101_2 = -0.625$
Wert <i>Z</i> \rightarrow IEEE (Binärdarstellung) $s = 0(\text{positiv}), s = 1(\text{negativ})$ $Z \rightarrow Z_2$ (beim Komma teilen) Z_2 <i>n</i> -mal shiften $\rightarrow 1.xxx \dots$ Exponent $e = n + 127 \rightarrow e_2$ Mantisse $f_2 = xxx \dots$	Bsp: $Z = 11.25$ $s = 0$ $Z = 1011.01_2$ $Z = 1.01101_2 \cdot 2^3$ $e = 3 + 127 = 130 = 10000010_2$ $f = 01101000 \dots_2$

Wert <i>Z</i> \rightarrow IEEE (Formel) $s = 0(\text{positiv}), s = 1(\text{negativ})$ $E = \lfloor \log_2 Z \rfloor$ $e = E + 127 \rightarrow e_2$ $f = \left(\frac{ Z }{2^E} - 1 \right) \cdot 2^{23} \rightarrow f_2$	Bsp: $Z = 11.25$ $s = 0$ $E = \lfloor \log_2 11.25 \rfloor = \lfloor 3,49 \dots \rfloor = 3$ $e = 3 + 127 = 130 = 10000010_2$ $f = \left(\frac{ 11.25 }{2^3} - 1 \right) \cdot 2^{23} = 3407872 = 01101000 \dots_2$
---	--

4 Zeichenkodierung

4.1 ASCII

American Standard Code for Information Exchange
Fixe Codewortlänge (7 Bit, 128 Zeichen)
0x00 – 0x7F

4.2 UTF-8

Universal Character Set Transformation Format
Variable Codewortlänge (1-4 Byte) \rightarrow Effizient

Schema

- MSB = 0 \rightarrow 8 Bit (restliche Bit nach ASCII)
- MSB = 1 \rightarrow 16, 24 oder 32 Bit
 - Byte 1: Die ersten 3, 4, 5 Bit geben die Länge des Codewortes an (110, 1110, 11110)
 - Byte 2-4: Beginnen mit Bitfolge 10

4.3 Zahlensysteme

Base 10	Base 2	Base 8	Base 16
00	0000	0o00	0x0
01	0001	0o01	0x1
02	0010	0o02	0x2
03	0011	0o03	0x3
04	0100	0o04	0x4
05	0101	0o05	0x5
06	0110	0o06	0x6
07	0111	0o07	0x7
08	1000	0o10	0x8
09	1001	0o11	0x9
10	1010	0o12	0xA
11	1011	0o13	0xB
12	1100	0o14	0xC
13	1101	0o15	0xD
14	1110	0o16	0xE
15	1111	0o17	0xF

5 Boolsche Algebra

5.1 Boolsche Operatoren (Wahrheitstabelle WT)

x	y	AND $x \cdot y$	OR $x + y$	XOR $x \oplus y$	NAND $\overline{x \cdot y}$	NOR $\overline{x + y}$	EQV $\overline{x \oplus y}$
0	0	0	0	0	1	1	1
0	1	0	1	1	1	0	0
1	0	0	1	1	1	0	0
1	1	1	1	0	0	0	1

Konfiguration: $f = c_1 + c_2 + c_3 \Rightarrow cov(f) = \{c_1, c_2, c_3\}$ $x \oplus y \equiv x\overline{y} + \overline{x}y$

5.2 Gesetze der boolschen Algebra

	Boolsche Algebra (0, 1; ·, +, $\overline{}$)	Mengenalgebra ($P(G)$; ∩, ∪, \overline{A} ; G, \emptyset)
Kommutativ	$x \cdot y = y \cdot x$ $x + y = y + x$	$A \cap B = B \cap A$ $A \cup B = B \cup A$
Assoziativ	$x \cdot (y \cdot z) = (x \cdot y) \cdot z$ $x + (y + z) = (x + y) + z$	$(A \cap B) \cap C = A \cap (B \cap C)$ $(A \cup B) \cup C = A \cup (B \cup C)$
Distributiv	$x \cdot (y + z) = x \cdot y + x \cdot z$ $x + (y \cdot z) = (x + y) \cdot (x + z)$	$A \cap (B \cup C) = (A \cap B) \cup (A \cap C)$ $A \cup (B \cap C) = (A \cup B) \cap (A \cup C)$
Idempotenz	$x \cdot x = x$ $x + x = x$	$A \cap A = A$ $A \cup A = A$
Absorption	$x \cdot (x + y) = x$ $x + (x \cdot y) = x$	$A \cap (A \cup B) = A$ $A \cup (A \cap B) = A$
Neutral	$x \cdot 1 = x$ $x + 0 = x$	$A \cap G = A$ $A \cup \emptyset = A$
Dominant	$x \cdot 0 = 0$ $x + 1 = 1$	$A \cap \emptyset = \emptyset$ $A \cup G = G$
Komplement	$x \cdot \overline{x} = 0$ $x + \overline{x} = 1$ $\overline{\overline{x}} = x$	$A \cap \overline{A} = \emptyset$ $A \cup \overline{A} = G$ $\overline{\overline{A}} = A$
De Morgan	$\overline{x \cdot y} = \overline{x} + \overline{y}$ $\overline{x + y} = \overline{x} \cdot \overline{y}$	$\overline{A \cap B} = \overline{A} \cup \overline{B}$ $\overline{A \cup B} = \overline{A} \cap \overline{B}$

5.3 Boolesche Funktionen

$$f : \{0, 1\}^n \rightarrow \{0, 1\} \qquad f(\underline{x}) = f(x_1, x_2, \dots, x_n)$$

Einsmenge *F* von *f*: $F = \{\underline{x} \in \{0, 1\}^n | f(\underline{x}) = 1\}$

Nullmenge \overline{F} von *f*: $\overline{F} = \{\underline{x} \in \{0, 1\}^n | f(\underline{x}) = 0\}$

Kofaktor bezüglich

- $x_i : f_{x_i} = f|_{x_i=1} = f(x_1, \dots, 1, \dots, x_n)$
- $\overline{x}_i : \overline{f}_{x_i} = f|_{x_i=0} = f(x_1, \dots, 0, \dots, x_n)$

Eigenschaften von *f*(*x*)

- tautologisch $\Leftrightarrow f(\underline{x}) = 1 \quad \forall \underline{x} \in \{0, 1\}^n$
- kontradiktorisch $\Leftrightarrow f(\underline{x}) = 0 \quad \forall \underline{x} \in \{0, 1\}^n$
- unabhängig von *x_i* $\Leftrightarrow f_{x_i} = \overline{f}_{x_i}$
- abhängig von *x_i* $\Leftrightarrow f_{x_i} \neq \overline{f}_{x_i}$

5.4 Multiplexer

$$f = x \cdot a + \overline{x} \cdot b \qquad (2 \text{ Eingänge } a, b \text{ und } 1 \text{ Steuereingang } x)$$
$$f = \overline{x}_1 \overline{x}_2 a + \overline{x}_1 x_2 b + x_1 \overline{x}_2 c + x_1 x_2 d \qquad (\text{Eingänge: } a, b, c, d \text{ Steuerung: } x_1, x_2)$$

5.5 Wichtige Begriffe

Wichtige Begriffe:	Definition	Bemerkung
Signalvariable	x	$\hat{x} \in \{0, 1\}$
Literal	$l_i = x_i$ oder $\overline{x_i}$	$i \in I_0 = \{1, \dots, n\}$
Minterme,0-Kuben	$M0C \ni m_j = \prod_{i \in I_0} l_i$	$ M0C = 2^n$
d-Kuben	$MC \ni c_j = \prod_{i \in I_j \subseteq I_0} l_i$	$ MC = 3^n$
Distanz	$\delta(c_i, c_j) = \{l \mid l \in c_i \wedge \bar{l} \in c_j\} $	$\delta_{ij} = \delta(c_i, c_j)$
Implikanten	$MI = \{c \in MC \mid c \subseteq f\}$	
Primimplikanten	$MPI = \{p \in MI \mid p \not\subseteq c \forall c \in MI\}$	$MPI \subseteq MI \subseteq MC$
DNF (DNF)	eine Summe von Produkttermen	Terme sind ODER-verknüpft
KNF (KNF)	ein Produkt von Summentermen	Terme sind UND-verknüpft
KDNF (KDNF)	Summe aller Minterme	WT: 1-Zeilen sind Minterme
KKNF (KKNF)	Menge aller Maxterme	WT: 0-Zeilen negiert sind Maxterme
VollSOP (nur 1)	Menge aller Primimplikanten	Bestimmung siehe Quine Methode
MinSOP (min. 1)	Minimale Summe v. Primimplikanten	oder Schichtenalgorithmus durch Überdeckungstabelle
FPGA: Field Programmable Gate Array		
LUT: Look Up Table		

6 Beschreibungsformen

6.1 Disjunktive Normalform/Sum of products (DNF/DNF)

Eins-Zeilen als Implikanten (UND) schreiben und alle Implikanten mit ODER verknüpfen:
 $Z = \overline{A} \cdot \overline{B} + \overline{C} \cdot D$

6.2 Konjunktive Normalform/Product of sums (KNF/KNF)

Null-Zeilen negiert als Implikat (ODER) schreiben und alle Implikaten UND verknüpfen:
 $Z = (\overline{A} + \overline{C}) \cdot (\overline{A} + D) \cdot (\overline{B} + \overline{C}) \cdot (\overline{B} + D)$

6.3 Umwandlung in jeweils andere Form

- Doppeltes Negieren der Funktion: $Z = \overline{\overline{\overline{A} \cdot \overline{B} + \overline{C} \cdot D}}$
- Umformung "untere" Negation (DeMorgan): $Z = \overline{\overline{A} \cdot \overline{B} \cdot \overline{C} \cdot D} = \overline{(A + B) \cdot (C + D)}$
- Ausmultiplizieren: $Z = \overline{(A + B) \cdot (C + D)} = \overline{A \cdot C + A \cdot D + B \cdot C + B \cdot D}$
- Umformung "obere" Negation (DeMorgan):
 $Z = \overline{AC \cdot AD \cdot BC \cdot BD} = (\overline{A} + \overline{C}) \cdot (\overline{A} + D) \cdot (\overline{B} + \overline{C}) \cdot (\overline{B} + D)$

Analog von KNF (KNF) nach DNF (DNF).

6.4 Shannon Entwicklung

$f = x_i \cdot f_{x_i} + \overline{x_i} \cdot f_{\overline{x_i}} = (x_i + f_{\overline{x_i}}) \cdot (\overline{x_i} + f_{x_i}) = (f_{x_i} \oplus f_{\overline{x_i}}) \cdot x_i \oplus f_{\overline{x_i}}$
 $\overline{f} = x_i \cdot \overline{f_{x_i}} + \overline{x_i} \cdot \overline{f_{\overline{x_i}}}$

7 Logikminimierung

7.1 Nomenklatur

- m_i Minterm: UND-Term in dem alle Variablen vorkommen (aus KDNF)
- M_i Maxterm: ODER-Term in dem alle Variablen vorkommen (aus KKNF)
- c_i Implikant: UND-Term in dem freie Variablen vorkommen können
- C_i Implikat: ODER-Term in dem freie Variablen vorkommen können
- p_i Primimplikant: UND-Term mit maximal freien Variablen
- P_i Primimplikat: ODER-Term mit maximal freien Variablen

7.2 Karnaugh-Diagramm

Zyklische Gray-Codierung:	2-dim	00 01 11 10
	3-dim	000 001 011 010 110 111 101 100
$\begin{matrix} & z \backslash xy & 00 & 01 & 11 & 10 \\ 0 & & 1 & 0 & 0 & 0 \\ 1 & & X & 1 & 1 & 0 \end{matrix}$		Gleiche Zellen zusammenfassen: z.B. $\overline{x}y + y \cdot z$

Don't Care Werte ausnutzen!
Achtung: Auf eventuelle Unterdefiniertheit überprüfen (Redundante Zeilen) (Kreiert Don't Cares)
Immer vollständig mit Nullen und Einsen ausfüllen

7.3 Quine Methode

geg.: DNF/DNF oder Wertetabelle von $f(x)$
ges.: alle Primimplikanten p_i (VollSOP)

Spezielles Resolutionsgesetz: $x \cdot a + \overline{x} \cdot a = a$
Absorptionsgesetz: $a + a \cdot b = a$

- KDNF/KDNF bestimmen (z.B. $f(x, y, z) = xy = xyz + xy\overline{z}$)
- Alle Minterme in Tabelle eintragen (Index von m ist (binär)Wert des Minterms)
- 1-Kubus: Minterme die sich um eine Negation unterscheiden, zu einem Term verschmolzen (Resolutionsgesetz)
- Der 1-Kubus muss zusammenhängend sein! (d.h. alle 1-Kubus Minterme müssen zusammenhängen)
- Wenn möglich 2-Kubus bilden.
- Wenn keine Kubenbildung mehr möglich → Primimplikanten

Beispiel (Quine Methode):

	0-Kubus	A	1-Kubus	R	A	2-Kubus	A
m_1	$\overline{x_1}\overline{x_2}x_3$	✓	$\overline{x_2}x_3$	$m_1 \& m_5$	p_1		
m_4	$x_1\overline{x_2}\overline{x_3}$	✓	$x_1\overline{x_2}$	$m_4 \& m_5$	✓	x_1	p_2
m_5	$x_1\overline{x_2}x_3$	✓	$x_1\overline{x_3}$	$m_4 \& m_6$	✓		
m_6	$x_1x_2\overline{x_3}$	✓	x_1x_3	$m_5 \& m_7$	✓		
m_7	$x_1x_2x_3$	✓	x_1x_2	$m_6 \& m_7$	✓		

$\Rightarrow f(x_1, x_2, x_3) = p_1 + p_2 = \overline{x_2}x_3 + x_1$

7.4 Resolventenmethode

Ziel: alle Primimplikanten

Wende folgende Gesetze an:
Absorptionsgesetz: $a + ab = a$
allgemeines Resolutionsgesetz: $x \cdot a + \overline{x} \cdot b = x \cdot a + \overline{x} \cdot b + ab$

Anwendung mit Schichtenalgorithmus

- schreibe die Funktion f in die 0. Schicht
- bilde **alle möglichen** Resolventen aus der 0. Schicht und schreibe sie in die nächste Schicht als ODER Verknüpfungen (Resolventen zu f "hinzufügen")
- überprüfe ob Resolventen aus der 1. Schicht Kuben aus Schicht 0 überdecken(Absorption) und streiche diese Kuben aus Schicht 0
- Schicht i besteht aus den möglichen Resolventen von Schicht 0 bis $(i - 1)$. Abgestrichene Kuben aus vorherigen Schichten brauchen **nicht** mehr beachtet werden.
- Sobald in der i-ten Schicht +1 steht oder keine weiteren Resolventen gebildet werden können, ist man fertig. \Rightarrow alle nicht ausgestrichenen Terme bilden die VollSOP

$f(x_1, \dots, x_n)$	Schicht
$x \cdot w + \overline{x} \cdot w + x \cdot y \cdot w \cdot \overline{z} + \overline{x} \cdot y \cdot w \cdot \overline{z} + \overline{y} \cdot w \cdot \overline{z}$	0
$+w + y \cdot w \cdot \overline{z}$	1
$+w \cdot \overline{z}$	2
$+w$	3

7.5 Überlagerung Bestimmung der MinSOP

Geg: KDNF/KDNF ($\sum m_i$) und VollSOP ($\sum p_i$) Ges: MinSOP (Minimalform)
Überdeckung: $C = (m_0 \subseteq p_1) \cdot (m_2 \subseteq p_1 + m_2 \subseteq p_2) \stackrel{!}{=} 1$
 $C = \tau_1 \cdot (\tau_1 + \tau_2) = \tau_1 + \tau_1 \tau_2 = \tau_1$

Alternativ: Mit Überdeckungstabelle bestimmen. Bsp:

	Minterme				
Primterme	m_1	m_2	\dots	m_N	$L(p_i)$
p_1	✓				$L(p_1)$
p_2	✓			✓	$L(p_2)$
\vdots					\vdots
p_K		✓			$L(p_K)$

Algorithmus:

- Suche Spalten mit nur einem Minterm.
- Streiche andere Spalten des zugehörigen Primterms.
- Streiche Primterme, dessen Minterme alle gestrichen sind.


K : Anzahl der Primterme
 N : Anzahl der Minterme
 $L(p_i)$: Kosten/Länge der Primimplikanten
 $L(z)$: Länge des Terms z = Summe der Literale in Teiltermen + Anzahl der Teilterme

8 Halbleiter

	Isolator	Metall	undotiert	N-Typ	P-Typ
Ladungsträger	Keine	e^-	e^- / e^+	e^-	e^+
Leitfähigkeit	Keine	Sehr hoch	$\propto T$	Hoch	Mittel

9 MOS-FET's

Metal Oxide Semiconductor Field Effekt Transistor



9.1 Bauteilparameter

Verstärkung:	$\beta = K' \frac{W}{L}$ mit $K' = \frac{\mu \epsilon_{ox} \epsilon_0}{t_{ox}}$	$[\beta] = \frac{A}{V^2}$
Kanalweite	W	
Kanallänge	L	
Elektronenbeweglichkeit	μ	$\mu_n \approx 250 \cdot 10^{-4} \frac{m^2}{Vs}, \mu_p \approx 100 \cdot 10^{-4} \frac{m^2}{Vs}$
rel. Dielektrizität des Gateoxyds	ϵ_{ox}	$\approx 3,9$
Dielektrizitätskonstante	ϵ_0	$= 8.8541878 \cdot 10^{-12} \frac{As}{Vm}$
Gateoxyddicke	t_{ox}	
Verstärkung	$\beta = \frac{\mu n \epsilon_{ox} \epsilon_0}{t_{ox}} \cdot \frac{W}{L} = K' \frac{W}{L} = \frac{\mu n C_G}{L^2}$	
Kapazität	$C_G = \epsilon_{ox} \epsilon_0 \frac{WL}{t_{ox}}$	
Verzögerungszeit	$t_{pHL} \propto \frac{C_L t_{ox} L_p}{W_p \mu_p \epsilon_{ox} (V_{DD} - V_{th})}$	
Verzögerungszeit	t_{pHL}	Propagation delay von 90% auf 10%
Verzögerungszeit	t_{pLH}	Propagation delay von 10% auf 90%

- große Kanalweite \Rightarrow große Drain-Störme \Rightarrow schnelle Schaltgeschwindigkeit (da $i_d \propto \beta \propto \frac{W}{L}$)
Aber: große Fläche.
- nMos schaltet schneller als pMOS

9.2 Drainstrom


nMos (p-dotiertes Substrat, n-dotierte Drain/Source), schlechter pull up (Pegeldegenerierung)

Id = { 0, für Ugs - Uth ≤ 0 (Sperrber.)
β[(ug_s - Uth) · uds - 1/2 uds^2], für 0 ≤ Ugs - Uth ≤ uds (linearer Ber.)
1/2 β · (ug_s - Uth)^2, für 0 ≤ Ugs - Uth ≤ uds (Sättigungsber.) }


pMos (n-dotiertes Substrat, p-dotierte Drain/Source), schlechter pull down (Pegeldegenerierung)

Id = { 0, für Ugs - Uth ≥ 0 (Sperrber.)
-β[(ug_s - Uth) · uds - 1/2 uds^2], für 0 ≥ Ugs - Uth ≤ uds (linearer Ber.)
-1/2 β · (ug_s - Uth)^2, für 0 ≥ Ugs - Uth ≤ uds (Sättigungsber.) }

9.3 pMos und nMos




9.4 Kondensatoraufgaben




9.4.1 Laden
Kondensator C lädt, solange ID > 0
→ C lädt, solange ugs - Uth ≥ uds ≥ 0
9.4.2 Entladen
Source und Drain werden vertauscht.
Auf Gatespannung achten.

9.5 Gatterschwellspannungsaufgaben



10 CMOS - Logik

Vorteil: (Fast) nur bei Schaltvorgängen Verlustleistung - wenig statische Verluste
Drei Grundgatter der CMOS-Technologie:



Falls GND und VDD vertauscht würden, dann NAND → AND und NOR → OR
Allerdings schlechte Pegelgenerierung.

10.1 Gatterdesign

Table with 3 columns: Netzwerk Transistoren, Pull-Down nMos, Pull-Up pMos. Rows for AND, OR gates.


- 1. Möglichkeit: Direkt; ggf. Inverter vor die Eingänge und Ausgänge schalten.
2. Möglichkeit: Mit boolesche Algebra die Funktion nur mit NAND und NOR darstellen.

10.2 Umwandlung in Nand und Nor

Table showing the conversion of logic gates (NOT, AND, OR, NAND, NOR) into NAND and NOR forms.

10.3 CMOS Verlustleistung

Inverterschaltvorgang VA : 0 → 1:




Achtung: Logikpegel sind über die Steigung der |VTC| ≤ 1 des Inverters definiert.
Zusammensetzung Ishort:

Table showing the components of Ishort for different transistor regions: Transistor, (0, Vtn), (Vtn, VDD/2), Um VDD/2, (VDD/2, VDD - |Vtp|), (VDD - Vtp, VDD).

Dynamische Verlustleistung
Pdyn = Pcap + Pshort
Kapazitive Verluste
Pcap = α01 fCL VDD^2
Kurzschlussstrom
Pshort = α01 fβn τ (VDD - 2Vtn)^3
Schalthäufigkeit
α0 → 1 = Schaltvorgänge(pos. Flanke) / # Betrachtete Takte (max 0.5)
Schalthäufigkeit (periodisch)
α = fswitch / fclk
Abhängig von den Signalfanken, mit Schaltfunktionen verknüpft
≈ VDD1 / ∝ Schaltzeit: VDD2 = tD1 / tD2 (bei Schaltnetzen tlog)
Verzögerungszeit tpd ∝ CL tox Lp / Wp μp ε (VDD - Vth)
tpd ist Zeit zwischen crossover 50% von Eingang zu crossover 50% am Ausgang.
Steigend mit: Kapazitiver Last, Oxiddicke, Kanallänge, Schwellspannung
Sinkend mit: Kanalweite, Ladungsträger Beweglichkeit, Oxyd Dielektrizität, Versorgungsspannung

Statische Verlustleistung Pstat: Sub-Schwellströme, Leckströme, Gate-Ströme Abhängigkeit:
VDD ↑: Pstat ↑ Vth ↑: Pstat ↓ (aber nicht proportional)

11 Volladdierer (VA)/Ripple-C(u)arry-Adder




Generate gn = an · bn
Propagate pn = an ⊕ bn
Summenbit Sn = cn ⊕ pn = an ⊕ bn ⊕ cn
Sn = an bn cn + an bn cn + an bn cn + an bn cn (Ungerade Anzahl von Eingängen 1)
Carry-out cn+1 = cn · pn + gn
cn+1 = an bn cn + an bn cn + an bn cn + an bn cn (Mindesten zwei Eingänge 1)

Laufzeiten
tsn = { tcn + txor tcn > txor
2txor sonst
tcn+1 = { tand + tor an = bn = 1 (gn = 1)
txor + tand + tor an = bn = 0 (pn = 0, gn = 0)
tcn + tand + tor an ≠ bn (pn = 1)

11.1 Multibit Addierer / Subtrahierer

Subtraktion entspricht Addition mit negativem Subtrahenden
Zweierkomplement zur Bildung des negativen Subtrahenden
→ Invertieren aller Bits des Subtrahenden und Addition von 1
XOR : X ⊕ 0 = X, X ⊕ 1 = X



12 Sequentielle Logik

Logik mit Gedächtnis (Speicher).

12.1 Begriffe/Bedingungen

Table defining timing parameters: tSetup, tHold, tc2q, Min. Taktperiode, Max. Taktfrequenz, Holdzeitbedingung, Durchsatz, Latenz.

12.2 Pipelining

Nur bei synchronen(taktgesteuerten) Schaltungen möglich!

- Aufteilen langer kombinatorischer Pfade durch Einfügen zusätzlicher Registerstufen
→ Möglichst Halbierung des längsten Pfades
- Zeitverhalten beachten (evtl. Dummy-Gatter einfügen)
- Durchsatz erhöht sich entsprechend der Steigerung der Taktfrequenz
- Gesamtlatenz wird eher größer
- Taktfrequenz erhöht sich

12.3 Parallel Processing

Durchsatz = $\frac{\#Modul}{t_{clk, Modul}} = f$ Latenz = t_{clk}


- Paralleles, gleichzeitiges Verwenden mehrere identischer Schaltnetze
- Zusätzliche Kontrolllogik nötig (Multiplexer)
- Taktfrequenz und Latenz bleiben konstant
- Durchsatz steigt mit der Zahl der Verarbeitungseinheiten
ABER: deutlich höherer Ressourcenverbrauch

13 Speicherelemente

Flüchtig Speicherinhalt gehen verloren, wenn Versorgungsspannung V_{DD} wegfällt - Bsp: *RAM
Nicht Flüchtig Speicherinhalt bleibt auch ohne V_{DD} erhalten - Bsp: Flash
Asynchron Daten werden sofort geschrieben/gelesen.
Synchron Daten werden erst mit $clk_{0 \rightarrow 1}$ geschrieben.
Dynamisch Ohne Refreshzyklen gehen auch bei angelegter V_{DD} Daten verloren - Bsp: DRAM
Statisch Behält den Zustand bei solange V_{DD} anliegt (keine Refreshzyklen nötig) - Bsp: SRAM
Bandbreite: Bitanzahl, die gleichzeitig gelesen/geschrieben werden kann.
Latenz: Zeitverzögerung zwischen Anforderung und Ausgabe von Daten.
Zykluszeit: Minimale Zeitdifferenz zweier Schreib/Lesezugriffe.


Speicherkapazität = Wortbreite · 2^{Adressbreite}

13.1 Speicherzelle/Register



Ring aus zwei Invertiern.
 Logikpegel kann nur mit öffnen des Inverter-Rings gesetzt werden.


13.2 Latch



Set-Reset Latch:
 Zwei gegenseitig rückgekoppelte NAND-Gatter.

Active Low Logik:
 $\bar{S} = 0 \Rightarrow Q = 1, \bar{R} = 0 \Rightarrow Q = 0$


\bar{R}	\bar{S}	Q
1	1	Q
0	1	0
1	0	1
0	0	$Q = \bar{Q}$



Enable-Latch: ändert Speicherzustand auf D nur wenn $e = 1$.
 Level-Controlled \Leftrightarrow Latch.

e	Q
0	Q
1	D

13.3 Flip-Flop



clk	Q	\bar{Q}
$0 \rightarrow 1$	D	\bar{D}
sonst	Q	\bar{Q}


Besteht aus zwei enable-Latches
Flip-Flop: Ändert Zustand bei steigender/(fallender) Taktflanke.

14 Automaten



DFA 6-Tupel $\{I, O, S, R, f, g\}$

I	Eingabealphabet
O	Ausgabealphabet
S	Menge von Zuständen
$R \subseteq S$	Menge der Anfangszustände
$f : S \times I \rightarrow S$	Übergangsrelation
g	Ausgaberektion

Moore Automat



Mealy Automat



Zustandsnummerierung immer einfügen.

Moore	Mealy
Output hängt nur vom Zustand ab	Output hängt von Zustand und Eingabe ab
Kein direkter kombinatorischer Pfad Eingang \Rightarrow Ausgang	Generell weniger Zustände als Moore.
$s' = f(s, i), o = g(s)$	$s' = f(s, i), o = g(s, i)$
$g : S \rightarrow O$	$g : S \times I \rightarrow O$

14.1 Wahrheitstabelle einer FSM

i	$S = S_0 \dots S_n$	o	$S' = S'_1 \dots S'_n$
0	0...0	$o_{0,0 \dots 0}$	$S'_{0,0 \dots 0}$
⋮	⋮	⋮	⋮
1	1...1	$o_{1,1 \dots 1}$	$S'_{1,1 \dots 1}$

Moore: o ist $f(S)$, nächster Zustand $S' = f(i, S)$
Mealy: o ist $f(i, S)$, nächster Zustand $S' = f(i, S)$