


PROGRAMACIÓN DE MICROCONTROLADORES ARM

FABRICUM - PUCP



Sesión 7 - 20/07/2023:

- Conversor Analogico Digital
 - · Descripción de la operación
 - · Modos de operación
 - Registros de configuración
 - · Ejemplos de aplicación
- Temporizadores
 - Pre Escaladores
 - Modo PWM
 - · Señales en el osciloscopio




Conversor Analógico Digital

Programación de microcontroladores ARM - Sesión 7



Conversión Analógica a Digital





Modos de operación

Para el microcontrolador STM32F103C8T6 se tienen los siguientes modos de operación.

- Conversión simple
- Conversión continua
- Modo de escaneo
- Lecturas por interrupción
- Modo discontinuo



Alineamiento de datos y resolución

Figure 27. Right alignment of data





Figure 28. Left alignment of data



Registro de estado del ADC

11.12.1 ADC status register (ADC_SR)

Address offset: 0x00

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
							Res	served							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
_					Decem	200			• •		STRT	JSTRT	JEOC	EOC	AWD
					Reserve	a					rc_w0	rc_w0	rc_w0	rc_w0	rc_w0

11.12.2 ADC control register 1 (ADC_CR1)

Address offset: 0x04

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			Res	erved				AWDE N	JAWDE N	Rese	rved		DUALN	IOD[3:0]	£9.
								rw	rw	2		rw	rw	rw	rw
15	14:	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIS	SCNUM[2:0]	JDISCE N	DISC	JAUTO	AWD SGL	SCAN	JEOC IE	AWDIE	EOCIE		Α	WDCH[4	:0]	
rw.	rw	rw	rw	ΓW	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

11.12.3 ADC control register 2 (ADC_CR2)

Address offset: 0x08

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	•		Res	served				TSVRE FE	SWSTA	JSWST ART	EXTTR IG	E	XTSEL[2	:0]	Res.
								rw	rw	rw	rw	rw	rw	rw	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
JEXTT RIG	JE	XTSEL[2	:0]	ALIGN	Rese	erved	DMA		Rese	erved		RST	CAL	CONT	ADON
rw	rw	rw	rw	rw	Re	es.	rw]			[rw	rw	rw	rw

11.12.4 ADC sample time register 1 (ADC_SMPR1)

Address offset: 0x0C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			Poo	erved				5	SMP17[2:0	0]	9	SMP16[2:	0]	SMP*	15[2:1]
			rtes	erveu				rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP 15_0	S	MP14[2:	0]	5	SMP13[2:	0]	5	SMP12[2:0	0]		SMP11[2:0	0]	5	SMP10[2:	oj .
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

11.12.5 ADC sample time register 2 (ADC_SMPR2)

Address offset: 0x10

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	erved		SMP9[2:0)]		SMP8[2:0)]		SMP7[2:0)]		SMP6[2:0]	SMP	5[2:1]
Re	es.	rw	rw	rw	rw	rw									
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SMP 5_0		SMP4[2:0)]		SMP3[2:0	0]		SMP2[2:0]		SMP1[2:0]	10	SMP0[2:0]
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

11.12.9 ADC regular sequence register 1 (ADC_SQR1)

Address offset: 0x2C

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			D						L[3	3:0]			SQ1	6[4:1]	.50
			Rese	ervea				rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ16_0			SQ15[4:0]	8		in A	SQ14[4:0]	1			SQ13[4:0]	8
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

11.12.10 ADC regular sequence register 2 (ADC_SQR2)

Address offset: 0x30

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Rese	nuad			SQ12[4:0)]			j	SQ11[4:0]			SQ1	0[4:1]	
Rese	erveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ10_ 0			SQ9[4:0]	l				SQ8[4:0]	2	4			SQ7[4:0]		
rw	rw	rw	rw	rw	rw	rw	ГW	rw	rw	rw	rw	rw	rw	rw	rw

11.12.11 ADC regular sequence register 3 (ADC_SQR3)


Address offset: 0x34

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Door	erved		58	SQ6[4:0]]			9	SQ5[4:0]				SQ4	[4:1]	-00
Rese	erveu	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SQ4_0			SQ3[4:0]	l				SQ2[4:0]					SQ1[4:0]		20
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw


Ejemplos de aplicación

Para este módulo se desarrollarán los siguientes ejemplos

- Lectura de un potenciómetro
- Puerto PA2








Temporizadores


Programación de microcontroladores ARM - Sesión 7



Temporizadores

El concepto de un temporizador tiene como punto de partida el uso de contadores a través de los cuales se pueden generar cierto tipo de ondas. Estos contadores se reinician al finalizar su cuenta y en el caso del microcontrolador STM32F103C8T6 se tiene una resolución de 16 bits para el contador. Dicha cuenta puede ser truncada o configurada a través de los registros del microcontrolador. Como todo circuito digital la operación del contador es síncrona










Fuentes de reloj

Para mantener una operación síncrona se necesita de una señal de reloj que pueda llegar al módulo, para esto se tienen circuitos como pre escaladores los cuales permiten dividir la frecuencia de ingreso al módulo para obtener el requerimiento deseado. La fuente de reloj de ingreso es de 8 Mhz y se puede revisar en los registros RCC_CFGR.






Fuentes de reloj






Preescalador - TIMx-PSC



PUCP

Modo PWM

Las ondas PWM son señales digitales que a partir de un ciclo de trabajo permiten emular voltajes analógicos. Este tipo de señales son muy utilizadas para control de intensidad, control de velocidad en motores o variadores de frecuencia





Modo PWM

15.3.9 PWM mode

Pulse width modulation mode allows generating a signal with a frequency determined by the value of the TIMx_ARR register and a duty cycle determined by the value of the TIMx_CCRx register.

The PWM mode can be selected independently on each channel (one PWM per OCx output) by writing 110 (PWM mode 1) or '111 (PWM mode 2) in the OCxM bits in the TIMx_CCMRx register. The user must enable the corresponding preload register by setting the OCxPE bit in the TIMx_CCMRx register, and eventually the auto-reload preload register by setting the ARPE bit in the TIMx_CR1 register.

As the preload registers are transferred to the shadow registers only when an update event occurs, before starting the counter, the user has to initialize all the registers by setting the UG bit in the TIMx EGR register.

OCx polarity is software programmable using the CCxP bit in the TIMx_CCER register. It can be programmed as active high or active low. OCx output is enabled by the CCxE bit in the TIMx_CCER register. Refer to the TIMx_CCERx register description for more details.


In PWM mode (1 or 2), TIMx_CNT and TIMx_CCRx are always compared to determine whether TIMx_CCRx ⊆ TIMx_CNT or TIMx_CNT ⊆ TIMx_CCRx (depending on the direction of the counter). However, to comply with the ETRF (OCREF can be cleared by an external event through the ETR signal until the next PWM period), the OCREF signal is asserted only:

- . When the result of the comparison changes, or
- When the output compare mode (OCxM bits in TIMx_CCMRx register) switches from the "frozen" configuration (no comparison, OCxM='000) to one of the PWM modes (OCxM='110 or '111).



Cuenta en el temporizador - TIMX-ARR





Onda PWM - TIMX-CCRX





Figure 91. 6-step generation, COM example (OSSR=1)



15.4.1 TIMx control register 1 (TIMx_CR1)

Address offset: 0x00

Reset value: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		Rese	mund			CKE	[1:0]	ARPE	CI	MS	DIR	OPM	URS	UDIS	CEN
		певе	erveu			rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

16.4.9 TIM9/12 prescaler (TIMx_PSC)

Address offset: 0x28

Reset value: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							PSC	[15:0]							- 3
rw	TW	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	TW	rw	rw	ΓW

15.4.7 TIMx capture/compare mode register 1 (TIMx_CCMR1)

Address offset: 0x18

Reset value: 0x0000

The channels can be used in input (capture mode) or in output (compare mode). The direction of a channel is defined by configuring the corresponding CCxS bits. All the other bits of this register have a different function in input and in output mode. For a given bit, OCxx describes its function when the channel is configured in output, ICxx describes its function when the channel is configured in input. Take care that the same bit can have a different meaning for the input stage and for the output stage.

14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	OC2M[2:0]		OC2PE	OC2FE	cca	011-01	OC1CE	- 4	OC1M[2:0]	Ř.	OC1PE	OC1FE	CCI	014-01
IC2F	[3:0]		IC2PS	C[1:0]	002	S[1.0]	- 8	IC1	F[3:0]	9,	IC1P5	C[1:0]	001	o[1.0]
TW.	ΓW	TW	ΓW	rw	FW	TW.	rw	TW.	TW.	FW.	rw	ΓW	TW	ΓW
	IC2F	14 13 OC2M[2:0] IC2F[3:0] rw rw	IC2F[3:0]	IC2F[3:0] IC2PS	IC2F[3:0] IC2PSC[1:0]	IC2F[3:0] IC2PSC[1:0] CC2:	IC2F[3:0] IC2PSC[1:0] CC2S[1:0]	IC2F[3:0] IC2PSC[1:0] CC2S[1:0]	IC2F[3:0] IC2PSC[1:0] CC2S[1:0] IC1I	IC2F[3:0] IC2PSC[1:0] CC2S[1:0] IC1F[3:0]	IC2F[3:0] IC2PSC[1:0] CC2S[1:0] IC1F[3:0]	IC2F[3:0] IC2PSC[1:0] IC1F[3:0] IC1PS	IC2F[3:0] IC2PSC[1:0] IC1F[3:0] IC1PSC[1:0]	IC2F[3:0] IC2PSC[1:0] CC2S[1:0] IC1F[3:0] IC1PSC[1:0] CC15

15.4.8 TIMx capture/compare mode register 2 (TIMx CCMR2)

Address offset: 0x1C

Reset value: 0x0000

Refer to the above CCMR1 register description.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OC4CE		OC4M[2:0]		OC4PE	OC4FE	004	264-00	OC3CE		OC3M[2:0]	d (OC3PE	OC3FE	003	014-01
	IC4	F[3:0]		IC4PS	C[1:0]	004	S[1:0]	1	IC3F	[3:0]		IC3P5	SC[1:0]	003	S[1:0]
rw	ΓW	rw	rw	rw	rw.	ΓW	rw	rw	rw:	ΓW	rw.	rw	rw	rw	ΓW



15.4.9 TIMx capture/compare enable register (TIMx_CCER)

Address offset: 0x20

Reset value: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bor	onund	CC4P	CC4E	Reserved	nund	CC3P	CC3E	Bor	Reserved	CC2P	CC2E	Boss	erved	CC1P	CC1E
rtes	erved	rw	ΓW	riese	erveu	rw	rw	rtes	erveu	rw	rw	rtese	aveu	rw	rw

15.4.12 TIMx auto-reload register (TIMx_ARR)

Address offset: 0x2C

Reset value: 0xFFFF

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
							ARR	[15:0]							
rw	rw	ΓW	rw	ΓW	ΓW	rw	rw	rw	rw	TW .	ΓW	rw	rw	rw	ΓW

Address offset: 0x34

Reset value: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCR1[15:0]															
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rwiro	rw/ro	rw/ro	rwiro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rwiro	rw/ro

15.4.14 TIMx capture/compare register 2 (TIMx_CCR2)

Address offset: 0x38

Reset value: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	CCR2[15:0]														
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rwiro	rw/ro									

15.4.15 TIMx capture/compare register 3 (TIMx_CCR3)

Address offset: 0x3C

Reset value: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
33	35).	50.	10 1	10 S	8 8	8 8	CCR	3[15:0]	e 0	E 0	E A1	ž //	ž 76	16	
rw/ro	rw/ro	rw/ro	rwiro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro

15.4.16 TIMx capture/compare register 4 (TIMx_CCR4)

Address offset: 0x40

Reset value: 0x0000

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	CCR4[15:0]														
rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro	rw/ro



Principales aplicaciones

Las ondas PWM tienen una amplia variedad aplicaciones relacionadas de accionamiento de motores y control de velocidad. En sistemas de propulsión marina y aérea también se puede apreciar este tipo de ondas. Dentro de los sistemas robóticos, muchos elementos de posicionamiento poseen ondas PWM como interfaces de control.








Control de motores

En la actualidad el control de motores se realiza a través de drivers de potencia, los cuales en su circuito de control requieren puertos PWM como interfaz. Dos de los driver muy utilizados con el TB6612FNG y RoboClaw








Vin entre 5 y 15V. Al usar alimentación externa SIEMPRE poner con GND común.



Diagrama esquemático





Ejemplos de aplicación

Para este módulo se desarrollarán los siguientes ejemplos

- Generación de onda PWM
- Control de motor DC
- Control de posición de un servomotor
- Control de un servomotor con un potenciómetro

