11. Processa	dor Didáctico Simples (P8_V1)	11-2
11.1 Def	inição da arquitectura	11-2
11.2 Cor	njunto das instruções (ISA)	11-3
11.2.1	Instruções de Transferência	11-5
11.2.2	Instruções de Processamento	11-5
11.2.3	Instruções de controlo de fluxo	11-7
11.3 Imp	olementação do P8_V1	11-11
11.3.1	Estrutura do P8_V1	11-14
11.3.2	Formato das micro-instruções	11-15
11.3.3	Código das instruções	11-16
11.3.4	Modulo Descodificador (Instruction Decoder)	11-17

11. Processador Didáctico Simples (P8_V1)

A introdução de uma arquitectura didáctica simples tem como único objectivo a fácil compreensão das várias componentes de um processador enquanto sistema programável.

Embora abordemos as várias alternativas, optaremos sempre por uma arquitectura que esteja mais de acordo com as actuais arquitecturas.

11.1 Definição da arquitectura

Como já foi referido anteriormente, existem essencialmente dois tipos de arquitectura: CISC (computador com um conjunto de instruções complexo) e RISC (computador com um conjunto de instruções reduzido), também denominada arquitectura LOAD/STORE. Esta última denominação será talvez mais adequada, por existirem hoje CPUs com arquitectura RISC com um conjunto de instruções muito vasto. As arquitecturas CISC desde os anos 70 até aos anos 90 dominaram o mercado de computadores, pois apresentavam um melhor desempenho que as arquitecturas RISC. Ao que se deve então a inversão desta tendência? A razão, é que as arquitecturas CISC, têm um conjunto de instruções muito irregular sob vários pontos de vista, o formato, a dimensão, o acesso a memória, etc. As arquitecturas RISC são, muito regulares no formato, na dimensão e no acesso à memória. Contrariamente ao CISC, nos processadores RISC o acesso à memória de dados só é realizado pelas instruções LOAD e STORE. São essencialmente estes factores que têm levado a baptizar as novas arquitecturas como sendo ou não arquitecturas RISC. Com o aumento da capacidade de integração, esta característica veio trazer-lhe uma grande vantagem pois, por ser regular permitiu construir arquitecturas pipeline, ou seja, arquitecturas que permitem executar várias instruções em cadeia, levando a que o CPU possa em cada clock dar início a uma instrução e finalizar outra, podendo quase dizer-se que as instruções são executadas num único ciclo de relógio. Ao longo deste documento optaremos por uma arquitectura dita LOAD/STORE que, como já foi referido anteriormente têm as seguintes características:

- As instruções realizam operações elementares;
- Grande número de registos internos;
- Acesso à memória de dados é realizado exclusivamente pelas instruções LOAD e STORE;
- Instruções têm tamanho fixo, constituídas por uma única palavra de memória.

A maioria dos processadores disponíveis no mercado, utilizam o mesmo espaço de memória para código e dados, e são denominadas arquitecturas Von Neumann. Para simplicidade de compreensão, usaremos numa primeira fase uma arquitectura denominada Harvard, que dispõe de uma memória para armazenar o código (memória de código), e outra para armazenar os dados (memória de dados), ambas compostas por 256 elementos.

Para que a arquitectura possa evoluir no sentido de existir uma única memória para dados e código, a dimensão da instrução está limitada à largura do bus de dados da memória de dados.

No que diz respeito à sequência de acções, a arquitectura terá duas fases:

- (1) fase de preparação (*fetch*) que corresponde a estabelecer um novo valor para o registo PC e assim se obter a partir da memória de código a nova instrução a ser executada;
- (2) fase de execução (execute) onde são registados os valores produzidos pela instrução corrente.

11.2 Conjunto das instruções (ISA)

Uma vez que o P8_V1 é uma arquitectura LOAD/STORE, as instruções que constituem o ISA, têm dimensão fixa. Nos bits que constituem a instrução estão contidos o código da instrução e os parâmetros, quando necessários.

Este formato de instrução implica algumas restrições à arquitectura do ISA, como sejam: necessidade de acumulação interna ao CPU, de operandos e de resultados e limitação na dimensão dos operandos. Embora um CPU possa ter vários registos internos para assegurar o seu funcionamento, só alguns destes registos serão vistos pelo programador e denominam-se por registos aplicacionais. O P8_V1 tem quatro registos aplicacionais, R0 a R3 organizados em vector. Um registo de denominado PSR para conter as flags resultantes das operações aritméticas. Os registos de R0 a R3 servem de operandos e resultado da ALU. Nas operações aritméticas os operandos A e B podem ser quaisquer dos registos R0 a R3, o resultado é sempre depositado num dos registos. O P8_V1 é um CPU de oito bits (byte), ou seja, os elementos guardados em memória, o bus de dados e os registos internos são de oito bits.

Na Tabela 11-1 é apresentado o conjunto de todas as instruções a que o P8_V1 obedece. Nela se podem observar as mnemónicas, os parâmetros, as descrições das operações realizadas e um exemplo de construção para cada uma delas.

O conjunto das instruções está dividido em três grupos:

- Transferência de memória, composto pelas instruções que transferem dados entre o CPU e a memória;
- Transferência de registo imediato, composto pela instrução que inicia um registo com um valor constante.
- Processamento, constituído pelas instruções que utilizam explicitamente a ALU;
- Controlo de Fluxo, composto pelas instruções que modificam de forma condicional ou incondicional o valor do registo PC provocando, quebra de sequencialidade;

É com este conjunto de instruções vulgarmente denominado *assembler* que irão ser escritos os programas.

Mnemónica	Parâmetro	Descrição	Exemplo
ldr	rd,direct3	rd=data_mem [direct3]	ldr r1,var2
str	rs,direct3	data_mem [direct3] = rs	str r2,var1
ldr	rd,[ri]	rd = data_mem [ri]	ldr r1,[r3]
str	rs,[ri]	data_mem [ri] = rs	str r0,[r1]
mov	rd,imm2	rd = imm2	mov r1,1
cmp	rn,rm	rn - rm	cmp r2,r0
add	rn,rm	rn = rn + rm	add r0,r2
sub	rn,rm	rn = rn - rm	sub r1,r3
bzs/beq	Offset5	if (z==1) pc+=offset5	bzs label
bcs/blo	Offset5	if (cy==1) pc+=offset5	bcs label
b	Offset5	pc+=offset5	b label

Tabela 11-1 - Conjunto de instruções

rd registo destino (r0-r3)
rs registo de indirecção (r)

ri registo de indirecção (r0-r3)

direct3 endereço da memória de dados especificado a três bits (0-7).

Imm2 constante imediata constituída por dois bits (0-3).

offset5 inteiro de 5 bits com sinal [-16 a +15].

Nota: Apenas as instruções aritméticas afectam as flags.

Quanto ao registo PSR, constituído por dois bits, armazena as *flags* **CY** e **Z** com a seguinte informação:

- CY reflecte uma de duas situações:
 - o Cy arrasto da soma
 - o Bw défice da subtracção
- **Z** indica que resultado da operação foi igual a zero.

11.2.1 Instruções de Transferência

Estas instruções permitem transferir valores entre os registos R0 a R3 e a memória de dados. Os valores em memória podem ser acedidos de forma directa ou indirecta. A transferência pode ser ainda de modo imediato, ou seja, carregar um registo com uma constante contida na instrução.

Como se pode constatar no conjunto destas instruções, os parâmetros estão limitados em dimensão, ou seja, a constante está limitada a valores entre 0 e 3 e não acede de forma directa a todos os conteúdos da memória de dados. Estas são sem dúvida, as mais graves limitações deste tipo de arquitecturas, que como veremos adiante é ultrapassada recorrendo a instruções especificamente disponíveis para o efeito. As instruções de transferência não afectam o registo PSR.

ldr (*load register*) transfere para um registo (r0 a r3) um conteúdo de memória.

str (*store register*) transfere o conteúdo de um registo (r0 a r3) para uma posição de memória.

mov move para um registo R0 a R3 uma constante.

zeros à esquerda.

ldr rd,direct3 ; (load direct) carrega no registo rd o valor lido da memória de dados cujo endereço é estabelecido pelo parâmetro direc3 (3 bits), estendido com 5 zeros à esquerda.

ldr rd, [ri] ; (load Indirect) carrega no registo rd o conteúdo de memória de dados cujo endereço é estabelecido indirectamente pelo valor do registo ri.

str rs, direct3 ; (store Direct) escreve o valor contido no registo rs na memória de dados cujo endereço é estabelecido pelo parâmetro direc3 (3 bits), estendido com 5 zeros à esquerda.

str rs,[ri] ; (*store Indirect*) escreve o valor contido no registo rs na memória de dados cujo endereço é dado indirectamente pelo valor do registo ri.

; (mov) carrega o registo rd com a constante imm2 (2 bits) estendida com 6

Exemplos:

mov rd,imm2

11.2.2 Instruções de Processamento

Estas instruções determinam as operações sobre a ALU. As operações aritméticas têm sempre como operandos e resultado os registos R0 a R3. O registo onde é guardado o resultado é sempre o registo especificado à esquerda. A ALU, além do resultado propriamente dito tem mais duas saídas, uma que informa se o resultado da operação é igual a zero, e outra que informa se existiu arrasto na soma ou falta na subtracção. Esta informação denominada por *flag* é guardada no registo PSR (*Program Status Register*) sempre que é realizada uma instrução aritmética. A informação guardada no registo PSR

será utilizada pelas instruções de controlo de fluxo quando for necessário decidir, por exemplo, qual o conjunto de instruções a realizar caso a última operação aritmética tenha produzido arrasto.

Aritméticas

add rn,rm ; (addition) adiciona os valores de rn e rm, e afecta os registos rn e PSR com o resultado.

sub rn, rm ; (subtraction) subtrai ao valor de rn o valor de rm e afecta os registos rn e PSR com o resultado.

Comparação

cmp rn,rm ; (compar) subtrai ao valor de rn o valor de rm, não regista o resultado, apenas afecta o registo PSR.

Exemplos:

```
x=y-z;
     ldr
            r0,y
     ldr
            r1,z
            r0, r1
     sub
            r0,x
     str
x++;
     ldr
            r0,x
     mov
            r1,1
     add
            r0, r1
     str
            r0,x
x=-1;
     mov
            r0,0
            r1,1
                  ;r0=00000001b
     mov
            r0,r1 ;r0=11111111b
     sub
     str
            r0,x ;x =11111111b=-1 código de complementos a 8 bits
y=x[i];
            r0,x
     mov
                  ;r0= endereço base do array x
     ldr
            r1,i
                     ;r1=i
            r0,r1
     add
            r2,[r0] ;r2=dataMem[r0] r2=x[i]
     ldr
     str
            r2,y
                     ; y=x[i]
x[i]=3; considerando que x não se encontra no espaço directo
x addr:
                   ; variável iniciada com endereço base do array x
      .byte x
      ldr
            r0,x addr
            r1,i
      ldr
            r0,r1
      add
                      ; r0= endereço de x[i]
      mov
            r1,3
      str
           r1,[r0];x[i]=3
x:
      .space X DIM
```

11.2.3 Instruções de controlo de fluxo

Estas instruções, denominadas de salto (*Jump* ou *branch*), permitem alterar a normal sequência de fluxo do programa (entenda-se por normal sequência, a execução da instrução que está no endereço de memória a seguir à que acabou de ser executada), ou seja, permitem alterar o valor do registo PC. Uma vez que é este registo que determina qual o endereço da memória de código onde reside a próxima instrução a ser executada, alterar o seu valor é saltar ou ramifcar para essa instrução. As instruções de *branch* podem ser condicionais ou incondicionais. As condicionais implicam o teste de uma *flag* do PSR e caso a condição seja verdadeira, altera o valor do PC com o parâmetro incluído na instrução, caso contrário deixa que o PC siga a normal sequência. O endereço destino do *branch*, é calculado relativamente ao valor corrente do PC adicionando offset5 estendido para 8 bits com sinal.

bzs/beq offset5 ; (brach if z is set or equal) se a flag z for igual a "1", adiciona ao valor do PC o parâmetro offset5 contido na instrução. Também poderá usar a mnemónica beq (branch if equal), porque um resultado igual a zero após uma subtracção/comparação indica que n==m.

bcs/blo offset5; (branch if cy is set or low) se a flag cy for igual a "1", adiciona ao valor do PC, o parâmetro offset5 contido na instrução. Para tornar mais explicita a condição de salto poder-se-á usar a mnemónica blo (branch low) pois após uma subtracção/comparação a flag de cy=1 indica que n <m.

b offset5 ; (branch unconditional) adiciona ao valor do PC, o parâmetro offset5.

Exemplos:

```
x=(y==0)?2:0
       ldr
              r0,y
       mov
              r1,0
              r0, r1
       cmp
              r1,2
       mov
              L2
       bzs
L1:
       mov
              r1,0
L2:
              r1,x
       str
if (x>y)
   z=-1;
else
   z=k+3;
       ldr
              r0, y
       ldr
              r1,x
       cmp
              r0, r1
       blo
              then
                     ;if borrow x>y
else: ldr
              r0,k
              r1,3
       mov
       add
              r0,r1;r0=k+3
              L2
       b
              r0,0
then:
      mov
       mov
              r1,1
              r0,r1;r0=-1
       sub
L2:
              r0,z
       str
```

Exercícios:

EX_1: Contar quantos zeros existem no array x de dimensão DIM.

```
char x[DIM];
int total=0;
for (i=0; i < DIM; i++)</pre>
  if (x[i]=='\setminus 0') total++;
      .equ
                 DIM, 10
x_addr:
       .byte x
length:
      .byte DIM
total:
      .space 1
      .space DIM
х:
main:
                   ;i=0
;total=0
      mov r0,0
           r1,0
      mov
      ldr r2,length
for:
      cmp r0,r2
      blo
           main 1
      str
             r1, total
      b
main 1:
             r3,x addr
      ldr
             r3, r0
      add
      ldr
             r3,[r3] ; r3=x[i]
      add
            r3,r3
                     ; não afecta flags
      mov
             r3,1
                    ; if (x[i]=='\0')
             main 2
      bzs
main 3:
             r0,r3
      add
                      ;i++
             for
main 2:
      bcs
             main 3
                      ;acautelar o resultado da soma ter sido 256
      add
             r1, r3
             main_3
      b
```

EX_2: Procurar o maior valor contido no int x[] e colocá-lo como conteúdo da variável maior.

```
byte i, maior , x[6];
maior=x[0];
for (i=1; i < x.length(); i++)
  if (x[i] > maior) maior = x[i];
      .equ DIM, 6
x addr:
      .byte x
length:
      .byte DIM
maior:
      .space 1
x:
      .space DIM
main:
            r0,x addr
      ldr
      ldr
            r0, [r0] ; r0=x[0]=maior
                      :i=1
      mov
            r1,1
for:
      ldr r2, length
            r1,r2 ;i-length
      cmp
            for i (i < x.length())
      blo
      str
            r0, maior
      b
for 1:
      ldr
            r3,x addr
      add
            r3, r1
      ldr
            r2,[r3] ;r3=x[i]
            r0, r2
      cmp
      bcs
            for 2
for 3:
      mov
            r3,1
            r1,r3
                     ;i++
      add
      b
            for
for 2:
      ldr
            r0,[r3] ;maior=x[i]
             for 3
      b
```

EX_3: Realizar a multiplicação dos dois operandos de oito bits **M** e **m**, utilizando o algoritmo das somas sucessivas. O resultado é expresso em 16 bits.

```
byte M, m;
int P;
P=0;
if (M!=0)
  for (; m!=0 ; --m)
    P=P+M;
      .space 1
M:
      .space 1
m:
Pl:
      .space 1
Ph:
      .space 1
main:
             r3,0
      mov
             r3,P 1
      str
             r3,Ph;P=0
      str
             r0,M
      ldr
      cmp
             r0,r3
             for end ; if (M==0)
      bzs
      ldr
             r1,m
for:
      cmp
             r1, r3
             for end ; if (m==0)
      bzs
             r2,P 1
      ldr
             r2, r0
      add
             r2,P_l;P_l=P_l+M
       str
             r3,1
      mov
      bcs
             for 1 ; if(P 1+M>255) P h+1
for 2:
             r1, r3 ; --m
       sub
             r3,0
      mov
             for
      b
for 1:
             r2,P h
      ldr
      add
             r2, r3
             r2,Ph;P=P+M (16 bits)
      str
             for \overline{2}
      b
for end
      b
```

11.3 Implementação do P8_V1

Estabelecido o conjunto das instruções e a acção realizada por cada uma delas estamos em condições de desenhar uma estrutura *hardware* que cumpra com os vários requisitos. A estrutura será constituída por um módulo de controlo e um módulo funcional.

Módulo Funcional

Na Figura 11-1 está representada a estrutura base do módulo funcional. O módulo funcional é formado pela memória de dados e pela unidade de processamento.

A unidade de processamento contém, para além do *register file* do PSR e da ALU, os caminhos para a transferência de dados não só entre o *register file* e a ALU, como entre o *register file* e a memória.





Figura 11-1 - Módulo Funcional

Unidade de processamento

Descrição dos vários elementos que constituem a unidade de processamento.

Constituído por 4 registos de 8 bits organizados em vector e que permite que sejam seleccionados em simultâneo quaisquer três registos: um registo a ser escrito e dois a serem lidos. Os registos são síncronos (edge trigger) com controlo de Enable. A necessidade destes elementos serem edge trigger, deve-se ao facto de nas operações aritméticas um mesmo registo ser simultaneamente operando e resultado.

Na Figura 11-2 está representada a estrutura base de um register file.



[corrigir desenho R0 R1 R2 R3]

Figura 11-2

ALUUnidade que realiza as operações ADD e SUB seleccionadas por 1 bit conforme a codificação apresentada na Tabela 11-2.

OP	Operação	Descrição
0	A + B	Adição de A com B
1	A - B	Subtracção de B a A

Tabela 11-2 - Códigos de operação da ALU

PSR registo para conter as flag CY e Z resultantes das operações aritméticas e que servem

de base às instruções de controlo de fluxo. As flags só são registadas quando é executada uma operação aritmética.

multiplexer que determina qual a origem da informação que vai ser escrita no register file. Como se pode ver na Figura 11-1, esta informação pode ter origens em bits da instrução no caso da instrução mov rd, imm2, na memória de dados aquando da execução das instruções ldr, ou na ALU, ao executar as instruções aritméticas add ou sub.

SA mux multiplexer que determina qual a origem da informação que estabelece o endereço da memória de dados, de onde ou para onde vai ser transferida informação. O endereço pode ter origem no registo rb no endereçamento indirecto ou em informação contida na instrução, no caso do endereçamento directo.

ZeroFill estende para oito bits o parâmetro imm2 e direct3 acrescentando zeros à esquerda.

SD mux

Módulo de Controlo

O controlo é formado pela memória de código e pela unidade de controlo.

No módulo de controlo mostrado na Figura 11-3, podemos identificar a memória de código e o sequenciador formado pelos elementos: somador, registo PC, *Index Mux*, *Offset Mux*. Na unidade de controlo, o sequenciador, a cada transição ascendente evolui de uma unidade e põe disponível uma nova instrução a ser executada pelo módulo funcional. Esta sequência pode ser quebrada pela execução de uma instrução *branch*. Esta quebra de sequência é determinada pela soma do valor corrente do registo PC com um *offset* através do multiplexer (Offset Mux). Como se pode observar é a instrução que determina qual a flag a ser testada ou se é incondicional. O módulo **SigExt** realiza a extensão do sinal do parâmetro offset5 para que este possa, em caso de *branch*, ser somado com o o valor de PC que é de oito bits.




Figura 11-3 - Módulo de Controlo emendar F por CY

11.3.1 Estrutura do P8_V1

Na Figura 11-4 é apresentada a estrutura completa do P8_V1, onde se pode observar a interligação entre o módulo funcional e módulo de controlo.




Figura 11-4 - P8_V1, Diagrama de blocos com micro programação horizontal

Descrição dos sinais de entrada externos:

MCLK Esta entrada determina o ritmo de funcionamento do P8_V1. O P8_V1 gera internamente dois sinais ϕ_1 e ϕ_2 , desfasados de 180°, para garantir que o momento de evolução do Módulo de Controlo não coincide com a acção de escrita no Módulo Funcional. Estes dois sinais ϕ_1 e ϕ_2 estabelecem duas fases, uma de *fetch* ϕ_1 e outra de *execute* ϕ_2 . A existência do *flip*-flop D garante *duty cycle* de 50% para os sinais ϕ_1 e ϕ_2 , assegurando desta forma tempos idênticos para a fase *fetch* e para a fase *execute*.

Reset Entrada de natureza assíncrona que quando activada leva a que o registo PC tome o valor zero, e consequentemente fique disponível no bus de dados da memória de código, a primeira instrução da aplicação estabelecida pelo programador. Para garantir que a primeira instrução após reset é executada, a entrada AR no registo PC só é desactivada na fase φ2.

Descrição dos sinais de saída do módulo de controlo:

- **ERF** (*Enable Registers*) permite a escrita no *register file*. Este sinal é activo na execução das instruções **ldr**, **mov**, **add** e **sub**.
- **EP** (*Enable* PSR) controla a escrita das *flags* no registo PSR aquando das operações de processamento **add**, **sub e cmp**;
- **SO** (*Select Offset*) determina se o próximo *fetch* se realiza no endereço dado por PC+1, ou em PC mais o parâmetro offset5 contido nas instruções de *branch* condicional e incondicional;
- **SD** (*Select Data*) selecciona qual a informação a escrever no *register file*. Para a instrução **mov** selecciona imm2, na instrução **ldr** selecciona o valor que está a ser lido da memória de dados, nas instruções **add** e **sub** selecciona o resultado da ALU.
- **DnT** (*Select Dois ou Três*) selecciona se a extensão é de 2 ou de 3 bits para 8 (imm2/direct3).
- SA (Select Address) selecciona qual o parâmetro que estabelece o endereço de acesso à memória de dados. No caso de ldr/str direct3, selecciona o parâmetro contido na instrução. Caso o modo de endereçamento seja indirecto, selecciona a saída B do register file.
- rd/rs/rn (register destination/source/n address) é utilizado nas instruções mov, ldr, add e sub para seleccionar qual dos registos do register file recebe o valor presente na entrada D do register File e qual o registo que fornece o valor para a saída A do register file. Nas instruções de str determina qual o registo fonte do register file que fornece o valor a ser escrito na memória de dados.
- **ri/rm** (register indirect/rm address) estabelece, qual dos registos do *register file* que fornece o valor para a saída B.
- **WR** (*Read/write*) estabelece se a acção sobre a memória de dados é de escrita ou leitura. Caso a instrução não envolva escrita ou leitura da memória de dados, este sinal tem que ser mantido a zero, para que não se realize uma escrita na memória.

11.3.2 Formato das micro-instruções

Para concluirmos o desenho do PDS8_V1, é necessário estabelecer o conteúdo e o formato de cada uma das micro-instruções do módulo de controlo. É conveniente que um mesmo tipo de parâmetro ocupe os mesmos bits em todas as micro-instruções para diminuir o número total de bits. Dada a estrutura do Módulo de Controlo e do Módulo Funcional e admitindo que todas as micro-instruções têm o mesmo número de bits e ocupam um único endereço da memória de código, podemos concluir que as micro-instruções são constituídas por 15 bits como mostra a Tabela 11-3.

Instrução		D_{14}	D_{13}	D_{12}	D ₁₁	D_{10}	D ₉	D_8	\mathbf{D}_7	D_6	D ₅	D_4	D_3	D_2	D_1	D_0
		S	O	EP	ERF	WR	SA	DnT	S	D	SnA		Par	âmet	ros	
ldr	rd,direct3	0	0	0	1	0	0	0	0	1	-	d	d	d	rd	rd
str	rs,direct3	0	0	0	0	1	0	0	ı	-	-	d	d	d	rs	rs
ldr	rd,[rb]	0	0	0	1	0	1	-	0	1	-	ı	rb	rb	rd	rd
str	rs,[rb]	0	0	0	0	1	1	-	ı	-	-	ı	rb	rb	rs	rs
mov	rd,imm2	0	0	0	1	0	ı	1	0	0	-	ı	i	i	rd	rd
add	rn,rm	0	0	1	1	0	ı	-	1	0	0	ı	rm	rm	rn	rn
sub	rn,rm	0	0	1	1	0	ı	-	1	0	1	ı	rm	rm	rn	rn
cmp	rn,rm	0	0	1	0	0	ı	-	ı	-	1	ı	rm	rm	rn	rn
bzs/beq	offset5	0	1	0	0	0	ı	-	-	-	-	off	off	off	off	off
bcs/blo	offset5	1	0	0	0	0	ı	-	-	-	-	off	off	off	off	off
b	offset5	1	1	0	0	0	-	-	-	-	-	off	off	off	off	off

Tabela 11-3 - Formato das micro-instruções

Este modelo de implementação micro programado é denominado por micro programação horizontal, ou seja, cada micro-instrução contém as várias micro-operações. Dado que cada microinstrução é constituída por 14 bits, e considerando que um programa pode ser constituído por um número elevado de instruções, implicaria que a memória de código tivesse uma grande dimensão. Como se pode observar na Tabela 11-3, para cada uma das micro-instruções, os bits de D_5 a D_{14} são constantes. Tratando-se de apenas 10 diferentes instruções, permite realizar uma compressão através da codificação de cada uma das instruções. Este modelo de implementação micro-programado é denominado por micro-programação vertical.

Esta solução implica a adição de uma ROM no módulo de controlo para conter o micro-código. Esta ROM realiza a descompressão por descodificação do código da instrução e gera as respectivas micro-operações. Ao programa expresso através destas sequências de bits é vulgarmente referido como estando em **Código Máquina** sendo cada elemento denominado por instrução em código máquina.

11.3.3 Código das instruções

Codificar as várias instruções é atribuir a cada uma delas um código unívoco que permita ao controlo do CPU distingui-las e assim activar adequadamente as diferentes micro-operações, de forma a garantir a sua execução.

Codificar subentende, normalmente, comprimir e é com essa premissa que iremos codificar as instruções do P8_V1. Dado que o P8_V1 é um CPU de oito bits (byte), ou seja, os valores guardados em memória, o bus de dados e os registos internos são de oito bits, iremos codificar as instruções tendo em mente esta dimensão no sentido de permitir que numa outra versão do P8, a memória de código e a memória de dados, partilhem o mesmo espaço de endereçamento. Assim sendo, o código das instruções mais os parâmetros não podem exceder os oito bits. Com esta restrição, e dada a especificação do ISA e a dimensão de alguns parâmetros, a codificação pode não ser uniforme, nomeadamente, o código não estabelece uma divisão directa entre os vários tipos de instruções, não existe uma relação directa entre os bits do código de instrução e as micro-operações, e por outro lado, o código das várias instruções não tem um número constante de bits. Na Tabela 11-4 é sugerida uma codificação para as várias instruções do P8_V1 que cumpre com o ISA proposto e, embora não sendo completamente estruturada, consegue alguma uniformização, por exemplo estabelece uma localização constante para o código da instrução e para os vários campos constituintes da instrução.

Instrução	Codificação							
	I7	Ι6	I ₅	I4	Ι ₃	I ₂	I ₁	Ιo
ldr rd,direct3	0	0	0	d	d	d	rs	rs
str rs,direct3	0	0	1	d	d	d	rs	rs
ldr rd,[rb]	0	1	0	0	rb	rb	rd	rd
str rs,[rb]	0	1	0	1	rb	rb	rs	rs
mov rd,imm2	0	1	1	0	i	i	rd	rd
cmp rn,rm	0	1	1	1	rm	rm	rn	rn
add rn,rm	1	0	0	0	rm	rm	rn	rn
sub rn,rm	1	0	0	1	rm	rm	rn	rn
bzs/beq offset5	1	0	1	off	off	off	off	off
bcs/blo offset5	1	1	0	off	off	off	off	off
b offset5	1	1	1	off	off	off	off	off

Tabela 11-4 - Codificação das instruções

11.3.4 Modulo Descodificador (Instruction Decoder)

Dado que as instruções chegam ao CPU codificadas, o P8_V1 passa a apresentar a estrutura mostrada na Figura 11-5.




Figura 11-5 - P8_V1, Diagrama de blocos com micro programação vertical

É necessário conceber um módulo descodificador, que tendo como entrada o código da instrução, produza as micro-operações necessárias à execução da instrução.

A implementação do módulo descodificador de instrução, que é responsável por gerar as microoperações associados à fase de preparação e execução das diferentes instruções, é baseada numa ROM de 16x10 cuja programação é apresentada na Tabela 11-5. Constituem endereço da ROM, os 4 bits mais significativos da instrução.

	I7	I ₆	I_5	I ₄	so	SD	SA	DnT	SD	WR	ERF	EP
ldr rd,direct3	0	0	0	-	0	1	0	0	1	0	1	0
str rs,direct3	0	0	1	-	0	-	0	0	-	1	0	0
ldr rd,[rb]	0	1	0	0	0	1	1	-	1	0	1	0
str rs,[rb]	0	1	0	1	0	-	1	-	-	1	0	0
mov rs,imm2	0	1	1	0	0	0	-	1	0	0	1	0
cmp	0	1	1	1	0	-	-	-	0	0	0	1
add	1	0	0	0	0	2	-	-	0	0	1	1
sub	1	0	0	1	0	2	-	-	0	0	1	1
bzs/beq offset4	1	0	1	-	1	-	-	-	-	0	0	0
bcs/blo offset4	1	1	0	-	2	-	_	_	_	0	0	0
b offset4	1	1	1	-	3	-	-	_	-	0	0	0

Tabela 11-5 - Módulo Descodificador

Exercício:

Escrever em Código Máquina um programa para determinar o maior valor contido no $array \mathbf{x}$.

```
byte i, maior , x[8]; /* inteiros sem sinal */
maior=x[0];
for (i=1; i < x.length(); i++)
  if (x[i] > maior) maior = x[i];
```

Code Memory									
Label	Inst	Parameters	Addr	Code Mach	ine				
main:	ldr	r0,x_addr	0x00	0000 0000	0x00				
	ldr	r0,[r0]	0x01	0100 0000	0x40				
	mov	r1,1	0x02	0110 0101	0x65				
for:	ldr	r2,length	0x03	0000 0110	0x06				
	cmp	r1,r2	0x04	0111 0110	0x76				
	blo	if	0x05	1100 0011	0xc3				
	str	r0,maior	0x06	0010 1000	0x28				
	b		0x07	1110 0000	0xe0				
if:	ldr	r3,x_addr	0x08	0000 0011	0x03				
	add	r3,r1	0x09	1000 0111	0x87				
	ldr	r2,[r3]	0x0A	0100 1011	0x4b				
	cmp	r0,r2	0x0B	0111 1000	0x78				
	blo	then	0x0C	1100 0100	0xc4				
else:	mov	r3,1	0x0D	0110 0111	0x67				
	add	r1,r3	0x0E	1000 1101	0x8d				
	b	for	0x0F	1111 0100	0xf4				
then:	ldr	r0,[r3]	0x10	0100 1100	0x4c				
	b	else	0x11	1111 1100	0xfc				

1	Data Memory									
addr	Label	data								
0x00	x_addr:	0x20								
0x01	length	6								
0x02	maior:									
0x20	x[0]	0x05								
		0xb0								
		0x08								
		0x1f								
		0x55								
0x25	x[5]	0xaa								