
A. 算例 14-11：混合层整数规划
64 层 · 16 并发 · 预算 ≤36 GiB
全注意力 4 GiB vs 线性 64 MiB
规划最优解：1:7 混合装配
8 层全注意力 + 56 层线性层
状态 35.50 GiB (省 7.21×)
TPOT 24.08 ms (快 3.60×)
1:7 全局/线性配比达帕累托最优
B. 硬件感知架构搜索 (HW-NAS)
摒弃纯 FLOPs 代理指标
以芯片 TPOT 与 HBM 为目标
异构装配：KDA/Mamba 压状态
GQA/MLA 守检索 · MoE 扩容量
随芯片算存比动态迁移：
高算存比倾向高密度细专家
将芯片物理边界编译为层间配比