1. 既有加速器硬件边界
HBM 容量、访存带宽、片上 SRAM 与互联拓扑上限
2. 模型结构与系统软件适配
KV 压缩（GQA/MLA）、算子分块融合与多维并行切分
3. 暴露持续的执行瓶颈
长上下文访存墙、跨节点通信停顿与尾延迟毛刺
4. 定义下一代硬件与新模型候选
微缩低比特（MXFP4）、专用通路与软硬件协同重设计