3D 垂直堆叠 SRAM（TSMC SoIC 8 层 1.5 GB）与热阻耦合模型

① 8 层 SRAM 堆叠
单芯片达 1.5 GB
TSV 间距 9.0 um

② 垂直硅穿孔互连
带宽 12.8 TB/s/颗
功耗仅 0.12 pJ/bit

③ 热阻耦合温升
逻辑裸片贴液冷板
温升锁定 6.4 摄氏度

正装堆叠（SRAM 在上）vs. 倒装把高发热计算裸片直接贴合冷板

传统计算裸片在底部的热瓶颈：
热量需穿透 8 层 SRAM 界面
热阻叠加导致结温超标降频

计算裸片朝上直触微通道冷板：
500 W 算力热量直接向上排走
下方 8 层低功耗 SRAM 温升 6.4°C

利用 9 um 混合键合与倒装散热拓扑，将单芯片 SRAM 容量推向 GB 级