
专用架构与极低比特全景：片上 SRAM 阵列与静态确定性编译（上）
23.6.1 全片上 SRAM 架构：
21 PB/s 带宽跑出 1,850 tok/s
并发交叉点 B*=14.2 与 3D-SRAM
23.6.2 静态确定性编译器：
零缓存未命中与零路由包仲裁
320 芯片 ±2 ns 锁步零排队抖动
专用架构与极低比特全景：微秒级实时链路与 BitNet 三值量化（下）
23.6.3 微秒级实时 AI 推理：
ef_vi P2P + 持久轮询 Megakernel
P50 16.5 us 且 P99.99 控 24.8 us
23.6.4 BitNet b1.58 与 T-MAC：
5 权重/Byte 将 70B 压至 14.0 GB
SIMD 查找表实现 6.4x 提速省电
从片上 SRAM 驻留、静态确定性编译、持久轮询到三值量化全栈贯通