硬件乘加器革命：从 FP16 浮点乘法器到 BitNet 纯整数加法树

① 传统 FP16 乘加器
尾数乘法阵列庞大
单次乘加 1.10 pJ

② 三值无乘法运算
w in {-1, 0, +1}
仅需符号取反与选择

③ 纯 INT8 加法树
面积缩减逾 12 倍
动态乘法功耗省 88.5%

为什么三值量化能从物理底层改写 AI 芯片的硅片面积与能效极限？

浮点乘法器的晶体管与功耗占比：
16 位乘法树占算术单元 80% 功耗
限制了端侧与 3D 堆叠芯片的热密度

多路选择器 + 纯整数加法器：
权重为 0 直接门控关断零翻转
单位硅片面积算力密度跃升十倍

彻底消灭矩阵乘中的硬件乘法器，将计算简化为符号多路选择与纯加法归约