
动态硬件缓存/路由仲裁 vs. 静态编译期周期精确确定性执行
① 剥离缓存控制器
零 L1/L2 未命中
SRAM 地址编译期定
② 剥离分支预测器
全静态展开指令流
时钟周期严格可算
③ 软件调度片上网
无包头无路由仲裁
排队抖动 0.0 us
传统 GPU 硬件反应式调度（Reactive）vs. LPU 编译器预知式编排
GPU 动态仲裁的面积与抖动税：
缓存标签与仲裁器占大量晶体管
运行期抢占引发百微秒尾延迟
编译期静态排定每周期数据流：
硅片面积全投向算力与 SRAM
跨千次运行的耗时方差严格为零
把运行时硬件动态仲裁前移至编译期静态规划，根除硬件层面的延迟抖动