


A 算例 4-8：五大异构加速器谱系的带宽—算力—机脊点坐标
等嵴点 β = 600 FLOP/B
等嵴点 β = 2,000 FLOP/B
Rubin GPU (NVFP4)
β=2273 FLOP/B
MI450 (FP4)
β=2041 FLOP/B
MI355X (MXFP4)
β=1250 FLOP/B
TPU v7 (FP8)
β=625 FLOP/B
Ascend 950DT
β=502 FLOP/B
Trainium3 (MXFP4)
β=514 FLOP/B
低比特算力（PFLOPS）
100
50
20
10
5
2
1
3
4
6
8
12
20
30
片外 HBM3e / HBM4 峰值带宽（TB/s，对数坐标）


B 脉动阵列与 SIMT 张量核在规则及动态负载下的有效利用率
脉动阵列 + 静态 VMEM/SBUF (TPU/Ascend/Trn)
SIMT 张量核 + TMA/TMEM (NVIDIA/AMD)
有效算力实现率（%）
100
75
50
25
0
91%
89%
78%
82%
54%
79%
48%
76%
规则大矩阵
稠密 GEMM
长序列因果
FlashAttention
动态偏斜路由
MoE 分组乘
变长分页/跳层
稀疏算子