МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ
РОССИЙСКОЙ ФЕДЕРАЦИИ
Федеральное государственное автономное образовательное
учреждение высшего образования
**«Санкт-Петербургский политехнический
университет Петра Великого»**
Институт компьютерных наук и кибербезопасности
Высшая школа технологий искусственного интеллекта
02.03.01_03 Технологии машинного обучения и искусственного интеллекта

Отчёт о выполнении лабораторной работы №5
Основы архитектуры ЦВМ

Выполнил:
Студент группы 5130201/50302 _____ Калинский В.И.
Принял:
К.т.н., доцент, доцент ВШТИИ и КОЦ ИИ _____ Вербова Н.М.

«____»_____ 2026 г.

Санкт-Петербург, 2026

Цель работы:

Изучить принципы действия цифро-аналоговых и аналого-цифровых преобразователей.

Методика:

В первой части работы необходимо синтезировать двухразрядный АЦП параллельного преобразования ($n = 2$). Число уровней квантования равно $2^n = 4$, для различения которых требуется $2^n - 1 = 3$ компаратора (K_1, K_2, K_3) для трёх границ состояний и прецизионный резистивный делитель напряжения.

Нижнее и верхнее сопротивления выбираются равными $R_n = R/2$, а два промежуточных – равными R. Примем $R = 1$ кОм (тогда $R/2 = 500$ Ом) и опорное напряжение $U_{\text{оп}} = 3$ В (шаг квантования $h = 1$ В). Суммарное сопротивление делителя составляет $R_\Sigma = 0{,}5{+}1{+}1{+}0{,}5 = 3$ кОм, ток делителя $I = U_{\text{оп}}/R_\Sigma = 1$ мА. Пороговое напряжение на инвертирующем входе k-го компаратора равно падению напряжения на участке делителя между соответствующим узлом и землёй:

$$U_{\text{пор}\,k} = I \cdot R_{\text{ниже}\,k},$$

откуда:

$$U_{\text{пор1}} = 0{,}5 \text{ В}, \qquad U_{\text{пор2}} = 1{,}5 \text{ В}, \qquad U_{\text{пор3}} = 2{,}5 \text{ В}.$$

Сигналы с выходов компараторов фиксируются в D-триггерах по сигналу «Запуск» (выходы триггеров обозначим Q_3, Q_2, Q_1 от старшего порога к младшему) и поступают на приоритетный шифратор (таблица 1).

Диапазон $U_{\text{вх}}$, В	Десятичный экв.	Q_3	Q_2	Q_1	Z_1	Z_0
$0 \le U_{\text{вх}} < 0{,}5$	0	0	0	0	0	0
$0{,}5 < U_{\text{вх}} < 1{,}5$	1	0	0	1	0	1
$1{,}5 < U_{\text{вх}} < 2{,}5$	2	0	1	1	1	0
$U_{\text{вх}} > 2{,}5$	3	1	1	1	1	1

Таблица 1: Таблица состояний компараторов и приоритетного шифратора

По рабочим наборам таблицы 1 запишем совершенную дизъюнктивную нормальную форму (СДНФ) для выходов Z_1 и Z_0:

$$Z_1 = \overline{Q}_3 Q_2 Q_1 + Q_3 Q_2 Q_1,$$
$$Z_0 = \overline{Q}_3 \overline{Q}_2 Q_1 + Q_3 Q_2 Q_1.$$

На основе таблицы истинности построим карты Карно для функций Z_1 и Z_0 от трёх переменных (Q_3, Q_2, Q_1). Жирным шрифтом выделены контуры склеивания.

Карта Карно для Z_1

	Q_2Q_1	$Q_2\overline{Q}_1$	$\overline{Q}_2\overline{Q}_1$	$\overline{Q}_2Q_1$
Q_3	**1**	*****	*	*
$\overline{Q}_3$	**1**	*****	0	0

Карта Карно для Z_0

	Q_2Q_1	$Q_2\overline{Q}_1$	$\overline{Q}_2\overline{Q}_1$	$\overline{Q}_2Q_1$
Q_3	**1**	*****	*****	*****
$\overline{Q}_3$	0	*	0	**1**

Минимизация с помощью карт Карно даёт: $Z_1 = Q_2$. $Z_0 = Q_3 + \overline{Q}_2 Q_1$.

Таким образом, старший разряд Z_1 снимается непосредственно с выхода второго триггера Q_2, а для формирования младшего разряда Z_0 используется один двухвходовый элемент И и один двухвходовый элемент ИЛИ. Синтезированная схема 2-разрядного АЦП параллельного преобразования в среде Multisim представлена на рис. 1.




Рис. 1: Принципиальная схема 2-разрядного АЦП параллельного преобразования в Multisim

Во второй части работы необходимо синтезировать двухразрядный АЦП последовательного приближения. Структурно устройство включает в себя компаратор, двухразрядный ЦАП, устройство управления и регистр последовательного приближения (РПП). Далее приведены синтезы каждой из частей.

Было синтезировано устройство управления, формирующее стробирующие импульсы T_1, T_2, T_3. Распределитель строится на базе трёх тактируемых D-триггеров (Q_1, Q_2, Q_3), где:

$$T_1 = Q_1, \qquad T_2 = Q_2, \qquad T_3 = Q_3.$$

Последовательность смены состояний распределителя задаётся циклическим переходом:

$$100 \longrightarrow 010 \longrightarrow 001 \longrightarrow 100.$$

Поскольку 3 триггера имеют $2^3 = 8$ состояний, 5 состояний являются неиспользуемыми $(000, 011, 101, 110, 111)$. Составим таблицу переходов и функций возбуждения входов D_1, D_2, D_3 с учётом того, что для D-триггера $D_i = Q_i^{t+1}$ (таблица 2).

Q_1^t	Q_2^t	Q_3^t	Q_1^{t+1}	Q_2^{t+1}	Q_3^{t+1}	Такт
1	0	0	0	1	0	$T_1 = 1$
0	1	0	0	0	1	$T_2 = 1$
0	0	1	1	0	0	$T_3 = 1$

Таблица 2: Таблица переходов и функций возбуждения 3-фазного распределителя тактов

На основе таблицы переходов построим карты Карно для D_1, D_2, D_3 распределителя тактов. Жирным шрифтом выделены контуры склеивания.

D_1

	Q_2Q_3	$Q_2\overline{Q}_3$	$\overline{Q}_2\overline{Q}_3$	$\overline{Q}_2Q_3$
Q_1	0	0	0	0
$\overline{Q}_1$	0	0	**1**	**1**

D_2

	Q_2Q_3	$Q_2\overline{Q}_3$	$\overline{Q}_2\overline{Q}_3$	$\overline{Q}_2Q_3$
Q_1	*	*	**1**	*
$\overline{Q}_1$	0	0	0	0

D_3

	Q_2Q_3	$Q_2\overline{Q}_3$	$\overline{Q}_2\overline{Q}_3$	$\overline{Q}_2Q_3$
Q_1	*	*	0	0
$\overline{Q}_1$	*	**1**	0	0

По результатам минимизации карт Карно получаем уравнения входов возбуждения:

$$D_1 = \overline{Q}_1\overline{Q}_2\overline{Q}_3 + \overline{Q}_1\overline{Q}_2Q_3 = \overline{Q}_1\overline{Q}_2 = \overline{Q_1 + Q_2},$$
$$D_2 = Q_1,$$
$$D_3 = Q_2.$$

Далее синтезируем блок памяти 2-разрядного АЦП последовательного приближения, построенный на двух тактируемых D-триггерах: старшего разряда Z_1 (СЗР) и младшего разряда Z_0 (МЗР).

Регистр управляется трёхфазным распределителем тактов (T_1, T_2, T_3) и логическим сигналом с выхода компаратора K, где:

$$K = \begin{cases} 1, & \text{если } U_{\text{вх}} \geq U_{\text{ЦАП}} \text{ (пробный разряд подтверждается)}, \\ 0, & \text{если } U_{\text{вх}} < U_{\text{ЦАП}} \text{ (пробный разряд сбрасывается)}. \end{cases}$$

Функционирование регистра подчиняется следующему пошаговому алгоритму:

1. **Такт T_1 (Инициализация и пробный вес СЗР):** в регистр принудительно заносится код $Z_1 = 1$, $Z_0 = 0$. ЦАП вырабатывает напряжение половины шкалы $U_{\text{ЦАП}} = 2{,}5$ В, а компаратор формирует сигнал решения по старшему разряду K_1.

2. **Такт T_2 (Фиксация СЗР и пробный вес МЗР):** в старший разряд записывается результат первого сравнения ($Z_1 = K_1$), а в младший разряд принудительно выставляется единица ($Z_0 = 1$). ЦАП формирует напряжение второй ступени, а компаратор формирует решение по младшему разряду K_2.

3. **Такт T_3 (Фиксация МЗР и сохранение кода):** старший разряд сохраняет значение ($Z_1 = K_1$), а в младший разряд записывается результат второго сравнения ($Z_0 = K_2$). На выходах (Z_1, Z_0) устанавливается устойчивый двоичный эквивалент входного напряжения.

Составим таблицу переходов регистра памяти по тактам (таблица 3). В такте T_3 старший разряд должен сохранять значение, поэтому для него $Z_1^{t+1} = Z_1^t$.

Активный такт	Z_1^{t+1}	Z_0^{t+1}	Код на выходе ЦАП
T_1	1	0	10_2
T_2	K_1	1	$K_1 1_2$
T_3	Z_1^t	K_2	$K_1 K_2$

Таблица 3: Таблица переходов регистра последовательного приближения (РПП)

Для D-триггера $D = Q^{t+1}$, поэтому по таблице получаем уравнения входов:

$$D_{Z1} = T_1 + T_2 K + T_3 Z_1,$$
$$D_{Z0} = T_2 + T_3 K.$$

В такте T_1 оба слагаемых D_{Z0} равны нулю, поэтому Z_0 сбрасывается в ноль без отдельного сигнала сброса.

Далее синтезирован 2-разрядный ЦАП на базе резистивной матрицы лестничного типа R–$2R$.

Для преобразования промежуточного кода регистра памяти в компенсирующее аналоговое напряжение $U_{\text{ЦАП}}$ используется двухразрядный цифро-аналоговый преобразователь (ЦАП) на резистивной матрице лестничного типа R–$2R$.

Матрица состоит из резисторов двух номиналов: $R = 10$ кОм и $2R = 20$ кОм. Входными сигналами служат логические уровни с прямых выходов триггеров памяти Z_1 и Z_0. Логической единице соответствует потенциал питания $V_{CC} = 5$ В, логическому нулю — потенциал земли 0 В.

Рассчитаем вклад каждого разряда в выходное напряжение $U_{\text{ЦАП}}$ методом наложения:

1. **Вклад младшего разряда ($Z_1 = 0$, $Z_0 = 1$):** ветвь Z_0 ($2R$ к V_{CC}) и согласующий резистор ($2R$ на землю) образуют делитель, эквивалентный генератору с ЭДС $U_A = V_{CC}/2$ и внутренним сопротивлением $2R \parallel 2R = R$. Этот генератор через продольный резистор R нагружен на выходной узел, к которому подключена заземлённая ветвь старшего разряда ($2R$). Последовательная цепь $R + R = 2R$ и сопротивление $2R$

ветви Z_1 образуют делитель пополам:

$$U_{\text{ЦАП}}(Z_0) = \frac{U_A}{2} = \frac{V_{CC}}{4} = 1{,}25 \text{ В}.$$

2. **Вклад старшего разряда ($Z_1 = 1$, $Z_0 = 0$):** напряжение V_{CC} приложено к ветви Z_1. Вся левая часть схемы (цепь младшего разряда с согласующим резистором) имеет эквивалентное входное сопротивление $R_{\text{экв}} = R + (2R \parallel 2R) = 2R$. Напряжение на выходе делится между ветвью Z_1 ($2R$) и левой частью ($2R$) строго пополам:

$$U_{\text{ЦАП}}(Z_1) = \frac{V_{CC}}{2} = 2{,}50 \text{ В}.$$

Результирующее выходное напряжение ЦАП описывается линейной суперпозицией:

$$U_{\text{ЦАП}} = \frac{V_{CC}}{4}(2Z_1 + Z_0) = 1{,}25 \text{ В} \cdot (2Z_1 + Z_0).$$

Зависимость выходного напряжения от состояния разрядов памяти представлена в таблице 4.

Код (Z_1Z_0)	Цифра	Аналитическое выражение	Напряжение $U_{\text{ЦАП}}$, В
00_2	0	0	0,00
01_2	1	$\frac{1}{4}V_{CC}$	1,25
10_2	2	$\frac{2}{4}V_{CC}$	2,50
11_2	3	$\frac{3}{4}V_{CC}$	3,75

Таблица 4: Выходные уровни напряжения 2-разрядного ЦАП с матрицей R–$2R$

Схема АЦП последовательного приближения, собранная в Multisim, приведена на рис. 2.




Рис. 2: Принципиальная схема 2-разрядного АЦП последовательного приближения в Multisim

Выводы:

В ходе выполнения лабораторной работы были изучены принципы действия аналого-цифровых преобразователей. Синтезирован и исследован двухразрядный АЦП параллельного преобразования на трёх компараторах. По картам Карно получены уравнения $Z_1 = Q_2$ и $Z_0 = Q_3 + \overline{Q}_2 Q_1$, схема содержит один элемент И и один ИЛИ. Синтезирован и исследован двухразрядный АЦП последовательного приближения: распределитель тактов на трёх D-триггерах, регистр на двух D-триггерах с входами $D_{Z1} = T_1 + T_2 K + T_3 Z_1$, $D_{Z0} = T_2 + T_3 K$ и ЦАП на матрице R–$2R$ с уровнями 0; 1,25; 2,5; 3,75 В.