Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática – ICEI Arquitetura de Computadores I

ARQ1 \_ Aula\_14

Tema: Introdução à linguagem Verilog e simulação em Logisim (circuitos sequenciais)

## Orientação geral:

Atividades previstas como parte da avaliação

Apresentar todas as soluções em apenas um arquivo com formato texto (.txt). Sugere-se usar como nome Guia\_xx.txt, onde xx indicará o guia, exemplo Guia\_01.txt.

Todos os arquivos deverão conter identificações iniciais com o nome e matrícula, no caso de programas, usar comentários.

As implementações e testes dos exemplos em Verilog (.v) fornecidos como pontos de partida, também fazem parte da atividade e deverão ter os códigos fontes entregues **separadamente**, a fim de que possam ser compilados e testados.

Sugere-se usar como nomes Guia\_01yy.v, onde yy indicará a questão, exemplo Guia\_0101.v

As saídas de resultados, opcionalmente, poderão ser copiadas ao final do código, como comentários.

Atividades extras e opcionais

Outras formas de solução serão **opcionais**; não servirão para substituir as atividades a serem avaliadas. Caso entregues, poderão contar apenas como atividades extras.

Os *layouts* de circuitos deverão ser entregues no formato (.circ), identificados internamente. Figuras exportadas pela ferramenta serão aceitas apenas como arquivos para visualização, mas não terão validade para fins de avaliação. Separar versões completas (a) e simplificadas (b).

Arquivos em formato (.pdf), fotos, cópias de tela ou soluções manuscritas também serão aceitos como recursos suplementares para visualização, e **não** terão validade para fins de avaliação.

Atividade: Circuitos sequenciais - Flip-Flops

Todos os circuitos deverão ser simulados no Logisim.


- 01.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 6 bits (estágios), com carga de 1 bit (load=LD) no preset do primeiro estágio. DICA: Ver modelo anexo.
- 02.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento para a esquerda, com 6 bits (estágios), com carga inicial (load=LD) em todos *preset* dos estágios.
- 03.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular ("ring") para a direita, com 6 bits (estágios), com carga unitária no primeiro estágio.
- 04) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido ("twisted ring"), para a esquerda, com 6 bits (estágios), com carga unitária no primeiro estágio. DICA: Ver modelo anexo.
- 05.) Projetar e descrever em Logisim e Verilog um módulo para implementar um conversor paralelo-série para 6 bits.
  DICA: Ver modelo anexo.


## **Extras**

- 06.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular ("ring") para a esquerda, com 5 bits (estágios), com carga inicial em todos os estágios.
- 07.) Projetar e descrever em Logisim e Verilog um módulo para implementar um registrador de deslocamento circular, em anel torcido ("twisted ring"), para a direita, com 5 bits (estágios), com carga inicial ("load/preset") em todos os estágios.


```
module dff ( output q, output qnot,
                                                          module tff (output q, output qnot,
             input d. input clk.
                                                                      input t, input clk,
             input preset, input clear );
                                                                      input preset, input clear );
reg q, qnot;
                                                          reg q, qnot;
always @( posedge clk )
begin
                                                          always @( posedge clk or ~preset or ~clear)
 if (clear)
              begin q <= 0; qnot <= 1; end
                                                          begin
 else
                                                          if (~clear)
  if (preset) begin q <= 1; qnot <= 0; end
                                                           begin q \ll 0;
                                                                                  qnot <= 1; end
  else
                                                          else
              begin q <= d; qnot <= ~d; end
end
                                                           if (~preset)
                                                           begin q \ll 1;
                                                                                  qnot <= 0; end
endmodule // dff
                                                           else
                                                           begin
module jkff ( output q, output qnot,
                                                             if (t) begin q \le -q; anot \le -qnot; end
        input j, input k,
                                                           end
        input clk, input preset, input clear );
                                                          end
reg q, qnot;
                                                          endmodule // tff
always @( posedge clk or
                                                          module srff (output q, output qnot,
           posedge preset or
                                                                       input s, input r, input clk,
           posedge clear)
                                                                       input preset, input clear );
begin
                                                          reg q, qnot;
 if (clear)
              begin q <= 0; qnot <= 1; end
                                                          always @( posedge clk )
 else
                                                          begin
  if (preset) begin q <= 1; qnot <= 0; end
                                                           if (clear)
                                                                         begin q <= 0; qnot <= 1; end
  else
                                                           else
   if ( j \& \sim k ) begin q \le 1; q = 0; end
                                                            if (preset) begin q <= 1; qnot <= 0; end
    if (\simj & k) begin q <= 0; qnot <= 1; end
                                                            else
                                                             if (s & \simr) begin q <= 1; qnot <= 0; end
    else
                                                             else
     if ( j & k )
                                                               if (\sims & r) begin q <= 0; qnot <= 1; end
         begin q <= ~q; qnot <= ~qnot; end
                                                               else
end
                                                                if(s&r)
                                                                begin q <= 0; qnot <= 0; end // arbitrary
endmodule // jkff
                                                          end
                                                          endmodule // srff
```

## Flip-flops





OPS: data - CLR - LD - CLK



Operation: CLR - PULSE (UP) - CLK - PULSE (DOWN) - CLK ...

