Universidade Federal De Campina Grande Departamento De Engenharia Elétrica Laboratório De Arquitetura De Sistemas Digitais – LASD Prof. Rafael B. C. Lima



Aluno:	
Matrícula:	Data:

Sprint 1 – Primeiro projeto no Quartus II (Rev Verilog/System Verilog)

Descrição geral do problema: Criar o primeiro projeto no Quartus II e implementar um MUX 2x1, de 8bits, em Verilog/SystemVerilog.

Requisitos mínimos:

- 1. Setup do ambiente de trabalho individual
 - a) Crie o diretório "D ou E:\LASD\20XX.X\SEUNOME_MATRICULA". Cada aluno deverá usar o mesmo computador em todas as aulas do LASD. Sempre salvar seus arquivos nessa pasta;
 - b) Abra o Quartus II 13.0;
 - c) Menu "File -> New Project Wizard";
 - d) Crie o Projeto, com nome "Mod_Teste", no seu diretório;
 - e) Ignore o pedido de inclusão de arquivos já existentes;
 - f) Selecione a família Cyclonell, FPGA EP2C35F672C6 e finish;
 - g) Copie os seguintes arquivos, do google classroom, para a pasta local do seu projeto: **Mod_Teste.v**, **LCD_TEST2.v**, **LCD_CONTROLLER.v** e **DE2_PIN_ASSIGNMENT.CSV**
 - h) Use o menu "Assignments > import assignment" para incluir o arquivo DE2_PIN_ASSIGNMENT.CSV
 - i) Adicione, em seu projeto, os arquivos .v do passo g). Na janela "Project Navigator > Files > Botão direito > Add Remove files in project". Selecione os arquivos, Add All e OK.


Obs: Nas aulas subsequentes devemos abrir este projeto usando "File > Open Project" e NÃO "File > Open".

- 2. Dentro do módulo **Mod_Teste**, faça uma atribuição contínua entre o LEDG[0] e o botão KEY[1]. Compile , carregue na placa be teste seu primeiro código!
- 3. Implemente um MUX 2x1 de 8bits:
 - a) O circuito deve possuir dois canais de entrada de 8bits, i0 e i1 respectivamente conectadas às chaves SW[7:0] e SW[15:8], uma entrada de seleção, sel, conectada à chave SW[17] e uma saída, out, de 8bits para o resultado, conectada aos LEDR[7:0]. A lógica de operação do MUX é resumida na tabela 1 e o diagrama de blocos ilustrado na Figura 1.

Tabela 1

Entrada de seleção do	Resultado da operação
canal (sel - SW[17])	(out - LEDR[7:0])
0	i0 - SW[7:0]
1	i1 - SW[15:8]

Figura 1



- b) Fica a seu critério:
 - i. modelar o circuito em nível de portas lógicas ou subir o nível de abstração?
 - ii. implementar com atribuição contínua ou procedural?
 - iii. Criar um módulo ou implementar diretamente no Mod Teste?
 - iv. Teste diferentes formas!
- c) Deve ser um circuito combinacional.
- d) Roteiro de testes:

```
    i. i0=8'h0F, i1=8'hF0, sel=1'b0 saída esperada: out = 8'h0F
    ii. i0=8'h0F, i1=8'hF0, sel=1'b1 saída esperada: out = 8'hF0
    iii. i0=8'h0F, i1=8'hFA, sel=1'b1 saída esperada: out = 8'hFA
    iv. i0=8'hBF, i1=8'hFA, sel=1'b1 saída esperada: out = 8'hFA
```

- v. Caso o seu circuito passe por todos os testes, chame o professor para receber sua nota.
- e) Após o professor conferir seus testes, compacte o projeto em um .zip e submeta-o no Google Classroom da disciplina
- f) **Dica**: Aproveite o elevado nível de abstração que Verilog proporciona e escreva um código simples e enxuto. Daria para resolver essa sprint com quantas linhas de código?

Desafio (Valendo +0,1 na média geral)

- Crie um módulo de MUX 2x1 cuja largura das palavras possa ser escolhida por um parâmetro, no momento da instanciação.
- 2. Defina cenários de testes para seu novo módulo.

Módulo topo - Mod_Teste

```
`default_nettype none //Comando para desabilitar declaração automática de wires
 module Mod_Teste (
 //Clocks
                                                                                                      CLOCK_27, CLOCK_50,
input
//Chaves e Botoes
input
                                                   [3:0]
                                                                                                    KEY,
                                                   [17:0]
 input
                                                                                                    SW,
//Displays de 7 seg e LEDs
                                                   [0:6]
                                                                                                    HEXO, HEX1, HEX2, HEX3, HEX4, HEX5, HEX6, HEX7,
 output
                                                   [8:0]
                                                                                                    LEDG.
 output
 output
                                                   [17:0]
                                                                                                    LEDR,
//Serial
 output
                                                                                                    UART_TXD,
                                                                                                    UART RXD,
 input
 inout
                                                  [7:0]
                                                                                                    LCD_DATA,
                                                                                                    LCD_ON, LCD_BLON, LCD_RW, LCD_EN, LCD_RS,
 output
 //GPIO
 inout
                                                   [35:0]
                                                                                                    GPIO_0, GPIO_1
assign
                                                   GPIO 1
                                                                                                                                                                                                           36'hzzzzzzzz;
 assign
                                                   GPIO 0
                                                                                                                                                                                                           36'hzzzzzzzz:
                                                  LCD ON
                                                                                                                                                                                                           1'b1;
 assign
 assign
                                                  LCD BLON
                                                                                                                                                                                                           1'b1:
                                                   [7:0]
                                                                                                    w d0x0, w d0x1, w d0x2, w d0x3, w d0x4, w d0x5,
 wire
                                                                          w_d1x0, w_d1x1, w_d1x2, w_d1x3, w_d1x4, w_d1x5;
  LCD_TEST MyLCD
                                                   .iCLK
                                                                                                      ( CLOCK_50 ),
                                                   .iRST N
                                                                                                 ( KEY[0] ),
                                                    . d0x0(w\_d0x0), . d0x1(w\_d0x1), . d0x2(w\_d0x2), . d0x3(w\_d0x3), . d0x4(w\_d0x4), . d0x5(w\_d0x5), . d0x4(w\_d0x4), . d0x5(w\_d0x5), . d0x5(w\_d0x
                                                   . d1x0(w_d1x0), . d1x1(w_d1x1), . d1x2(w_d1x2), . d1x3(w_d1x3), . d1x4(w_d1x4), . d1x5(w_d1x5), . d1x5(w_d1x
                                                  .LCD DATA( LCD DATA ).
                                                   .LCD_RW (LCD_RW),
                                                  .LCD_EN ( LCD_EN ),
                                                   .LCD_RS (LCD_RS)
                                              modifique a partir daqui ------
endmodule
```