
Istruzioni SIMD

L'architettura ARMv6 ha introdotto delle istruzioni aritmetiche che agiscono sui registri considerandoli come contenitori di strutture array definiti su word o halfword.


La sintassi generica di una istruzione aritmetica SIMD è la seguente:

Il codice mnemonico <MNEM> si ottiene dalle combinazioni di:



Istruzioni SIMD: iniziamo con un esempio

UADD8 R0, R2, R3



$$R0[0] = R2[0] + R3[0]$$

 $R0[1] = R2[1] + R3[1]$
 $R0[2] = R2[2] + R3[2]$
 $R0[3] = R2[3] + R3[3]$

Total SIMD

MNEM	Semantica	
ADD8	Rd[i]=Rn[i]+ Rm[i] :- ro	Elemento
SUB8	Rd[i]=Rn[i]+ Rm[i], ie [0,1,2,3] Rd[i]=Rn[i]- Rm[i] := [0,1,2,3]	byte
ADD16	Rd[i]=Rn[i]- Rm[i], ie [0,1,2,3] Rd[i]=Rn[i]+ Rm[i], ie [0,1]	byte
SUB16	$Rd[i]=Rn[i]-Rm[i], i \in [0,1]$	halfword
	$Rm[0] \leftrightarrow Rm[1]$	halfword
ADDSUBX	Rd[1]=Rn[1]+Rm[1],	L -15
	Rd[0]=Rn[0]-Rm[0]	halfword
	$Rm[0] \leftrightarrow Rm[1]$	
SUBADDX	Rd[1]=Rn[1]-Rm[1],	halfword
	Rd[0]=Rn[0]+Rm[0]	TIQII VI OI Q

Principali Istruzioni SIMD

MNEM	Tipo	con Segno	Saturazione	Risultati/2
QADD8		1		
SADD8				
SHADD8	ADDS	1		
UADD8				
UHADD8				
UQADD8				
QSUB8			1	
SSUB8		1		
SHSUB8	SUB8	1		
USUB8				
UHSUB8				1
UQSUB8			1	

Istruzioni SIMD su array di byte

MNEM	Descrizione	Semantica
USAD8	Unsign. Sum Abs. Diff.	$\langle Rd \rangle \leftarrow \sum_{i} Rm[i] - Rs[i] $
USADA8	Unsign. Sum Abs. Diff. Acc	$\langle Rd \rangle \leftarrow \langle Rn \rangle + \sum_{i} Rm[i] - Rs[i] $

Flag GE (Greater than or Equal)

In ARMv6, le istruzioni SIMD impostano i flag GE della CPSR in base all'esito del risultato dei singoli byte o delle singole halfword che compongono la word.

Ogni registro Rx è in grado di memorizzare una word, che, a sua volta, è costituita da due halfword oppure da quattro byte:

31	30	****	24	23	22	****	16	15	14	****	8	7	6	****	0
		****				****				****					
F	x[24 -	- 31]=B	3	F	lx[16 -	- 23]=B	2	I	æ[8÷	15]=B ₁			Rx[0	\div 7]=B ₀	
		F	lx[16 :	- 31]=H	1					Rx [0 ÷	15]=	10		

Flag GE

Nel testo H0 è sinonimo di B (Bottom), talvolta indicato con l'acronimo LSH (Least Signicant Halfword), mentre H1 è sinonimo di T (Top), qualche volta indicato con la sigla MSH (Most Signicant Halfword).

31	30	****	24	23	22	****	16	15	14	****	8	7	6		0
		****				1001				****				****	
	Rx [24 +	-31]=B	3	P	x[16 -	- 23]=B	2	F	ix[8 ÷	15]=B ₁			Rz [0 -	+7]-B	
		R	x[16÷	31]=H	1					Rx [0 ÷	15]=H	40		

I quattro flag GE sono aggiornati in base al tipo di istruzione che agisce su word o byte:

Istruzione	risultato		G	E	
Lott Halone		0	1	2	3
halfword	В	1	1		
Marriold	T			1	1
	B ₀	1			
byte	Bı		1		
25.00	B ₂			1	
	B ₃				1

Istruzione di selezione dei byte

L'istruzione di selezione permette di analizzare i flag GE del registro di stato e scegliere tra due operandi quale byte copiare nel corrispondente byte nel registro destinazione.

$$SEL\{\} < Rd>, < Rn>, < Rm>$$

$$byte B_i di Rd = byte B_i di \begin{cases} Rn & se GE[i]=1 \\ Rm & se GE[i]=0 \end{cases} con i=0..3.$$

31 28	27 26 22 21 20	1916 1512	118	7 4	30
PreCond	01101000	Rn Rd	SBO	1 0 1 1	Rm

La sigla SBO (Should Be One) indica che i bit all'interno della codifica dell'istruzione devono assumere il valore 1.

Istruzioni di moltiplicazione con due operandi e risultato in word

<MNEM>{<PreCond>}{<S>} <Rd>, <Rm>, <Rs>

MNEM	Descrizione	Molt.	Semantica	Tronc.
MUL	Multiply	32 × 32	Rd ← Ra · Rs	31 ÷ 0
SMULxy	Sign. Mult. Long	16 × 16	$Rd \leftarrow Ra[x] \cdot Rs[y]$	
SMULWy	Sign. Mult. Word	32 × 16	Rd \- Rs [y]	47 ÷ 16
SHUAD	Sign. Mult. Add Dual	16 × 16	$Rd \leftarrow Rm[B] \cdot Rs[B] + Rm[T] \cdot Rs[T]$	11710
SHUADX	Sign. Mult. Add Dual, eXch	16 × 16	$Rd \leftarrow Ra[B] \cdot Rs[T] + Ra[T] \cdot Rs[B]$	
SMUSD	Sign. Mult. Sub Dual	16×16	$Rd \leftarrow Rm[B] - Rs[B] - Rm[T] - Rs[T]$	
SMUSDX	Sign. Mult, Sub Dual, eXch	16 × 16	$Rd \leftarrow Rm[B] \cdot Rs[T] - Rm[T] \cdot Rs[B]$	
SMMUL	Sign. MSW Mult truncate	32 × 32	Rd ← Rm - Rs	63÷32
SMMULR	Sign. MSW Mult. Round	32 × 32	Rd ← Rm · Rs	63 ÷ 32

Istruzioni di trasferimento dati

Le istruzioni di trasferimento dati si occupano di trasferire valori nei registri o tra registri.

Nel caso in cui si tratti di un trasferimento tra registri di uso generale la sintassi dell'istruzione è la seguente:

<MNEM>{<PreCond>}{<S>} <Rd>, OP2

OPCODE	MNEM	Descrizione	Semantica
1101	MOV	Carica registro con OP ₂	$Rd \leftarrow OP_2$
1111	MVN	Carica registro con l'inverso di OP ₂	$Rd \leftarrow \overline{OP}_2$

Istruzioni di accesso ai registri di stato

MRS (Move to Register from Status register) copia il valore del CPSR, o del SPSR nell'attuale modo di funzionamento del processore, all'interno dei registri di uso generale; la sintassi risulta:

MRS{<PreCond>} <Rd>, {CPSR|SPSR}

MSR (Move to Status register from Register) copia il contenuto di un registro o una costante in una o più ambiti del registro CPSR o del SPSR nell'attuale modo di funzionamento del processore:

MRS{<PreCond>} {CPSR|SPSR}{_<ambiti>}, <Rm>
MRS{<PreCond>} {CPSR|SPSR}{_<ambiti>}, #<valore>

c=controllo, x=estensione, s=stato, f=flag

Istruzioni di accesso ai registri di stato

```
MRS R0 , CPSR // R0=CPSR (lettura stato)
BIC R0 , R0, #0x1F // Ripulisce mode bit
ORR R0 , R0, #0x13 // Imposta modo Supervisor
MSR CPSR_c, R0 // CPSR=R0 (scrittura stato)
```

Nel caso si debba modificare esclusivamente un certo ambito del registro di stato (es. flag), si può restringere l'applicazione dell'istruzione utilizzando la sintassi:

MSR CPSR_F, #0xF0000000

Istruzioni di branch

I processori ARM supportano un'istruzione di branch che in modo diretto permette di saltare in avanti o indietro fino a 32 MB.

Per arrivare fino a 4 GB possiamo caricare R15 o PC con il valore desiderato (assicurandosi di aver caricato la posizione originaria in R14 o LR).

<MNEM>{<PreCond>} <Operando>

B (branch) e BL (branch with link).

L'istruzione B carica nel PC (R15) l'indirizzo della prima istruzione della procedura che si desidera eseguire

L'istruzione BL è simile all'istruzione B, in più però carica nel registro LR (R14) l'indirizzo di ritorno della procedura, ovvero il valore del PC nel momento in cui viene eseguita l'istruzione BL.

Istruzioni di branch

MNEM	Pre Cond	Oper.	Descrizione	Semantica
В	1	label	Branch	R15 ← indirizzo label
BX		Rm	Branch, eXch. Thumb	R15 ← Rm
				Se Rm[0]=0 imposta modo ARM, altrimenti Thumb (Rm[0]=1)
BXJ	1	Rm	Branch, eXch. Java	R15 ← Ra
				Imposta modo Java se disponibile e abilitato altrimenti si comporta come BX
BL	1	label	Branch, Link	R14 ←indirizzo istruz. succ.
				R15 ← indirizzo label
BLX		label	Branch, Link,	R14 ←indirizzo istruz. succ.
			eXch. Thumb	R15 ←indirizzo label
				Imposta modo Thumb
BLX	1	Rm	Branch, Link,	R14 ←indirizzo istruz. succ.
			eXch. Thumb	$R15 \leftarrow Rm[31 \div 1]$
				Se Rm[0]=0 imposta modo ARM, altrimenti Thumb (Rm[0]=1)

Istruzioni di branch

```
MOV LR, PC
LDR PC, =indirizzo oltre 32MB
```


Di seguito alcuni esempi di istruzioni di branch incondizionato e condizionato al valore dei flag del registro di stato:

```
B label // salta alla label senza condizioni

BCC label // salta alla label se il flag C=0

BEQ label // salta alla label se il flag Z=0
```

Istruzioni di Load e Store: word o unsigned byte modo 2 di indirizzamento



Istruzioni di Load e Store: word o unsigned byte

N	Iodo	Sintassi	Semantica
	immediato	[<rn>]</rn>	indirizzo ← Rn
Offset	miniculato	[<rn>, #{+ -}<offset,2>]</offset,2></rn>	$indirizzo \leftarrow Rn \pm offset_{12}$
Onset	registro	[<rn>, {+ -}<rm>]</rm></rn>	$indirizzo \leftarrow Rn \pm Rn$
	regis. scal.	[<rn>, {+ -}<rm>, <shift>]</shift></rm></rn>	$indirizzo \leftarrow Rn \pm Rn < SHIFT>$
	immediato	[<rn>, #{+ -}<offset,>]!</offset,></rn>	$indirizzo \leftarrow Rn \pm offset_{12}$
	IIIIIIICulato	Lynn, with long of 12, 1;	$Rn \leftarrow indirizzo$
Pre-	registro	[<rn>, {+ -}<rm>]!</rm></rn>	$indirizzo \leftarrow Rn \pm Rn$
indiciz.			$Rn \leftarrow indirizzo$
	registro	[<rn>, {+ -}<rm>, <shift>]!</shift></rm></rn>	indirizzo ← Rn ± Rm <shift></shift>
	scalato		$Rn \leftarrow indirizzo$
	immediato	[<rn>], #{+ -}<offset,2></offset,2></rn>	indirizzo ← Rn
			$Rn \leftarrow Rn \pm offset_{12}$
Post-	registro	[<rn>], {+ -}<rm></rm></rn>	$indirizzo \leftarrow Rn$
indiciz.	100000		Rn ← Rn ± Rm
	registro	[<rn>], {+ -}<rm>, <shift></shift></rm></rn>	$indirizzo \leftarrow Rn$
	scalato	Course, Course	Rn ← Rn ± Rm <shift></shift>

Istruzioni di Load e Store: esempi

```
// Offset immediato
LDR R0,[R1,#2]
                               // R0<-memoria[R1+2]
// Offset a registro
STR R0, [R1, R2]
                               // R0->memoria[R1+R2]
// Offset a registro scalato
LDR R0,[R1,R2,LSL #3]
                               // R0<-memoria[R1+R2*8]
// pre-indiciz. immediato
STR R0,[R1,#2]!
                               // R0->memoria[R1+2], R1=R1+2
// Pre-indiciz. a registro
LDR R0,[R1,R2]!
                               // R0<-memoria[R1+R2], R1=R1+R2
// Pre-indiciz. a registro scalato
STR R0,[R1,R2,LSL #3]!
                               //R0->memoria[R1+R2*8], R1=R1+R2*8
// Post-indiciz. immediato
LDR R0,[R1],#2
                               // R0<-memoria[R1], R1=R1+2
// Post-indiciz. a registro
STR R0,[R1],R2
                               //R0->memoria[R1], R1=R1+R2
```

Istruzioni di Load e Store: esempi

```
// Post-indiciz. a reg. scalato
LDR R0,[R1],R2,LSL #3
                               // R0 < -memoria[R1], R1 = R1 + R2*8
// ALTRI ESEMPI *******
LDREQB R2,[R5,#5]
                               // Se EQ allora R2<-primo byte memoria[R5+#5]
                               // azzera altri 3 byte MSB di R2
// per invocare un sotto programma ROUTINE
```

```
STR R3, ROUTINE
MOV PC,R3
```

// R3<-indirizzo(ROUTINE)
// Esegue la routine

26.0

ROUTINE

Istruzioni di Load e Store: byte, word o doubleword modo 3 indirizzamento

LDR {<PreCond>}{SB|H|SH} <Rd>, <Indirizzamento>

STR {<PreCond>}{H} <Rd>, <Indirizzamento>

Modo		Sintassi	Semantica	
Offset	immediato	[<rn>, #{+ -}<offset<sub>8>]</offset<sub></rn>	$indirizzo \leftarrow \mathtt{Rn} \pm \mathtt{offset}_8$	
	registro	[<rn>, {+ -}Rm]</rn>	$indirizzo \leftarrow Rn \pm Rm$	
Pre- indiciz.	immediato	[<rn>, #{+ -}offset,>]!</rn>	$indirizzo \leftarrow Rn \pm offset_8$	
		Char, mill journous J.	$Rn \leftarrow indirizzo$	
	registro	[<rn>, {+ -}Rm]!</rn>	$indirizzo \leftarrow Rn \pm Rm$	
			$Rn \leftarrow indirizzo$	
Post- indiciz.	immediato	[<rn>], #{+ -}<offset,></offset,></rn>	$indirizzo \leftarrow Rn$	
			$Rn \leftarrow Rn \pm offset_8$	
	registro	[<rn>], {+1-}Rm</rn>	$indirizzo \leftarrow \mathtt{Rn}$	
			Rn ← Rn ± Rm	

Suffisso	Descrizione
В	Byte senza segmo
SB	
H	Halfword senza segmo
SH	
<non indicato=""></non>	

Istruzioni di Load e Store su registri multipli modo 4 indirizzamento

<MNEM>{<PreCond>}{<Modo agg>} <Rn>{I},<registri>{^}

Modo Aggiornamento		Memoria		Calcolo di Rn
Sintassi	Descrizione	Ind. Inizio	Ind. Fine	PreCond · W
IA	Increment After post-incremento	Rn	Rn+4 - NumReg-4	Rn ← Rn+4 - NumReg
IB	Increment Before pre-incremento	Rn+4	Rn+4 - NumReg	
DA	Decrement After post-decremento	Rn-4 · NumReg+4	Rn	Rn ← Rn-4 - NumReg
DB	Decrement Before pre-decremento	Rn-4 - NumReg	Rn-4	Rn ← Rn-4 · NumReg

Return From Exception

La RFE permette di caricare la coppia di registri PC e CPSR a partire dall'indirizzo contenuto in <Rn> e nella successiva word

RFE<Modo Agg> <Rn>{!}

Modo Aggiornamento		Memoria		Calcolo di Rn	
Sintassi	Descrizione	Ind. Inizio	Ind. Fine	PreCond - W	
IA	Increment After post-incremento	Rn	Rn+4 - NumReg-4	Rn ← Rn+4 - NumReg	
IB	Increment Before pre-incremento	Rn+4	Rn+4 · NumReg		
DA	Decrement After post-decremento	Rn-4 · NumReg+4	Rn	Rn ← Rn-4 - NumReg	
DB	Decrement Before pre-decremento	Rn-4 · NumReg	Rn-4	Rn ← Rn-4 · NunReg	

Istruzioni verso i coprocessori: elaborazione dati

Coprocessor Data Processing (CDP) consente di richiede ad un coprocessore tra quelli disponibili (P0..P15) di eseguire una istruzione tra quelle disponibili nel suo Set Instruction.

```
CDP{<PreCond>} <Pd>, <OPCODE_1>, <CRd>, <CRn>, <CRm> {,<OPCODE_2>}
CDP2 <Pd>, <OPCODE_1>, <CRd>, <CRn>, <CRm> {,<OPCODE_2>}
```

Esempio

CDP P1, 3, C3, C2, C1, 4 // Coprocessore P1 OPCODE_1=3 OPCODE2=4