|  |  |  |
| --- | --- | --- |
| UNIZNAK | UNIVERZITET U NOVOM SADU  **FAKULTET TEHNIČKIH NAUKA**  KATEDRA ZA ELEKTRONIKU | FTNZNAK |

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

**Hardversko-softverska realizacija  
akceleratora za konvoluciju matrica**

Diplomski rad

Osnovne akademske studije

kandidat

Vladimir Vincan, EE5-2015

mentor

dr Vuk Vranković, docent

Novi Sad, Oktobar 2019

|  |  |  |
| --- | --- | --- |
|  | UNIVERZITET U NOVOM SADU **FAKULTET TEHNIČKIH NAUKA**  21000 NOVI SAD , Trg Dositeja Obradovića 6 | Broj: |
|  |
| **ZADATAK ZA ZAVRŠNI (BACHELOR) RAD** | Datum: |
|  |

*(Podatke unosi predmetni nastavnik - mentor)*

|  |  |
| --- | --- |
| Vrsta studija: | Osnovne akademske studije |
| Studijski program: | Energetika, elektronika i telekomunikacije |
| Rukovodilac studijskog programa: | Dr Milan Sečujski, vanredni profesor |

|  |  |  |  |
| --- | --- | --- | --- |
| Student: | Vladimir Vincan | Broj indeksa: | EE5/2015 |
| Oblast: | Projektovanje složenih digitalnih sistema | | |
| Mentor: | dr Vuk Vranković, docent | | |
| NA OSNOVU PODNETE PRIJAVE, PRILOŽENE DOKUMENTACIJE I ODREDBI STATUTA FAKULTETA IZDAJE SE ZADATAK ZA ZAVRŠNI (Bachelor) RAD, SA SLEDEĆIM ELEMENTIMA:   * problem – tema rada; * način rešavanja problema i način praktične provere rezultata rada, ako je takva provera neophodna; * literatura | | | |

**NASLOV ZAVRŠNOG (BACHELOR) RADA:**

Hardversko-softverska implementacija akceleratora za konvoluciju matrica

**TEKST ZADATKA:**

1. Izvršiti projektovanje i analizu na sistemskom nivou hardversko-softverskog rešenja konvolucije matrica zasnovane na brzim Furijeovim transformacijama.

2. Projektovati digitalni sistem za brzu Furijeovu transformaciju matrica.

3. Verifikovati projektovani digitalni sistem koristeći UVM metodologiju.

4. Razvoj Linuks drajvera za komunikaciju sa projektovanim sistemom i pisanje korisničke aplikacije.

|  |  |
| --- | --- |
| Rukovodilac studijskog programa: | Mentor rada: |
| dr Milan Sečujski | dr Vuk Vranjković |

Primerak za: - Studenta; - Studentsku službu fakulteta

Obrazac **Q2.NA.11-03** - Izdanje 3

|  |  |
| --- | --- |
| C:\Users\Djordje\Desktop\Diplomski\ftn_logo.jpg | UNIVERZITET U NOVOM SADU **FAKULTET TEHNIČKIH NAUKA**  21000 Novi Sad, Trg Dositeja Obradovića 6 |
| **KLJUČNA DOKUMENTACIJSKA INFORMACIJA** |

|  |  |  |  |
| --- | --- | --- | --- |
| Redni broj, **RBR:** | |  | |
| Identifikacioni broj, **IBR:** | |  | |
| Tip dokumentacije, **TD:** | | Monografska dokumentacija | |
| Tip zapisa, **TZ:** | | Tekstualni štampani materijal | |
| Vrsta rada, **VR:** | | Diplomski rad | |
| Autor, **AU:** | | Vladimir Vincan | |
| Mentor, **MN:** | | dr Vuk Vranković, docent | |
| Naslov rada, **NR:** | | Hardversko-softverska realizacija akceleratora za konvoluciju matrica | |
| Jezik publikacije, **JP:** | | Srpski | |
| Jezik izvoda, **ЈI:** | | Srpski | |
| Zemlja publikovanja, **ZP:** | | Srbija | |
| Uže geografsko područje, **UGP:** | | Vojvodina | |
| Godina, **GO:** | | 2019 | |
| Izdavač, **IZ:** | | Autorski reprint | |
| Mesto i adresa, **МА:** | | 21000 Novi Sad, Trg Dositeja Obradovića 6 | |
| Fizički opis rada, **FO:**  (poglavlja/strana/citata/tabela/slika/grafika/priloga) | | (10/71/23/7/39/0/0) | |
| Naučna oblast, **NO:** | | Elektronika | |
| Naučna disciplina, **ND:** | | Embeded Sistemi | |
| Predmetna odrednica/Ključne reči, **PO:** | | FPGA, Hardverski akcelerator, Furijeova transformacija, Konvolucija | |
| **UDK** | |  | |
| Čuva se, **ČU:** | | Biblioteka Fakulteta Tehničkih Nauka  21000 Novi Sad, Trg Dositeja Obradovića 6 | |
| Važna napomena, **VN:** | | Nema | |
| Izvod, **IZ:** | | U ovom diplomskom radu izvršeno je projektovanje hardversko-softverskog rešenja akceleratora za konvoluciju matrica koriščenjem dvodimenzionalnih brzih Furijeovih transformacija.  Akcelerator je implementiran na FPGA čipu. | |
| Datum prihvatanja teme, **DP:** | | 01.09.2019. | |
| Datum odbrane, **DO:** | | 21.10.2019. | |
| Članovi komisije, **KO:** | Predsednik: | dr. Rastislav Struharik, vanredni profesor | |
| Član: | dr. Predrag Teodorović, docent | **Potpis mentora** |
| Član, mentor | dr. Vuk Vranković, docent |  |

Obrazac **Q2.НА.04-05** - Izdanje 1

|  |  |
| --- | --- |
| C:\Users\Djordje\Desktop\Diplomski\ftn_logo.jpg | UNIVERSITY OF NOVI SAD **FACULTY OF TECHNICAL SCIENCES**  21000 Novi Sad, Trg Dositeja Obradovića 6 |
| **KEY WORDS DOCUMENTATION** |

|  |  |  |  |
| --- | --- | --- | --- |
| Accession number, **ANO:** | |  | |
| Identification number, **INO:** | |  | |
| Document type, **DT:** | | Monographic publication | |
| Type of record, **ТЗ:** | | Textual material, printed | |
| Contents code, **CC:** | | Graduation thesis | |
| Author, **АU:** | | Vladimir Vincan | |
| Mentor, **МN:** | | Vuk Vranković, PhD | |
| Title, **TI:** | | Hardware-software realization of a matrix convolution accelerator | |
| Language of text:, **LT:** | | Serbian | |
| Language of abstract, **LA:** | | Serbian | |
| Country of publication, **CP:** | | Serbia | |
| Locality of publication, **LP:** | | Vojvodina | |
| Publication year, **PY:** | | 2019 | |
| Publisher, **PB:** | | Author’s reprint | |
| Publication place, **PP:** | | 21000 Novi Sad, Trg Dositeja Obradovića 6 | |
| Physical description, **PD:**  (chapters/ pages/ ref. / tables/ pictures/ graphs/ appendixes) | | (10/71/23/7/39/0/0) | |
| Scientific field, **SF:** | | Electrical engineering | |
| Scientific discipline, **SD:** | | Embedded Systems | |
| Subject/ Key words, **S/KW:** | | FPGA, Hardware accelerator, Fourier transform, Convolution | |
| **UC** | |  | |
| Holding data, **HD:** | | Library of Faculty of Technical Sciences  21000 Novi Sad, Trg Dositeja Obradovića 6 | |
| Note, **N:** | | None | |
| Abstract, **AB:** | | This graduation thesis describes the hardware-software codesign solution for a matrix convolution accelerator. The convolution algoritm is realized with two-dimensional fast Fourier transformations.  The accelerator is implemented on a FPGA chip. | |
| Accepted by the Scientific Board on, **ASB:** | | 01.09. 2019. | |
| Defended on, **DE:** | | 25.10.2019. | |
| Defended board, **DB:** | President: | Rastislav Struharik, PhD, full professor | |
| Member: | Predrag Teodorović, PhD, assistant professor | **Mentor’s signature** |
| Member, Mentor | Vuk Vranković, PhD, assistant professor |  |

Obrazac **Q2.НА.04-05** - Izdanje 1

Sadržaj

[Glava 1 Uvod 1](#_Toc21743223)

[Glava 2 Konvolucija matrica 2](#_Toc21743224)

[2.1 Konvolucija u jednoj dimenziji 2](#_Toc21743225)

[2.2 Konvolucija u dve dimenzije 3](#_Toc21743226)

[2.3 Diskretna Furijeova transformacija u jednoj dimenziji 4](#_Toc21743227)

[2.4 Diskretna Furijeova transformacija u dve dimenzije 5](#_Toc21743228)

[2.5 Brza Furijeova transformacija 6](#_Toc21743229)

[2.6 Odnos konvolucije i Furijeove transformacije 8](#_Toc21743230)

[Glava 3 Projektovanje aplikacije na sistemskom nivou 10](#_Toc21743231)

[3.1 ESL Metodologija 10](#_Toc21743232)

[3.2 Specifikacija 13](#_Toc21743233)

[3.3 Analiza pre particionisanja 13](#_Toc21743234)

[3.4 Particionisanje 2](#_Toc21743235)

[3.5 Implementacija SystemC modela posle particionisanja 2](#_Toc21743236)

[3.6 Implementacija Furijeove transformacije u dve dimenzije u SystemC-u **Error! Bookmark not defined.**](#_Toc21743237)

[Glava 4 Projektovanje hardverskog IP jezgra 3](#_Toc21743238)

[4.1 Uvod 3](#_Toc21743239)

[4.1.1 RT metodologija 3](#_Toc21743240)

[4.1.2 IP jezgro 5](#_Toc21743241)

[4.1.3 Četvorofazni hendšejk protokol 6](#_Toc21743242)

[4.2 Realizovana implementacija i diskusija mogućih implementacija 6](#_Toc21743243)

[4.3 Implementacija leptir modula (BUTTERFLY) 9](#_Toc21743244)

[4.3.1 Definisanje interfejsa 9](#_Toc21743245)

[4.3.2 Projektovanje upravljačkog modula 10](#_Toc21743246)

[4.3.3 Projektovanje modula za obradu podataka 11](#_Toc21743247)

[4.4 Implementacija bloka za brzu Furijeovu transformaciju u jednoj dimenziji 12](#_Toc21743248)

[4.4.1 Interfejs 12](#_Toc21743249)

[4.4.2 Projektovanje upravljačkog modula 13](#_Toc21743250)

[4.4.3 Projektovanje modula za obradu podataka 5](#_Toc21743251)

[4.5 Implementacija bloka za brzu Furijeovu transformaciju u dve dimenzije 2](#_Toc21743252)

[4.5.1 Definisanje interfejsa 2](#_Toc21743253)

[4.5.2 Projektovanje upravljačkog modula 3](#_Toc21743254)

[4.5.3 Projektovanje modula za obradu podataka 31](#_Toc21743255)

[4.6 Integrisanje u sistem i merenje performansi 32](#_Toc21743256)

[Glava 5 Funkcionalna verifikacija projektovanog IP bloka 33](#_Toc21743257)

[5.1 Uvod 33](#_Toc21743258)

[5.2 Projektovanje verifikacionog okruženja za dizajnirani IP blok 33](#_Toc21743259)

[5.2.1 Projektovanje sekvenci i sekvencera 33](#_Toc21743260)

[5.2.2 Projektovanje drajvera 33](#_Toc21743261)

[5.2.3 Projektovanje monitora 33](#_Toc21743262)

[5.2.4 Projektovanje agenta 33](#_Toc21743263)

[5.2.5 Projektovanje skorborda 33](#_Toc21743264)

[5.2.6 Projektovanje modula za skupljanje pokrivenosti 33](#_Toc21743265)

[5.2.7 Projektovanje okruženja 33](#_Toc21743266)

[5.2.8 Projektovanje top modula i povezivanje sa IP modulom 33](#_Toc21743267)

[5.3 Testovi i skupljanje pokrivenosti 33](#_Toc21743268)

[Glava 6 Linuks drajver 34](#_Toc21743269)

[Glava 7 Zaključak 35](#_Toc21743270)

[Dodatak A Kodovi 36](#_Toc21743271)

[Literatura 37](#_Toc21743272)

Slike

[Slika 1 Izgled nizova *f* i *g* za P=N=5 i M=3 3](#_Toc21743273)

[Slika 2 Rekurzivno izvršavanje brze Furijeove transformacije 6](#_Toc21743274)

[Slika 3 Leptir operacija 8](#_Toc21743275)

[Slika 4 Primer brze Furijeove transformacije za signal sa osam elemenata 8](#_Toc21743276)

[Slika 5 Šematski prikaz podsistema za obradu podataka i upravljačkog podsistema 4](#_Toc21743277)

[Slika 6 Šematski prikaz protokola četvorofaznog hendšejk protokola 6](#_Toc21743278)

[Slika 7 Šematski prikaz implementiranog IP jezgra za algoritam *fft2* 7](#_Toc21743279)

[Slika 8 ASM dijagram leptir bloka 11](#_Toc21743280)

[Slika 9Modul za obradu podataka unutar leptir bloka 12](#_Toc21743281)

[Slika 10 ASM dijagram *fft* bloka 4](#_Toc21743282)

[Slika 11 Izgled modula za obradu podataka *fft* bloka 5](#_Toc21743283)

[Slika 12 ASM dijagram *fft2* modula 30](#_Toc21743284)

[Slika 13 Modul za obradu podataka *fft2* bloka 31](#_Toc21743285)

[Slika 14 Blok dijagram celokupnog sistema 32](#_Toc21743286)

Listing koda

[Listing 1 Algoritam za obrtanje redosleda bita 2](#_Toc21668633)

[Listing 2 Iterativni algoritam za rekurzivnu podelu niza i pozivanje leptir operacije 3](#_Toc21668634)

# Uvod

Operacija konvolucije predstavlja bazičan algoritam u velikom broju aplikacija, među kojima se u značajnije predstavnike ubrajaju digitalna obrada slike i konvolucione neuronske mreže. Akceleracija date operacije bi značajno ubrzala algoritme zasnovane na konvoluciji, zato što vreme izvršavanja datih algoritama dominantno zavisi od konvolucije.

Naivna implementacija konvolucije nad diskretnim dvodimenzionim signalom sa elemenata ima složenost . Korišćenjem brze Furijeove transformacije i osobina koje povezuju konvoluciju sa brzom Furijeovom transformacijom, vremenska složenost algoritma se može svesti na . Dati projekat realizuje jedno softversko – hardversko kodizajn rešenje implementacije konvolucije matrica, zasnovano na ESL metodologiji.

Rad se sastoji iz sledećih celina:

1. Prvog, uvodnog poglavlja.
2. U drugom poglavlju su objašnjene operacije konvolucije matrica i brze Furijeove transformacije, njihova veza, kao i osobine koje smanjuju složenost implementiranog algoritma.
3. U trećem poglavlju je opisan tok projektovanja dizajna na sistemskom nivou. To podrazumeva vremensku i prostornu analizu performansi sistema, kao i particionisanje na hardverski i softverski deo.
4. U četvrtom poglavlju su diskutovane moguće implementacije, i opisan je projketovani hardverski (IP) blok.
5. U petom poglavlju je opisan postupak funkcionalne verifikacije projektovanog hardverskog (IP) bloka, zasnovanog na UVM metodologiji.
6. U šestom poglavlju je opisan implementirani Linuks drajver projektovanog hardverskog (IP) bloka.

# Konvolucija matrica

## Konvolucija u jednoj dimenziji

Posmatrajmo dva niza, *f[n]* i *g[m]*, sa brojem elemenata *N* i *M* , redom. Pomoću njih će biti objašnjena dva osnovna tipa diskretne konvolucije – linearna i kružna.

* **Linearna konvolucija** se zasniva na proširivanju signala *f* i *g* sa nulama i sa leve i sa desne strane, do beskonačnosti, i potom izvršavanje sledeće operacije:


Pri čemu važi:

Rezultujući signal *h∞* može imati maksimalno *N+M+1* nenultih vrednosti. U zavisnosti od toga da li konvolucioni proizvod uključuje sve nenulte članove dobijenog niza *h∞*, razlikujemo tri tipa konvolucionog množenja:

* + **Potpuno množenje** – rezultujući niz *h*će uključivati sve elemente niza *h∞*, koji mogu imati nenultu vrednost. Niz *h* će posedovati *N+M+1* elemenata.
  + **Množenje iste veličine** – rezultujući niz *h*će uključivati samo članove niza *h∞,* kod kojih je centralni element niza *g* pomnožen sa sa nekim članom neproširenog niza *f*. Niz *h* će posedovati *N* elemenata.
  + **Validno množenje** – rezultujući niz *h*će uključivati samo članove niza *h∞,* kod kojih su svi neprošireni elementi niza *g* pomnoženi sa sa neproširenim članovima niza *f*. Niz *h* će posedovati *N-M+1* elemenata.

Dalje u radu će se pod linearnim konvolucionim množenjem podrazumevati potpuno množenje, osim ukoliko ne bude drugačije naznačeno, pošto je algoritam za konvoluciju implementiran pomoću potpunog množenja. Matematički, formula za potpuno konvoluciono množenje se definiše na sledeći način:

* **Kružna konvolucija** se zasniva na „obmotavanju“ nizova *f* i *g* sa sopstvenim članovima, umesto što se proširuju sa nulom do beskonačnosti. Time se postiže da novodobijeni nizovi *fP* i *gP* budu periodični sa istim periodom *P*. Konačni nizovi *f* i *g* su prošireni sa nulama tek toliko, da bi se zadovoljio uslov da nizovi budu iste periodičnosti *(P = NP = MP ≥ N ≥ M ).* Drugim rečima, za bilo koji ceo broj k, važi *f(k) = f(k mod P)* i *g(k) = g(k mod P).* Na slici 1 se nalazi primer za *P=N=5* i *M=3*.



Slika 1 Izgled nizova *f* i *g* za P=N=5 i M=3

Matematički, formula za potpuno konvoluciono množenje sa modulom *P* se definiše na sledeći način:

Pri čemu važi:

U slučaju da je moduo kružne konvolucije *P* isti kao veličina niza *f (P = N)*, jednostavno se može pokazati da linearna i kružna konvolucija predstavljaju identičnu operaciju:

Uloga i značaj pojma kružne konvolucije je u tome što ona predstavlja spregu između diskretne Furijeove transformacije i linearne konvolucije signala.

## Konvolucija u dve dimenzije

Celokupna teorija diskutovana za konvoluciju u jednoj dimenziji može biti primenjena i na konvoluciju u više dimenzija. Ovaj rad će biti ograničen na dve dimenzije, odnosno ograničen na konvolucije nad matricama. Linearna konvolucija nad matricama *f* i *g* se definiše na sledeći način:

Pri čemu važi:

Potpuna linearna konvolucija će biti matrica veličine *(H1+H2-1, W1+W2-1)*. Kružno konvoluciono množenje nad matricama *f* i *g* se definiše na sledeći način:

Pri čemu važi:

I u dvodimenzionalnom slučaju se može pokazati da kružna i linearna konvolucija predstavljaju identičnu operaciju ukoliko važi da je *PH = H1* *≥ H2* i *PW = W1* *≥ W2*.

## Diskretna Furijeova transformacija u jednoj dimenziji

Diskretna Furijeova transformacija nad diskretnim signalom *f[n]* dužine *N* se definiše na sledeći način:

Vrednosti kompleksne eksponencijalne funkcije sa kojima se množe odbirci diskretnog signala *f[n]* nazivaju se rotacioni „twiddle“ faktori. Rotacioni faktori imaju sledeće osobine, koje će biti značajni za izvođenje brze Furijeove transformacije:

* Kompleksno konjugovana simetričnost
* Periodičnost
* Redundantnost

Inverzna diskretna Furijeova transformacija nad istim signalom se definiše na sledeći način:

Iz formule za inverznu Furijeovu transformaciju se može zaključiti da Furijeova transformacija nad konjugovanim signalom u frekvencijskom domenu predstavlja inverznu Furijeovu transformaciju. Konjugacija nad rezultujućim signalom nije neophodna, pošto za dati algoritam su značajne samo realne vrednosti inverzne Furijeove transformacije. Korišćenjem date osobine se povećava konciznost koda, i omogućava se korišćenje već realizovane funkcije za direktnu Furijeovu transformaciju, sa neznatnim usporavanjem vremena izvršavanja. U embeded aplikacijama, sa memorijskim ograničenjima, ova osobina se može pokazati veoma korisnom.

## Diskretna Furijeova transformacija u dve dimenzije

Diskretna Furijeova transformacija nad diskretnim višedimenzionim signalom *f[n]* se definiše analogno kao u jednodimenzionom slučaju. Formula za Furijeovu transformaciju u dve dimenzije nad matricom *f* dimenzija *(N, M)* glasi:


Data jednačina pokazuje kako se pomoću jednodimenzione diskretne Furijeove transformacije može dobiti dvodimenziona Furijeova transformacija. Prvo se izvrši Furijeova transformacija nad svim kolonama, a potom po svim vrstama, ili obratno, da bi se dobila željena dvodimenziona transformacija. Ova osobina je značajna, jer pojednostavljuje implementaciju algoritma, i može se primeniti nad beskonačno dimenzija.

Inverzna Furijeova u dve dimenzije se može realizovati izvšavanjem dvodimenzione Furijeove transformacije nad konjugovanom matricom:

## Brza Furijeova transformacija

Postoji veliki broj algoritama koji smanjuju vreme izvršavanja jednodimenzione Furijeove transformacije sa na , kao što su Kuli-Tukijev algoritam („Radix 2“), Prajm faktor algoritam, Raderov algoritam, Vinogradov algoritam, i drugi. U ovom radu će biti implementiran „Radix 2“ algoritam u vremenskom domenu, pošto predstavlja najstariji i najpoznatiji algoritam za brzu Furijeovu transformaciju.

„Radix 2“ postiže ubrzanje u odnosu na diskretnu Furijeovu transformaciju izbegavanjem ponovnog računanja određenih izraza. Pripada klasi „zavadi pa vladaj“ algoritama, i kao preduslov neophodno je da broj članova niza bude stepen dvojke. Tokom preprocesiranja, izmenimo redosled članova niza pomoću algoritma „bit reversal“. Potom, rekurzivnim ponavljanjem, podelimo članove na parne i neparne, izračunamo brzu Furijeovu transformaciju za oba novodobijena niza i spojimo rezultate, koristeći osobine korena jedinice (rotacionih faktora) u polju kompleksnih brojeva (slika 2).



Slika 2 Rekurzivno izvršavanje brze Furijeove transformacije


U narednih nekoliko koraka će biti izvedene formule za „Radix 2“ algoritam brze Furijeove transformacije:

Na osnovu osobine redundantnosti, a potom i periodičnosti rotacionih faktora, formula za Furijeovu transformaciju postaje:

Na osnovu osobine kompleksno konjugovane simetričnosti, redundantnosti i periodičnosti, može se jednostavno, na osnovu već izračunatih vrednost, dobiti vrednost člana F[k+N/2]:


Iz poslednjih jednačina možemo primetiti rekurzivnu prirodu Furijeove transformacije i konačan izgled „Radix 2“ algoritma:

One nam omogućavaju da značajno uštedimo broj upotrebljenih operacija. Operacije računanja vrednosti F[k] i F[k+N/2], odnosno množenje neparnog člana sa rotacionim faktorom, sabiranje i oduzimanje sa parnim članom se naziva leptir (eng. „butterfly“) operacija, slika 3.



Slika 3 Leptir operacija

Na slici 4 je prikazan postupak dobijanja Furijeove transformacije niza sa osam članova pomoću „Radix 2“ algoritma.



Slika 4 Primer brze Furijeove transformacije za signal sa osam elemenata

## Odnos konvolucije i Furijeove transformacije

Neka su *f* i *g* dva niza veličine *N* i *M*, redom, i neka je *P ≥ N ≥ M* moduo kružne konvolucije. Tada formula koja spaja kružnu konvoluciju sa diskretnom Furijeovom transformacijom glasi:

Formula se može dokazati računanjem Furijeove transformacije kružne konvolucije signala *f* i *g*.

Povezivanjem date formule sa odnosom između potpune linearne i kružne konvolucije, dobijemo formulu za računanje potpune linearne konvolucije korišćenjem Furijeovih transformacija:

# Projektovanje aplikacije na sistemskom nivou

## ESL Metodologija


ESL (eng. *Electronic System Level*) metodologija predstavlja dizajn metodologiju za razvoj elektronskih uređaja. Zasnovana je na projektovanju modela uređaja na visokom nivou apstrakcije (odnosno na zahtevima poslodavca ili tržišta) i njegovim postepenim profinjavanjem do prostornog rasporeda svih hardverskih komponenti u uređaju i signala koji ih povezuju.

Korišćenje ESL metodologije je motivisano činjenicom da tradicionalne metodologije za razvoj elektronskih uređaja ne uspevaju da ispune zadate zahteve prilikom realizacije složenih elektronskih uređaja:

* Preko 70% dizajnova ima barem 30% niže performanse od zadatih.
* Preko 30% dizajnova nema korektno realizovano barem 50% zadate funkcionalnosti.
* Oko 54% dizajnova zakasni sa rokom realizacije, pri čemu je prosek kašnjenja četiri meseca.
* Oko 13% dizajnova se prekine pre završetka projekta.

Među glavnim razlozima za neuspeh realizacije dizajnova pomoću tradicionalnih metodologija su ograničena mogućnost preglednosti dizajna, i kontrole njegovog izvršavanja. Da bi se postiglo povećanje kontrolabilnosti i preglednosti, moraju se meriti karakteristike individualnih signala i logičkih kapija, sa preciznošću reda veličine jedne nanosekunde. Datim nivoima apstrakcije se dobijaju ogromne količine malo korisnih informacija.

ESL metodologija omogućava razvoj elektronski uređaja na sistemskom nivou, odnosno celokupno izvršavanje dizajna se apstrahuje u formi procesorskih instrukcija, poziva funkcija, pristupa memoriji i slanja paketa podataka. Na datom nivou se najjednostavnije i najbrže particioniše dizajn na hardverske i softverske komponente, i biraju IP blokovi. Prednosti ESL metodologije su povećani kvalitet i pouzdanost, realizacija optimalnih dizajnova, smanjenje vremena do plasiranja rešenja na tržište (eng. *time to market*), i mogućnost konkurentnog razvoja softvera i hardvera.



Slika 5 Odnos između tradicionalnih i ESL metodologije razvoja elektronskih uređaja

ESL metodologija se sastoji iz sedam koraka:


1. **Pisanje specifikacije i modelovanje** – predstavlja razvoj dokumenta koji opisuje sistem ili funkcionalnost koju uređaj treba da ispuni, zajedno sa njegovim ograničenjima. Specifikacija na najvišem nivou je često napisana prirodnim jezikom, čime se ostavlja dovoljno prostora da model na sledećem, nižem nivou apstrakcije zadovolji zahtevane uslove bez da bude ograničen na specifičnu implementaciju. Za razliku od specifikacije napisane prirodnim jezikom, specifikacije koje se izvršavaju iskazuju željeno ponašanje na nedvosmislen način iz perspektive crne kutije. S druge strane, implementacije koje se izvršavaju reflektuju miktoarhitekturne odluke. Postoji veliki broj programskih jezika koji se koriste za ESL specifikaciju, u koje se ubrajaju MATLAB M-Code, SystemC i drugi.
2. **Analiza pre particionisanja** – predstavlja proces upoređivanja karakteristika različitih implementacija. U ključne karakteristike se ubrajaju:
   * Vreme izvršavanja – algoritam može biti serijski ili konkurentno realizovan
   * Memorijski zahtevi
   * Potrošnja - najviše utiču spekulativno izvršavanje, keširanje podataka i izbor algoritma
   * Vreme potrebno da bi se plasirao proizvod na tržište – kašnjenje može da uzrokuje veoma velike finansijske gubitke
   * Složenosti – pravljenje kompromisa između performansi i mogućnošću verifikacije rada

Da bi se mogle uporediti karakteristike mogućih implementacija, mogu se vršiti različite analize, kao što su statička, dinamička, algoritamska, i druge. U ovom radu će se vršiti profajliranje koda, na osnovu kojeg će se izvršiti particionisanje hardvera i softvera.


1. **Particionisanje** – predstavlja proces raspodele algoritama (ili njihovih delova), definisanih u specifikaciji, na one koji će biti realizovani u softverskim (procesori), odnosno hardverskim komponentama. Pravi se arhitekturni opis jedinica za procesiranje, memoriju i komunikaciju. Hardverska particija donosi izbore vezane za broj korišćenih jezgara (distribuirani sistem) i da li će jezgra biti upravljana aperiodičnim događajima ili periodičnim signalima (klokom). Softversko particionisanje se odnosi na izbor operativnog sistema, biblioteka, tipa procesora (simetrični ili heterogeni), i na nižem procesorskom nivou na niti i procese. Konačno, u slučaju distribuiranog sistema, mora biti izabran algoritam za planiranje (eng. *scheduler*).
2. **Analiza i debagovanje nakon particionisanja** – predstavlja proces ponovne analize karakteristika i upoređivanja karakteristikama dobijenim u analizi pre particionisanja. Algoritmi koji će biti izvršavani na procesoru su napisani u nekom programskom jeziku (na primer C, ili C++), dok su algoritmi koji će biti izvršavani u hardveru realizovani u nekom HDL (eng. *hardware description language*) jeziku. U ovom koraku često može doći do ponovnih iteracija između particionisanja i analize nakon particionisanja, sa ciljem optimizacije performansi.
3. **Verifikacija nakon particionisanja** – predstavlja proces ispitivanja rada dizajna, sa ciljem da se utvrdi da li je željena funkcionalnost odgovarajućih komponenti pre particionisanja sačuvana nakon particionisanja dizajna. Tipičan tok verifikacije predstavlja planiranje verifikacije, implementacija verifikacionog okruženja i na kraju analiza verifikacionih rezultata. Uz pomoć formalne analize i simulacije, istražuje se prostor stanja u kojem se dizajn može naći. Verifikaciono okruženje se implementira pomoću HLVL (eng. *High-Level Verification Languages*) jezika. Ovo poglavlje će detaljnije biti razjašnjeno u glavi 5.
4. **Hardversko-softverska implementacija** – Hardverska implementacija predstavlja proces kreiranja modela koji se mogu sintetizovati do nivoa kapija, i obično se pišu na RT nivou. Postoji pet mogućih hardverskih implementacija, a to su ekstenzibilni procesori (eng. *extensible processors*), DSP (eng. *digital signal* processing) koprocesori, VLIW (eng. *very long instruction word*) koprocesori, namenski (eng. *application-specific*) koprocesori, i ASIC ili FPGA. Softverska implementacija se može klasifikovati prema vidljivosti sistemskih komponenti (klok, uređaj za enkripciju i slično), vremenskim intervalima između susednih događaja, platforme na kojoj se izvršava i vremenskih performansi.
5. **Verifikacija implementacije** – predstavlja verifikaciju ispravnog rada celokupnog sistema. Može se postići simulacijom mešovitih modela, hardverskom emulacijom, ili realizacijom prototipa pomoću FPGA. Radi lakšeg debagovanja hardvera, često se ugrađuju komponente kao što su (eng. *Joint Test Action Group*), ILA (eng. *integrated logic analyzer*) komponente.

## Specifikacija i modelovanje

Konvolucija je operacija dodavanja svakog elementa svojim susedima, pomnoženih sa odgovarajućim koeficijentima. Ako imamo dve 3x3 matrice istih dimenzija, onda konvolucija se definiše na sledeći način:



Rezultat konvolucije se smešta u novu matricu, na istu poziciju na kojoj se nalazi i centralno polje parčeta originalne slike (pogledati sliku ispod, polje [2,2]). Slično se definiše i za veće dimenzije matrica. Formalna matematička definicija konvolucije je data u glavi 2, gde je takođe pokazano kako je Furijeova transformacija povezana sa konvolucijom.



Slika 6 Konvolucija matrica

## Analiza pre particionisanja

U ovom koraku je izvršeno upoređivanje performansi različitih algoritama i delova algoritma. Implementacijom konvolucije po definiciji se postiže vremenska složenost od , gde su A i B matrice, dok bi se korišćenjem brzih Furijeovih transformacija na osnovu „Radix 2“ algoritma ta vremenska složenost mogla smanjiti na . S druge strane, korišćenje brzih Furijeovih transformacija zahteva preko duplo više memorijskih lokacija, koje su zadužene za skladištenje vrednosti imaginarnih članova matrica i rotacionih faktora. Zbog značajne uštede vremena izvršavanja, izabrana je implementacija zasnovana na brzoj Furijeovoj transformaciji.

Profajliranjem izvornog koda napisanog u C++ jeziku dobijeni su sledeći rezultati odnosa vremena izvršavanja konvolucije matrica i brze Furijeove transformacije:

|  |  |  |
| --- | --- | --- |
| Veličina matrica | Relativno vreme izvršavanja konvolucije [%] | Relativno vreme izvršavanja brze Furijeove transformacije [%] |
| 8x8 | 34.02 | 65.52 |
| 128x128 | 6.24 | 93.24 |

Tabela 1 Rezultati profajliranja

Za jos veće matrice, odnos vremena izvršavanja brze Furijeove transformacije u dve dimenzije u odnosu na konvoluciju će biti jos veći, pošto je vreme izvršavanja konvolucije linearno sa brojem elemenata matrice, , za razliku od dvodimenzione Furijeove transformacije koja je oblika , kao što je malo pre prikazano.

## Particionisanje


Dvodimenziona Furijeova transformacija je vremenski značajno složeniji algoritam od konvolucije. Zbog toga je odlučeno da se Furijeova transformacija izvršava na hardveru, dok će se konvolucija izvršavati u softveru. Realni brojevi u hardveru će biti predstavljeni sa fiksnom tačkom.

Ciljana platforma u ovom sistemu će biti Zybo ploča iz familije Zynq-7010. Zybo predstavlja sistem na čipu koji se sastoji iz programabilne logike (FPGA) i procesirajućeg dvojezgrarnog sistema ARM Cortex A9. Pošto nije zamišljeno da se ubrzava konvolucija sa paralelizacijom softverske particije, koristiće se samo jedno jezgro procesora. Operativni sistem na ploči će biti *Xilinx Linux Kernel 4.10*.

Matrice koje se obrađuju će biti skladištene u BRAM-u. Direktna komunikacija između softverskog i hardverskog dela će se obavljati preko AXI Lite magistrale. Particije će razmenjivati informacije o veličini matrica preko date magistrale, kao i signale za početak i završetak obrade matrica. Softverska particija komunicira sa BRAM-om putem AXI-BRAM kontrolera, dok je hardverska particija direktno povezana putem BRAM interfejsa sa memorijom.

## Implementacija i analiza modela posle particionisanja

Model je implementiran u programskom jeziku *SystemC*. Komponente su instancirane u vidu klasa, i mogu se podeliti na komponente zadužene za skladištenje memorije (BRAM RE i BRAM IM), softversku i hardversku particija (Hard i Soft) i komponente koje povezuju date module (Interconnect i BRAM Controller).



Slika 7 Šematski prikaz virtuelne platforme

Sve komponente komuniciraju na nivou transakcija putem TLM (*eng.* Transaction Level Modelling) mehanizma. Komunikacija na nivou transakcija omogućava razdvajanje implementacije protokola od funkcionalnosti koju treba da obavljaju komunikacioni kanali. Na osnovu toga se jednostavno mogu menjati protokoli u skladu sa zahtevima dizajna. Transakcija koja se prenosi putem TLM mehanizma sadrži nekoliko parametara, od kojih su najznačajniji dužina niza koji se šalje (svi podaci su osmobitni), pokazivač na niz i komanda koja je oblika „čitaj“ ili „upiši“.

Komponenta *Soft* vrši implementaciju konvolucije, odnosno šalje zahteve hardverskom modulu da izvrši dvodimenzionalne Furijeove transformacije nad matricama, obavlja zamenu redosleda matrica u memoriji, kao i jednostavne operacije nad elementima matrica. Pseudo kod je napisan u listingu ispod.

Listing 1 Pseudo-kod algoritma koji izvršava *Soft* komponenta

Hard komponenta izvršava dvodimenzionu Furijeovu transformaciju, koja je opisana u poglavljima 2.4 i 2.5.

*Interconnect* komponenta služi za rutiranje podataka koji šalje komponenta *Soft*, i na osnovu prvih osam bita tridesetdvobitne adrese utvrđuje da li da transakciju prosledi memoriji ili direktno u hardverski blok. BRAM kontroler prima transakciju iz *Interconnect* komponente. Transakcija koja stiže u BRAM kontroler sadrži niz dvostruke dužine, pri čemu prva polovina niza predstavlja lokaciju za podatke koji treba da se učitaju ili upišu u memoriju sa realnim podacima, dok druga polovina niza je rezervisana za memoriju sa imaginarnim podacima. Stoga, može se reći da BRAM kontroler jednu transakciju deli na dva dela, i ponovo sastavlja transakcije nakon uspešnog pisanja ili čitanja.

Memorijske komponente BRAM RE i BRAM IM skladište vrednosti dve kompleksne matrice. Prva polovina memorijskih lokacija je rezervisana za jednu matricu (u početku se to odnosi na matricu A, do zamene redosleda), dok je druga polovina rezervisana za drugu matricu. Da bi se omogućilo istrovremeno upisivanje realnog i imaginarnog dela (i time uštelo na vremenu), realni i imaginarni delovi matrica su razdeljeni u dva BRAM-a.

Ceo sistem se zove virtuelna platforma. Klasa VP (eng. *Virtual Platform*) instancira sve komponente, i spaja odgovarajuće interfejse jedne sa drugima.

## Analiza modela posle particionisanja

Realne vrednosti matrica su reprezentovane sa fiksnom tačkom. Da bi se utvrdila optimalna širina celog dela, i dela iza fiksne tačke, neophodno je izvršiti analizu širine. Napisana su dva koda sa identičnim algoritmom, u *C++* i *SystemC* programskim jezicima, pri čemu se u prvom slučaju koristi reprezentacija realnih brojeva sa pokretnom tačkom, dok u drugom slučaju se koristi reprezentacija sa fiksonom tačkom. Vršena je analiza nad realnim matricama veličine 128x128 proizvoljnih vrednosti, i mereno je odstupanje između odgovarajućih elemenata u rezultujućim matricama.

|  |  |
| --- | --- |
| Širina <ceolobrojni deo, realni deo> | Odstupanje |
| <32,12> | 12288 |
| <32,13> | 8192.02 |
| <32,14> | 16384 |
| <32,15> | 0.0273132 |
| <32,16> | 0.02348330 |
| <32,17> | 0.0534661 |
| <32,18> | 0.118255 |
| <48,18> | 0.0233966 |
| <48,19> | 0.023397 |
| <48,20> | 0.023398 |
| <48,21> | 0.0234 |

Tabela 2 Analiza širine

Po datim rezultatima, može se zaključiti da širina od 32 bita, sa 16 bita koji se nalaze iza fiksne tačke, predstavlja minimalnu širinu realnih brojeva za matrice veličine 128x128. Za veće matrice bi širina realnih brojeva morala biti još veća.


# Projektovanje hardverskog IP jezgra

## Uvod

### RT metodologija

Prevođenje algoritma, odnosno detaljne sekvence akcija ili koraka neophodnih da se reši problem, u digitalno elektronsko kolo, se vrši pomoću RT metodologije.   
**RT** (eng. *Register Transfer*) **metodologija** predstavlja formalizovani postupak pomoću kojega se vrši mapiranje varijabli u registre, i sekvenci koraka nad varijablama u manipulacije nad registrima i signalima (RT operacije). RT metodologija podrazumeva projektovanje dva podsistema:

* **Podsistem za obradu podataka** (eng. *Data path*) je modul koji sadrži sve hardverske resurse neophodne da bi se izvršili svi koraci definisani algoritmom i koji će biti izvršeni u datom IP jezgru, svih memorijskih resursa neophodnih da bi se skladištile varijable algoritma, kao i mreže za rutiranje koja na željeni način povezuje date hardverske komponente. Podsistem za obradu podataka se sastoji iz:
  + Mreže za rutiranje ulaznih podataka – dato kombinaciono digitalno elektronsko kolo rutira ulazne signale i vrednosti memorijskih elemenata sa odgovarajućim funkcionalnim jedinicama. Uglavnom je realizovano pomoću multipleksera.
  + Mreže za rutiranje rezultata – dato kombinaciono digitalno elektronsko kolo rutira izlaze funkcionalnih jedinica sa odgovarajućim memorijskim elementima. Uglavnom se realizuje pomoću multipleksera.
  + Funkcionalnih jedinica – sastoje se iz svih aritmetičkih, logičkih i relacionih operatora implementiranih u obliku kombinacionih mreža.
  + Memorijskih elemenata koji skladište sve podatke koji se koriste u toku izvršavanja algoritma. Najčešće su implementirani pomoću registara, mada mogu se koristiti registarske banke, jednopristupne i višepristupne memorije, FIFO (eng. *first in first out*) baferi i drugi elementi.
* **Upravljački podsistem** (eng. *Control path*) je modul čija je uloga da upravlja redosledom operacija koje se izvršavaju unutar podsistema za obradu podataka i signalima koji se u datom trenutku skladište u memoriji, u skladu sa koracima definisanim algoritmom. Upravljački podsistem se stoga najčešće realizuje kao konačni automat stanja.  
  **Konačni automat stanja** (eng. *Finite State Machine, FSM*), predstavlja digitalno elektronsko kolo sa unutrašnjim stanjima. Tokom vremena FSM menja stanje u kom se nalazi, u zavisnosti od trenutnog stanja i ulaznih signala. Sastoji se iz logike za generisanje narednog stanja, registra stanja i izlazne logike. Grafička reprezentacija konačnog automata stanja se može vršiti pomoću ASM (eng *Algorithmic State Machine*) dijagrama.



Slika 8 Šematski prikaz podsistema za obradu podataka i upravljačkog podsistema

Projektovanje digitalnog sistema koji treba da izvršava željeni algoritam, odnosno podsistema za obradu podataka i upravljačkog podsistema, pomoću RT metodologije, se sastoji iz pet koraka:

1. Eliminacija naredbi ponavljanja – sve naredbe ponavljanja unutar algoritma se moraju zameniti sa odgovarajućim *if*-*goto* naredbama.
2. Definisanje interfejsa digitalnog sistema koji se projektuje – analizom algoritma neophodno je utvrditi ulazne i izlazne promenljive (signale), kao i širine datih signala.
3. Projektovanje upravljačkog podsistema – na osnovu algoritma je neophodno kreirati odgovarajući ASM dijagram, kao i razmotriti potencijalne optimizacije.
4. Projektovanje podsistema za obradu podataka – sastoji se iz četiri koraka:
   1. Identifikacija svih RT operacija koje postoje unutar ASM dijagrama, i dimenzionisanje registara koji će biti pridruženi datim operacijama.
   2. Grupisanje RT operacija prema odredišnim registrima.
   3. Za svaku grupu operacija, izvršavaju se tri koraka:
      1. Formira se odredišni registar.
      2. Formiraju se kombinacione mreže koje implementiraju sve funkcionalne transformacije signala u datoj grupi.
      3. Dodaju se multiplekserska i rutirajuća kola ispred odredišnog registra ukoliko je on asociran sa većim brojem RT operacija.
   4. Dodaju se kombinacione mreže koje formiraju izlazne statusne signale.
5. Pisanje HDL modela – na osnovu ASM dijagrama dobijenog u trećem koraku može se napisati odgovarajući HDL model upravljačkog podsistema, a na osnovu blog dijagrama formiranog u četvrtom koraku može se napisati HDL model podsistema za obradu podataka. Konačno, objedinjavanjem datih modela, dobija se HDL model kompletnog digitalnog elektronskog kola koje implementira željeni algoritam.

### IP jezgro

**Hardverska** **IP** (eng. *Intellectual Property*) **jezgra** su digitalni sistemi projektovani korišćenjem RT metodologije, koji enkapsuliraju neku jasno definisanu funkcionalnost. Uglavnom predstavljaju gradivne blokove većih i složenijih sistema na čipu. Da bi se olakšala ponovna upotrebljivost jezgara, za razmenu informacija se koriste standardni interfejsi kao što je AXI (eng. *Advanced eXtensible Interface*), PLB, OPB, LocalLink, i drugi. Na osnovu funkcionalnosti koju IP moduli obavljaju, dele se na:


* Module za skladištenje podataka – u ovu grupu spadaju IP jezgra koja implementiraju mehanizme za skladištenje podataka, kao što su SRAM, DRAM, ROM, Flash, FIFO, i drugi.
* Module za prenos podataka - u ovu grupu spadaju IP jezgra koja implementiraju i međusobno prevode različite komunikacione protokole, kao što su AXI, PLB, PCIe, Ethernet, I2C, SPI, i drugi.
* Module za obradu podataka - u ovu grupu spadaju IP jezgra koja vrše obradu podataka, odnosno algoritme kao što su filtriranje (FIR i IIR filtri), unitarne transformacije (FFT, DCT, DWT...), kompresiju, enkripciju i zaštitno kodovanje podataka, i druge često korišćene specifične algoritme.
* Procesorske module - u ovu grupu spadaju IP jezgra koja takođe vrše obradu podataka, i zapravo pripadaju prethodnoj grupi, ali su složeniji i moguće je implementirati proizvoljni algoritam pomoću njih, pa se stoga uglavnom posmatraju odvojeno. Osnovni tipovi procesorskih modula su skalarni, superskalarni, VLIW, vektorski, višejezgarni i konfigurabilni procesori.

### Četvorofazni hendšejk protokol

Četvorofazni hendšejk protokol (eng. *Four-Phase Handshake Protocol*) se koristi za sinhronu i asinhronu razmenu informacija između različitih modula. Protokol se sastoji iz pošaljioca i primaoca (eng. *talker* i *listener*) koji komuniciraju putem signala za zahtev i potvrdu (eng. *request* i *acknowledge*).

Redosled operacija se može podeliti na četiri koraka (otuda naziv četvorofazni):


1. Ukoliko su signali za zahtev i potvrdu na niskom logičkom nivou, pošaljilac može da uspostavi komunikaciju, odnosno aktivira signal za zahtev.
2. Kada primalac primeti da je signal za zahtev na visokom logičkom nivou, aktivira signal za potvrdu.
3. Kada pošaljilac primeti da je signal za potvrdu na visokom logičkom nivou, deaktivira signal za zahtev.
4. Kada primalac primeti da je signal za zahtev na niskom logičkom nivou, deaktivira signal za potvrdu.



Slika 9 Šematski prikaz protokola četvorofaznog hendšejk protokola

## Realizovana implementacija i diskusija mogućih implementacija

Algoritam za dvodimenzionu Furijeovu transformaciju matrica je ekvivalentan izvršavanju algoritma za jednodionu Furijeovu transformaciju prvo nad svim redovima, a potom nad svim kolonama matrice. IP jezgro komunicira sa dva spoljašnja BRAM-a (eng. *Block Random Access Memory*) u koje su smešteni realni i imaginarni deo matrice, kao i sa procesorom pomoću AXI Lite interfejsa, koji mu šalje veličinu matrice i zahtev za početak rada. Unutar FFT modula se nalazi unutrašnji dvopristupni BRAM (jedan pristup za čitanje i jedan pristup za pisanje) u koji se skladišti trenutni red ili kolona, nad kojim se vrši jednodimenziona Furijeova transformacija. Moduli FFT2, FFT i BUTTERFLY komuniciraju preko četvorofaznog hendšejk protokola. U ovakvoj konfiguraciji, modul FFT2 ima jedinu ulogu kao konektor između BRAM-a i FFT modula, pri čemu mora da vodi računa o trenutnom redu ili koloni nad kojim se vrši obrada. FFT modul u toku izvršavanja više puta poziva BUTTERFLY modul, koji izvšava leptir operaciju nad dva kompleksna broja. Unutar BUTTERFLY modula se nalazi ROM (eng. *Read Only Memory*) iz kojih se čitaju vrednosti rotacionih faktora.



Slika 10 Šematski prikaz implementiranog IP jezgra za algoritam *fft2*

Postoji nekoliko mogućih razlika u implementaciji koji su razmatrani:

* Korišćenje AXI Full interfejsa umesto **BRAM interfejsa** za transport članova realnog i imaginarnog dela kompleksne matrice – izabran je BRAM isključivo zbog jednostavnosti implementacije. AXI Full interfejs bi mogao da obavlja daleko kompleksniju komunikaciju između komponenti koja za potrebe ovog projekta nisu potrebne.
* Korišćenje **unutrašnje memorije** za skladištenje međurezultata – umesto čuvanja samo jedne vrste ili kolone matrice, bilo je moguće uopšte ne implementirati unutrašnju memoriju, ili skladištiti i realni i imaginarni deo matrice unutar IP jezgra (dve matrice iste veličine). U prvom slučaju, obavljanje komunikacije sa spoljašnjim BRAM-om bi značajno usporilo vreme izvršavanja. U drugom slučaju, zauzimanje dodatne memorije bi veoma uticalo na ukupnu veličinu matrice koja se može obrađivati, jer su resursi na ploči ograničeni. Izabrana je realizacija sistema u kojem se čuva vrednost samo jedne vrste odnosno kolone matrice, kao optimalan odnos između vremena izvršavanja i korišćenja hardverskih resursa.
* Korišćenje dvofaznog umesto **četvorofaznog hendšejk** **protokola** za *start* i *ready* signale između različitih modula i za pristup memoriji **–** iako je dvofazni hendšejk protokol jednostavniji za realizaciju i neznatno brži, izabran je četvorofazni protokol zbog jasnijeg praćenja rada algoritma i eventualnog otklanjanja grešaka u implementaciji celog algoritma. Dodatno, korišćenje protokola za pristup memoriji povećava sigurnost rada, jer dobijamo povratnu informaciju da se vrednost u memoriju zaista i upisala. U slučaju paralelizacije i korišćenja većeg broja istih modula (na primer više *fft* ili *butterfly* modula), može se jednostavnije realizovati modul za arbitraciju i raspoređivanje (eng. *scheduling*) zahteva za upis vrednosti u memoriju.
* Računanje **rotacionih faktora** umesto čitanja iz ROM-a – računanje rotacionih faktora podrazumeva implementaciju modula za računanje sinusa i kosinusa, ili skladištenje vrednosti sinusa i kosinusa za različite vrednosti ulaznog signala. U oba slučaja bi se vreme izvšavanja celog algoritma značajno povećalo (u prvom pogotovo), dok bi se u drugom slučaju svakako morale skladištiti vrednosti u memoriju, čime nikakva dobit ne bi bila postignuta.
* **Pajplajnovanje leptir operacije** – pajplajnovanjem izvršavanja date operacije povećavamo broj stanja kroz koja algoritam mora proći (samim tim i ukupan broj taktova), ali smanjujemo trajanje jednog takta, čime se efektivno postiže ubrzanje izvršavanja algoritma. U ovom radu su međusobno zavisne operacije maksimalno pajplajnovane, dok se nezavisne operacije izvršavaju u istom taktu.
* **Računanje logaritma veličine niza (matrice)** – u najjednostavnijoj hardverskoj realizaciji bi se zahtevalo korišćenje memorije velike veličine zarad jednog registra koji se neće menjati tokom izvršavanja algoritma. Izabrano je da taj logaritam računa u softveru i da se šalje u IP jezgro putem AXI Lite interfejsa.

## Implementacija leptir modula (BUTTERFLY)

Kao što je već opisano, uloga leptir modula je da izvrši leptir operaciju:

Prethodna jednačina je predstavljena u kompleksnom obliku. Raščlanjivanjem na realni i imaginarni deo dobijemo sledeće formule:

Pri čemu važi:

Rotacioni faktori wCOS i wSIN su realizovani kao ROM memorija unutar leptir bloka, i potrebno ih je ukupno N/2, pri čemu N predstavlja broj elemenata niza, zbog osobine simetričnosti.

Radi povećavanja maksimalne frekvencije rada algoritma na FPGA ploči, pajplajnovano je izvršavanje leptir operacije, pa se vrednosti sabiranja i množenja izvršavaju u različitim taktovima (prvo množenja, pa suma proizvoda, i potom dodavanje vrednosti topREi i topIMi).

### Definisanje interfejsa

* Ulazni interfejs

topRE\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja gornji realni ulaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

topIM\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja gornji imaginarni ulaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

botRE\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja donji realni ulaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

botIM\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja gornji realni ulaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

k – tipa STD\_LOGIC\_VECTOR (log2c(FFT\_SIZE/2)-1 downto 0) – označava trenutnu vrednost rotacionog faktora .

size – tipa STD\_LOGIC\_VECTOR (log2c(log2c(FFT\_SIZE/2)-1 downto 0)) – predstavlja logaritam veličine niza za koji se trenutno računa Furijeova transformacija. Zajedno sa veličinom k u potpunosti opisuje trenutnu vrednost rotacionog faktora .

* Izlazni interfejs

topRE\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja gornji realni izlaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

topIM\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja gornji imaginarni izlaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

botRE\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja donji realni izlaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

botIM\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja gornji realni izlaz unutar leptir bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

* Komandni interfejs


start – tipa STD\_LOGIC – kontroliše početak rada leptir bloka

* Statusni interfejs

ready – tipa STD\_LOGIC - ukazuje da li je leptir blok trenutno aktivan

### Projektovanje upravljačkog modula


ASM dijagram ima četiri stanja. U prvom (*idle*) stanju se čeka na instrukciju za početak obrade ulaznih signala (*start*), signal *ready* je na visokom logičkom nivou. U drugom (*s2*) stanju se vrši množenje rotacionih faktora sa donjim ulaznim signalima leptir bloka, i spušta se *ready* signal na nisku logičku vrednost. U trećem (*s3*) se stanju vrši sabiranje pomnoženih signala. U četvrtom (*s4*) stanju se sabiraju vredosti gornjih ulaznih signala sa rezultujućim donjim signalima. Konačno, ponovo se ulazi u početno (*idle*) stanje i podiže se *ready* signal na visok logički nivo.



Slika 11 ASM dijagram leptir bloka

### Projektovanje modula za obradu podataka

U datom sistemu postoji šest registara – četiri što skladište vrednosti množenja, i dva što skladište vrednosti zbira proizvoda. Množači se aktiviraju u drugom stanju, nakon što se detektuje da je aktivan start signal. Nakon što se izvrši množenje, odnosno u trećem stanju, vrši se sabiranje proizvoda i njegovo memorisanje u registre botRE i botIM. U petom stanju se vrši sabiranje vrednosti ulaznih signala topRE\_i i topIM\_i sa registrima botRE i botIM i prosleđuje na izlaz. Dakle, ovaj modul je realizovan kao Milijev automat i zahteva se konstantna vrednost ulaznih signala tokom trajanja izvršavanja datog modula.



Slika 12Modul za obradu podataka unutar leptir bloka

## Implementacija bloka za brzu Furijeovu transformaciju u jednoj dimenziji

### Interfejs

* Ulazni interfejs

data\_i\_addr\_o – tipa STD\_LOGIC\_VECTOR (ld(FFT\_SIZE)-1 downto 0) - predstavlja adresu člana niza dužine *size* koja se trenutno učitava.

dataRE\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja realni ulaz unutar *fft* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

dataIM\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja imaginarni ulaz unutar *fft* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

data\_rd\_o – tipa STD\_LOGIC – označava da li *fft* blok zahteva učitavanje narednog člana niza.

data\_rd\_i – tipa STD\_LOGIC – označava da li su vrednosti dataRE\_i i dataIM\_i stabilne i spremne da budu učitane u unutrašnju memoriju.

log2s – tipa STD\_LOGIC\_VECTOR (ld(ld(FFT\_SIZE))-1 downto 0), predstavlja celobrojnu vrednost logaritma veličine niza koji se obrađuje zaokruženu na gore.

size – tipa STD\_LOGIC VECTOR (ld(FFT\_SIZE)-1 downto 0), predstavlja veličinu niza koji se obrađuje.

* Izlazni interfejs

data\_o\_addr\_o – tipa STD\_LOGIC\_VECTOR (ld(FFT\_SIZE)-1 downto 0) - predstavlja adresu člana niza dužine *size* koja se trenutno učitava.

dataRE\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja realni izlaz iz *fft* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

dataIM\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja imaginarni izlaz iz *fft* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

data\_wr\_o – tipa STD\_LOGIC – označava da li *fft* blok zahteva upis člana niza u spoljašnju memoriju i da li su vrednosti dataRE\_o i dataIM\_o stabilne na izlazu.

data\_wr\_i – tipa STD\_LOGIC – označava da li su vrednosti dataRE\_i i dataIM\_i učitane u spoljašnju matričnu memoriju.

* Komandni interfejs

start – tipa STD\_LOGIC – kontroliše početak rada *fft* bloka

* Statusni interfejs

ready – tipa STD\_LOGIC - ukazuje da li je *fft* blok trenutno aktivan

### Projektovanje upravljačkog modula

Blok za jednodimenzionu Furijeovu transformaciju se sastoji iz dvadeset stanja, koji se mogu podeliti na dve celine: deo za permutovanje članova ulaznog niza korišćenjem algoritma za obrtanje redosleda bita (eng. *bit reversal*) i učitavanje niza – prvih šest stanja, kao i deo za rekurzivnu podelu niza na parne i neparne članove i izvršavanje leptir operacija nad članovima – preostalih trinaest stanja (*idle* je dvadeseto stanje).

U **neaktivnom (*idle*) stanju** se kontinualno u registre skladište ulazne vrednosti dužine i logaritma dužine niza, dok god je *start* signal na niskom nivou. Kad *start* signal postane aktivan, učitane vrednosti dužine niza ostaju nepromenjene do kraja izvršavanja Furijeove transformacije.

Algoritam za **obrtanje redosleda bita** funkcioniše na sledeći način. Pretpostavimo da je širina adresnog porta 12 bita, a da za trenutni niz koji se obrađuje se koristi 9 bita. U tom slučaju će se poslednjih sedam bita obrnuti, dok će prva tri ostati nepromenjena, odnosno biće na niskoj logičnoj vrednosti (na primer: *000*1 1100 1100 →*000*0 0110 0111). Podaci sa obrnute adrese se učitavaju u memoriju.



Listing 2 Algoritam za obrtanje redosleda bita


Upravljački modul algoritma za obrtanje redosleda bita se sastoji iz stanja BS (*bit reversal*), L1, L2, REV (*reverse*), WDR1 (*wait data read 1*) i RD (*read*). U stanju **BS** se inicijalizuje promenljiva *jj* na nulu, i čeka da se spusti *start* signal na nisku logičku vrednost. U stanju **L1** se inicijalizuju promenljive *reversed*, *temp* i k*k* (linije 2, 3 i 4 listinga), u stanju **L2** se ažuriraju vrednosti promenljivih *reversed* i *temp* (linije 5, 6 i 7 listinga), a u stanju **REV** se utvrđuje da li je cela adresa, odnosno promenljiva obrnula redosled bita. Ukoliko jeste, nastavlja se sa učitavanjem realnih i imaginarnih članova niza. U stanju **WDR1** se šalje zahtev za čitanje iz memorije sve dok se ne dobije potvrdan odgovor da su stigli podaci na ulazne portove. U stanju **RD** se upisuju vrednosti sa ulaza u unutrašnju memoriju (linije 9 i 10 listinga), i ukoliko su svi podaci upisani nastavlja se sa glavnim delom Furijeove transformacije, inače se vraća na početak (stanje BS) i inkrementuje vrednost registra *jj*.

Iterativni algoritam za **rekurzivnu podelu niza** na parne i neparne članove i **pozivanje leptir operacije** nad tekućim elementima je prikazan u listingu 2 i izvršava operacije kao na slici 4. Napisan je u iterativnom obliku (dokazano je da svaki rekurzivni algoritam može biti napisan u iterativnom obliku, Čerč-Tjuringova teza) zato što RT metodologija ne omogućava mapiranje rekurzivnih funkcija na hardver.



Listing 3 Iterativni algoritam za rekurzivnu podelu niza i pozivanje leptir operacije


Upravljački modul algoritma za rekurzivnu podelu niza se sastoji iz stanja MAIN, L3, L4, SRA (*set read address*), L5, WBR0 (*wait butterfly ready 0*), WBR1 (*wait butterfly ready 1*), DB1, DB2, DB3, DB4 (*do butterfly*), WDW0 (*wait data write 0*) i WDW1 (*wait data write 1*). U stanju **MAIN** se inicijalizuje vrednost *i* registra. U stanju **L3** se inicijalizuju vrednosti *j* i *m2* registra. U stanju **L4** se inicijalizuje vrednost *k* registra. U stanju **SRA** se postavljaju adrese za učitavanje vrednosti iz memorije koji treba da se obrađuju u leptir operaciji, a potom se u stanju **L5** učitane vrednosti prosleđuju portovima leptir modula i drži se *start* signal na visokom logičkom nivou, sve dok leptir modul ne potvrdi da je primio naredbu. U stanju **WBR0** se čeka potvrda od leptir bloka da je primio *start* signal, a u **WBR1** se čeka potvrda da je leptir blok završio obradu podataka koji se potom upisuju u unutrašnju memoriju. U stanjima **DB1**, **DB2**, **DB3** i **DB4** se utvrđuje da li su registri *i*, *j* ili *k* došli do maksimalnih dozvoljenih vrednosti unutar petlji. Ukoliko je registar *i* došao do maksimalne vrednosti, podaci se upisuju u matricu pomoću stanja **WDW0** i **WDW1**.



Slika 13 ASM dijagram *fft* bloka

### Projektovanje modula za obradu podataka

U *fft* bloku postoji dvadeset tri registra, ne računajući unutrašnju memoriju u kojoj se skladište sve vrednosti imaginarnog i realnog niza koji se obrađuje. Signali *dataRE\_o\_r*, *dataIM\_o\_r, data\_o\_addr\_r*, *data\_i\_addr\_r*, *data\_wr\_i* i *data\_rd\_o* su diretkno povezani sa odgovarajućim izlaznim portovima. Veličine registara direktno zavise od širine ulaznih signala u registre, i veličine mogu biti DATA\_WIDTH, ld(FFT\_SIZE), ili ld(ld(FFT\_SIZE)).



Slika 14 Izgled modula za obradu podataka *fft* bloka

## Implementacija bloka za brzu Furijeovu transformaciju u dve dimenzije

### Definisanje interfejsa

* Ulazni interfejs

Data\_i\_addr\_o – tipa STD\_LOGIC\_VECTOR (ld(FFT\_SIZE)-1 downto 0) - predstavlja adresu člana niza dužine *size* koja se trenutno učitava.

dataRE\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja realni ulaz unutar *fft2* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

dataIM\_i – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja imaginarni ulaz unutar *fft2* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

data\_rd\_o – tipa STD\_LOGIC – označava da li *fft2* blok zahteva učitavanje narednog člana niza.

data\_rd\_i – tipa STD\_LOGIC – označava da li su vrednosti dataRE\_i i dataIM\_i stabilne i spremne da budu učitane u spoljašnju memoriju matrice.

log2w – tipa STD\_LOGIC\_VECTOR (ld(ld(FFT\_SIZE))-1 downto 0), predstavlja celobrojnu vrednost logaritma širine matrice koja se obrađuje zaokruženu na gore.

log2h – tipa STD\_LOGIC\_VECTOR (ld(ld(FFT\_SIZE))-1 downto 0), predstavlja celobrojnu vrednost logaritma visine matrice koja se obrađuje zaokruženu na gore.

width – tipa STD\_LOGIC VECTOR (ld(FFT\_SIZE)-1 downto 0), predstavlja širinu matrice koji se obrađuje.

height – tipa STD\_LOGIC VECTOR (ld(FFT\_SIZE)-1 downto 0), predstavlja visinu matrice koji se obrađuje.

* Izlazni interfejs

data\_o\_addr\_o – tipa STD\_LOGIC\_VECTOR (ld(FFT\_SIZE)-1 downto 0) - predstavlja adresu člana niza dužine *size* koja se trenutno učitava.

dataRE\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja realni izlaz iz *fft2* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

dataIM\_o – tipa STD\_LOGIC\_VECTOR (WIDTH-1 downto 0) – predstavlja imaginarni izlaz iz *fft2* bloka. Vrednost je predstavljena sa fiksnom tačkom širine FIXED\_POINT\_WIDTH.

data\_wr\_o – tipa STD\_LOGIC – označava da li *fft2* blok zahteva upis člana niza u spoljašnju memoriju i da li su vrednosti dataRE\_o i dataIM\_o stabilne na izlazu.

data\_wr\_i – tipa STD\_LOGIC – označava da li su vrednosti dataRE\_i i dataIM\_i učitane u spoljašnju memoriju matrice.

* Komandni interfejs

start – tipa STD\_LOGIC – kontroliše početak rada *fft2* bloka

* Statusni interfejs

ready – tipa STD\_LOGIC - ukazuje da li je *fft2* blok trenutno aktivan


### Projektovanje upravljačkog modula

Blok za dvodimenzionu Furijeovu transformaciju ima ulogu da bude most između memorija u kojima su uskladištene imaginarna i realna matrica, i bloka za jednodimenzionu Furijeovu transformaciju. Drugim rečima, *fft2* blok mora da pamti i vodi računa koji se red, odnosno kolona u matricama trenutno obrađuje, kao i da omogući komunikaciju između memorija i *fft* bloka.

Upravljački modul se sastoji iz deset stanja – IDLE, WSO (*wait start 0*), L1, L2, HS (*horizontal start*), WHR (*wait horizontal ready*), HU (*horizontal update*), VS (*vertical start*), WVR (*wait vertical ready*), VU (*vertical ready*).

U **neaktivnom (*idle*) stanju**, slično kao i u slučaju sa jednodimenzionom Furijeovom transformacijom, kontinualno se u registre skladište ulazne vrednosti visine i širine matrica, i njihovih logaritama, dok god je *start* signal na niskom logičkom nivou. Kad *start* signal postane aktivan, učitane vrednosti dužine niza ostaju nepromenjene do kraja izvršavanja dvodimenzione Furijeove transformacije. U stanju **WS0** se čeka na spuštanje *start* signala, da bi se započelo obrađivanje podataka (u skladu sa četvorofaznim hendšejk protokolom), i podešava se signal registar *i\_r* na nisku logičku vrednost, što označava da se trenutno obrađuju redovi matrica (*i\_r* ukazuje da li se kolone ili redovi obrađuju).


U stanju **L1** se inicijalizuje vrednost *j* registra, koji označava broj reda ili kolone koji se trenutno obrađuje u *fft* bloku. U stanju **L2** se proverava da li je *fft* blok spreman da obrađuje sledeći niz. Ukoliko jeste, podaci o veličini i start signal se šalju u **HS** (**VS**) stanju. U stanju **WHR** (**WVR**) se vrši transformacija adrese sa jednodimenzionog niza na matricu, kao i obostrano prosleđivanje podataka. U stanja **HU** i **VU** se ulazi tek nakon što je obrađen čitav niz, i tu se proverava da li su svi nizovi (horizontalni ili veritikalni) obrađeni. Ukoliko jesu, nakon HU stanja se podiže signal *i\_r* na logički visok nivo, kao indikator da treba da se krene sa obradom vertikalnih nizova. Nakon VU stanja se završava za obradom matrice i vraća u *idle* stanje.



Slika 15 ASM dijagram *fft2* modula

### Projektovanje modula za obradu podataka


Modul za obradu podataka *fft2* bloka se sastoji iz devet registara. Četiri registra skladište ulazne podatke, odnosno širinu i visinu matrica, kao i njihove logaritme. Veličine tih registara su ld(FFT\_SIZE\*FFT\_SIZE) i ld(ld(FFT\_SIZE\* FFT\_SIZE)). Dva registra služe da skladište veličinu niza koji će biti obrađivan u bloku *fft*, kao i njegov logaritam, i veličina tih registara je ld(FFT\_SIZE) i ld(ld(FFT\_SIZE)). Indikator *i\_r* je jednobitni registar, dok je iterator *j\_r* veličine ld(FFT\_SIZE).



Slika 16 Modul za obradu podataka *fft2* bloka

## Integrisanje u sistem i merenje performansi

Nakon završetka projektovanja IP jezgra, mogu se povezati sve komponente u jedinstven sistem, prikazano na slici ispod, i pristupiti generisanju binarnog koda na osnovu kojeg će se programirati FPGA. Sistem se sastoji iz Zynq7 procesora , dva *true dual-port* BRAM-a povezana preko dvopristupnog BRAM interkonekta sa procesorom, i IP jezgra za dvodimenzionu Furijeovu transformaciju. IP jezgro je direktno povezano sa memorijom i Zynq7 procesorom pomoću BRAM i AXI Lite interfejsa redom, pri čemu IP jezgro koristi port B od memorija, dok BRAM interkonekt koristi port A. BRAM interkonekt je takođe povezan sa procesorom preko AXI Lite interfejsa.



Slika 17 Blok dijagram celokupnog sistema

Nakon obavljanja vremenske (eng. *timing*) analize, dobijamo sledeće rezultate:

|  |  |
| --- | --- |
| Setup time (Worst Slack): | 6.143ns |
| Hold time (Worst Slack): | 0.026ns |
| Pulse Width (Worst Slack): | 9.020ns |

Drugim rečima, kad se saberu prethodne vrednosti vremena, minimalno trajanje jedne periode klok signala iznosi 15.189ns, odnosno maksimalna frekvencija rada ploče iznosi 65.837MHz.

# Funkcionalna verifikacija projektovanog IP bloka

## Uvod

## Projektovanje verifikacionog okruženja za dizajnirani IP blok

### Projektovanje sekvenci i sekvencera

### Projektovanje drajvera

### Projektovanje monitora

### Projektovanje agenta

### Projektovanje skorborda

### Projektovanje modula za skupljanje pokrivenosti

### Projektovanje okruženja

### Projektovanje top modula i povezivanje sa IP modulom

## Testovi i skupljanje pokrivenosti

# Linuks drajver

# Zaključak

1. Kodovi

[1] Github repozitorijum za SystemC

[2] Github repozitorijum za VHDL

[3] Github repozitorijum za SystemVerilog

[4] Github repozitorijum za Linuks drajver

# Literatura

1. Efficient convolution using the Fast Fourier Transform,   
   *Jeremy Fix, 2011*
2. Rastislav Struharik, vežbe i predavanja za predmeta Projektovanje složenih digitalnih sistema   
   <https://www.elektronika.ftn.uns.ac.rs/projektovanje-slozenih-digitalnih-sistema/specifikacija/specifikacija-predmeta/>
3. Rastislav Struharik, vežbe i predavanja za predmeta Funkcionalna verifikacija  
   <https://www.elektronika.ftn.uns.ac.rs/funkcionalna-verifikacija/specifikacija/specifikacija-predmeta/>
4. Vuk Vranjković, vežbe i predavanja za predmeta Projektovanje elektronskih uređaja na sistemskom nivou   
   [https://www.elektronika.ftn.uns.ac.rs/projektovanje-elektronskih-uredjaja-na-sistemskom-nivou/specifikacija/specifikacija-predmeta](https://www.elektronika.ftn.uns.ac.rs/projektovanje-elektronskih-uredjaja-na-sistemskom-nivou/specifikacija/specifikacija-predmeta/)

1. <https://www.geeksforgeeks.org/converting-a-real-number-between-0-and-1-to-binary-string/>, pogledano dana 13.9.2019.
2. <https://www.geeksforgeeks.org/iterative-fast-fourier-transformation-polynomial-multiplication>, pogledano dana 19.9.2019.
3. <http://alwayslearn.com/DFT%20and%20FFT%20Tutorial/DFTandFFT_FFT_TwiddleFactor.html>, pogledano dana 19.9.2019.