



# **Rapport**

Projet d'Électronique Numérique - VHDL Processeur Monocycle

Membre: Vladislav Levovitch BALAYAN

Soutien et aide : Ayoub LADJICI

Aide à la rédaction et aide au débogage : ChatGPT + Monsieur DOUZE Yann





## Partie 1 : Unite de traitement

## 1.1 Unité Arithmétique et Logique


Figure 1.1.1: Chronogramme de l'UAL avec 2 boucles for testant toutes les opérations de l'UAL.



Nous remarquons bien que les drapeaux nuls et négatifs visibles tout au long du test bench sont cohérents avec les parties où les résultats sont négatifs ou nuls. Par ailleurs, on remarque que les seuls cas de débordement et de retenue se produisent au niveau de la zone d'addition.

Dans un second temps, le test ne vérifiant pas la zone de soustraction ici, nous allons la tester pour vérifier sa validité plus en détail.

Figure 1.1.2 : Chronogramme de l'UAL avec des valeurs précises pour les opérations ADD et SUB.



Dans cette sous-partie, nous avons testé en détail les opérations ADD et SUB dans un deuxième banc de test. Tout d'abord avec un test d'opération simple en zone 1, puis un test de nullité cherchant à lever seulement le drapeau Z en zone 2, ensuite un test de négativité cherchant à lever seulement le drapeau N en zone 3, et enfin un test en zone 4 pour vérifier les drapeaux de débordement et de retenue. Tous nos tests ont validé nos assertions de résultats et de drapeaux, hormis le test de retenue en zone 4 pour l'opération de soustraction.






Figure 1.1.3 : Extrait de code montrant la partie posant problème au niveau de la retenue.

```
-- Test Sub soustraction avec Debordement Retenue
              SIGNAL_Test_Bench_A_UAL <= x"8000_0000";
130
131
              SIGNAL_Test_Bench_B_UAL <= x"0000_0001";
132
              wait for 1 ns;
133
134
              assert (SIGNAL_Test_Bench_S_UAL = x"7FFF_FFFF") report "Test SUB Debordement : Erreur resutat" severity error;
              assert (SIGNAL_Test_Bench_Z_UAL = '0') report "Test SUB Debordement : Z_UAL incorrect" severity error;
135
              assert (SIGNAL_Test_Bench_N_UAL = '0') report "Test SUB Debordement : N_UAL incorrect" severity error;
136
              assert (SIGNAL_Test_Bench_C_UAL = '1') report "Test SUB Debordement : C_UAL incorrect" severity error;
137
              assert (SIGNAL_Test_Bench_V_UAL = '1') report "Test SUB Debordement : V_UAL incorrect" severity error;
138
139
```

Malheureusement, après plusieurs essais et vérifications, nous avons effectué de multiples corrections et modifications, retrouvables dans l'annexe 1.1 Debogage UAL. Cependant, nous avons rencontré un problème persistant avec la retenue négative que nous n'avons pas pu résoudre malgré un long acharnement, hormis des résultats pour la soustraction tout de même corrects. Nous avons cherché aide et conseil, mais résoudre cela aurait nécessité de reprendre entièrement la structure d'un collègue, ce qui aurait perdu de son intérêt. Pour cette raison, nous allons continuer le projet en sachant que la retenue négative reste ambiguë et non résolue.

Figure 1.1.4 : Chronogramme de l'UAL avec des valeurs précises pour les opérations A, B, OR, AND, XOR et NOT.



Nous avons réitéré les tests dans un troisième banc de test pour vérifier les opérateurs A, B, OR, AND, XOR et NOT. Ceux-ci n'ont levé aucun rapport d'erreur et se sont donc avérés concluants.

Figure 1.1.5 : Extrait de code montrant en particularité la partie A.

```
[+ F ひ @ mu > Partie_1_Unite_De_Traitement_SIMU > UAL > ■ UAL_Unite_Arithmetique_et_Logique_TEST_B
                                                                                                         Test_bench_UAL : process
> .vscode
                                                                                                   36
                                                                                                               begin
∨ fit

    Test.txt
                                                                                                   39

√ simu\Partie_1_Unite_De_Traitement_SIMU

                                                                                                   40
                                                                                                                   wait for 1 ns; -- Protection d entree en non assignation
 ∨ UAL
                                                                                                   41
 > work
                                                                                                   42
                                                                                                                    SIGNAL_Test_Bench_OP_UAL <= "011";
  UAL_Unite_Arithmetique_et_Logique_simu_ADD_SUB.do
                                                                                                   43
                                                                                                                   SIGNAL Test Bench A UAL <= x"0000 1983";
                                                                                                                    SIGNAL_Test_Bench_B_UAL <= x"0000_0001";
  ■ UAL_Unite_Arithmetique_et_Logique_simu_boucle.do
                                                                                                   44
   \equiv \ \mathsf{UAL\_Unite\_Arithmetique\_et\_Logique\_simu\_operation\_elementaire.do}
                                                                                                   45
                                                                                                                    wait for 1 ns; -- Protection des asserts
                                                                                                   46
   \equiv \ \mathsf{UAL\_Unite\_Arithmetique\_et\_Logique\_TEST\_BENCH\_Test\_Manuel\_ADD\_SUB.vhdl}
                                                                                                   47
                                                                                                                    assert (SIGNAL_Test_Bench_S_UAL = x"0000_1983") report "T
 \hspace{0.1in} \equiv \hspace{0.1in} \mathsf{UAL\_Unite\_Arithmetique\_et\_Logique\_TEST\_BENCH\_Test\_Manuel\_operation\_elementaire.vhdl} \\
                                                                                                                   assert (SIGNAL_Test_Bench_Z_UAL = '0') report "Test A nor assert (SIGNAL_Test_Bench_N_UAL = '0') report "Test A nor
                                                                                                   48
  ■ UAL_Unite_Arithmetique_et_Logique_TEST_BENCH_Version_Boucles.vhdl
                                                                                                                    assert (SIGNAL_Test_Bench_C_UAL = '0') report "Test A nor
                                                                                                                    assert (SIGNAL Test Bench V UAL = '0') report "Test A nor
```

Voici un extrait de code pour la <u>Figure 1.1.4</u> afin de vérifier en détail que nos valeurs de sortie sont correctes de manières plus lisible que directement sur le chronogramme.





lci, nous obtenons en sortie 1983 au lieu de 0001 ; aucun des drapeaux ne doit être levé et c'est bien le cas. La vérification est bonne.






## Annexe de débogage

#### 1.1 Debogage UAL

Nous venons de constater par la simulation que pour l'opération ADD, 0 + 0 a bien une comme drapeaux 1 pour zéro mais a aussi 1 pour la retenenu ce qui n'est pas correct. En effet on remarque que la retenue est activée presque par défaut en permanence.



Entre temps nous avons essayé une autre approche du test d'où le nouveau paterne mais nous avons aussi remarqué que le drapeaux negatif est nous avons eu plusieurs version de la retenu :

```
-- Retenu Bis -- if (((OP_UAL = "000") and (A_UAL(31) = B_UAL(31))) or ((OP_UAL = "010") and (A_UAL(31) /= B_UAL(31))) then
```






```
if (((std logic vector (signed(A UAL)+signed(B UAL)) >
x"7FFF FFFF") and (B UAL(31) = 0)) or (std logic vector
(signed(A\_UAL) + signed(B\_UAL)) < x"8000 0000")) then -- On verifie si la
valeur entiere de A + B depasse le max ou min
             C UAL <= '1';
         end if;
    end if;
    if (((OP UAL = "010"))) and (A UAL(31)) /= B UAL(31))) and
(A UAL(31) = B UAL(31)) then
         if ((std logic vector (signed(A UAL)+signed(B UAL)) >
x"7FFF FFFF") or (std logic vector (signed(A UAL)+signed(B UAL)) <
x"8000 0000")) then -- On verifie si la valeur entiere de A - B depasse
le max ou min
             C UAL <= '1';
         end if;
-- end if;
-- Retenu Tris
-- if ((OP UAL = "000"
-- if ((OP UAL = "000" or OP UAL = "010") and ((A UAL(30) = ^{\circ}
B_UAL(30)) ) -- On verfie le bit de plus gros poids
    C UAL <= '1';
   end if;
-- Retenu Tetra essaie
   if (((OP UAL = "000") and (A UAL(31) = B UAL(31) and
B UAL(31)/=B UAL(30) and B UAL(30) = A UAL(30)))) then -- or ((OP UAL =
"010") and (A UAL(31) /= B UAL(31) and A UAL(31)/=A UAL(30) and
B UAL(30) /= A UAL(30))) then
       C UAL <= '1';
   end if;
-- Retenu Pinta essaie
-- if (OP UAL = "010") and ((signed(A UAL) - signed(B UAL)) \leq
to signed(2**31-1,32) and (signed(A UAL) - signed(B UAL)) >=
to signed (-2**31, 32))
```











#### Figure simplement illustrative

