



Rapport

Projet d'Électronique Numérique - VHDL Processeur Monocycle

Membre: Vladislav Levovitch BALAYAN

Soutien et aide : Ayoub LADJICI

Aide à la rédaction et aide au débogage : ChatGPT + Monsieur DOUZE Yann





Remerciement

Mes remerciements vont évidemment tout d'abord à mon ami et soutien le plus fidèle, Ayoub LADJICI, qui, malgré les rumeurs, ragots et ses propres difficultés, a su m'épauler tout au long de cette année, m'encourager et me donner tout l'espoir qu'il a pu.

Un très grand merci aussi à Monsieur MARTIN qui m'a beaucoup appris pendant nos séances encadrées depuis le cinquième semestre. Avec son collègue Monsieur PINNA, qui par le cours d'électronique numérique 1, m'ont fait découvrir une nouvelle passion pour ce langage étant l'amour parfait entre l'informatique et l'électronique.

Mes remerciements vont aussi à Monsieur DOUZE qui a toujours fait preuve d'une grande pertinence dans ses réponses même lorsque mes questions étaient des plus basiques. Merci à lui et à notre très bien aimé Thibault (alias Papa des Ei) qui ont beaucoup participé à mon épanouissement personnel et qui m'ont appris à bien structurer mes codes.

Pour finir, j'aimerais remercier toutes ces personnes extraordinaires que j'ai rencontrées cette année dans la formation de mes rêves depuis de nombreuses années, et qui, par leur simple présence, me rendaient heureux : les copains du TPA, Inessa, Nicolas, Maxime, Ayman, Victor, Quentin, Papa, Ilias, Nadir, et ceux du TPF, nos incroyables alternants avec une mention toute particulière pour ces perles qui m'ont accompagné tout au long de l'année dans tous nos différents travaux en traitement du signal : Liza, Jihen, Amel, Salma, Farah et Ioana, les alternants de mon groupe, Asdjad, Fatou, Enes, Hakan, Vedat, Abde, Richard, Amine, les deux Tarek, Michel, Emmanuel, Théo, et les alternants qu'on ne pouvait voir que trop rarement grâce aux restructurations mais qui ont tout de même su rayonner : Arthur, Léa, Gloire A Dieu, Gabriel, Rémy, Ali, Elsa, Karlitou, Sékouba, Tom et pour finir Mon Pitit Chou.

Introduction

Dans le cadre de notre parcours universitaire en 3ème année d'école, nous sommes amenés, en Electronique Numérique 3, à réaliser et simuler un cœur de processeur mono-cycle. Ce projet implique la conception et la simulation de différents blocs principaux tels que l'unité de traitement, l'unité de gestion des instructions et l'unité de contrôle. L'objectif est de diviser le projet en petits composants tels que des multiplexeurs, des registres, des bancs de mémoire, ainsi qu'une Unité Arithmétique et Logique (UAL). Cela nous permettra de simuler, d'assembler et de tester notre modèle sur une carte FPGA.





Remerciement	2
Introduction	2
Partie 1 : Unite de traitement	4
1.1 Unité Arithmétique et Logique	4
Figure 1.1.1 : Chronogramme de l'UAL avec 2 boucles for testant toutes les opérations de l'UAL.	4
Figure 1.1.2 : Chronogramme de l'UAL avec des valeurs précises pour les opératio ADD et SUB.	ons 4
Figure 1.1.3 : Extrait de code montrant la partie posant problème au niveau de la retenue.	5
Figure 1.1.4 : Chronogramme de l'UAL avec des valeurs précises pour les opératio A, B, OR, AND, XOR et NOT.	ons 5
Figure 1.1.5 : Extrait de code montrant en particularité la partie A.	5
1.2 Banc de Registres	6
Figure 1.2.1 : Chronogramme du Banc de Registres indiquant la mise à jour des registres en fonction de l'adresse donnée et demandée en lecture ou écriture.	6
Figure 1.2.2 : Chronogramme du Banc de Registres indiquant le fonctionnement de l'enable.	e 6
Figure 1.2.3 : Extrait de code montrant les modifications à apporter pour avoir la convention tableau de vecteurs, bien que celle-ci soit plus opaque.	7
1.3 UAL et Banc de Registres assemblés	8
Figure 1.3.1 : Schéma d'ensemble de l'UAL et du banc de registres (à gauche).	8
Figure 1.3.2 : Opérations effectuées avec les valeurs de registres de données utilisées et le résultat attendu (à droite).	8
Figure 1.3.3 : Chronogramme de l'assemblage Banc de Registres et UAL indiquant les 5 équations demandées, les bus d'adresses des équations et les résultats photocopiés dans la variable S.	t 8
Figure 1.3.4 : Extrait de code montrant un assert d'addition et un de soustraction utilisés avec les valeurs précédemment calculées.	9
Conclusion	10
Annexe de débogage	11
1.1 Debogage UAL	11
1.2 Debogage Assemblage UAL - Banc de Registres	13
12. DOUZE	14





Partie 1 : Unite de traitement

1.1 Unité Arithmétique et Logique


Figure 1.1.1: Chronogramme de l'UAL avec 2 boucles for testant toutes les opérations de l'UAL.



Nous remarquons bien que les drapeaux nuls et négatifs visibles tout au long du test bench sont cohérents avec les parties où les résultats sont négatifs ou nuls. Par ailleurs, on remarque que les seuls cas de débordement et de retenue se produisent au niveau de la zone d'addition.

Dans un second temps, le test ne vérifiant pas la zone de soustraction ici, nous allons la tester pour vérifier sa validité plus en détail.

Figure 1.1.2 : Chronogramme de l'UAL avec des valeurs précises pour les opérations ADD et SUB.



Dans cette sous-partie, nous avons testé en détail les opérations ADD et SUB dans un deuxième banc de test. Tout d'abord avec un test d'opération simple en zone 1, puis un test de nullité cherchant à lever seulement le drapeau Z en zone 2, ensuite un test de négativité cherchant à lever seulement le drapeau N en zone 3, et enfin un test en zone 4 pour vérifier les drapeaux de débordement et de retenue. Tous nos tests ont validé nos assertions de résultats et de drapeaux, hormis le test de retenue en zone 4 pour l'opération de soustraction.






Figure 1.1.3 : Extrait de code montrant la partie posant problème au niveau de la retenue.

```
-- Test Sub soustraction avec Debordement Retenue
              SIGNAL_Test_Bench_A_UAL <= x"8000_0000";
130
131
              SIGNAL_Test_Bench_B_UAL <= x"0000_0001";
132
              wait for 1 ns;
133
134
              assert (SIGNAL_Test_Bench_S_UAL = x"7FFF_FFFF") report "Test SUB Debordement : Erreur resutat" severity error;
              assert (SIGNAL_Test_Bench_Z_UAL = '0') report "Test SUB Debordement : Z_UAL incorrect" severity error;
135
              assert (SIGNAL_Test_Bench_N_UAL = '0') report "Test SUB Debordement : N_UAL incorrect" severity error;
136
              assert (SIGNAL_Test_Bench_C_UAL = '1') report "Test SUB Debordement : C_UAL incorrect" severity error;
137
              assert (SIGNAL_Test_Bench_V_UAL = '1') report "Test SUB Debordement : V_UAL incorrect" severity error;
138
139
```

Malheureusement, après plusieurs essais et vérifications, nous avons effectué de multiples corrections et modifications, retrouvables dans l'annexe 1.1 Debogage UAL. Cependant, nous avons rencontré un problème persistant avec la retenue négative que nous n'avons pas pu résoudre malgré un long acharnement, hormis des résultats pour la soustraction tout de même corrects. Nous avons cherché aide et conseil, mais résoudre cela aurait nécessité de reprendre entièrement la structure d'un collègue, ce qui aurait perdu de son intérêt. Pour cette raison, nous allons continuer le projet en sachant que la retenue négative reste ambiguë et non résolue.

Figure 1.1.4 : Chronogramme de l'UAL avec des valeurs précises pour les opérations A, B, OR, AND, XOR et NOT.



Nous avons réitéré les tests dans un troisième banc de test pour vérifier les opérateurs A, B, OR, AND, XOR et NOT. Ceux-ci n'ont levé aucun rapport d'erreur et se sont donc avérés concluants.

Figure 1.1.5 : Extrait de code montrant en particularité la partie A.

```
[+ F ひ @ mu > Partie_1_Unite_De_Traitement_SIMU > UAL > ■ UAL_Unite_Arithmetique_et_Logique_TEST_B
                                                                                                         Test_bench_UAL : process
> .vscode
                                                                                                   36
                                                                                                               begin
∨ fit

    Test.txt
                                                                                                   39

√ simu\Partie_1_Unite_De_Traitement_SIMU

                                                                                                   40
                                                                                                                   wait for 1 ns; -- Protection d entree en non assignation
 ∨ UAL
                                                                                                   41
 > work
                                                                                                   42
                                                                                                                    SIGNAL_Test_Bench_OP_UAL <= "011";
  UAL_Unite_Arithmetique_et_Logique_simu_ADD_SUB.do
                                                                                                   43
                                                                                                                   SIGNAL Test Bench A UAL <= x"0000 1983";
                                                                                                                    SIGNAL_Test_Bench_B_UAL <= x"0000_0001";
  ■ UAL_Unite_Arithmetique_et_Logique_simu_boucle.do
                                                                                                   44
   \equiv \ \mathsf{UAL\_Unite\_Arithmetique\_et\_Logique\_simu\_operation\_elementaire.do}
                                                                                                   45
                                                                                                                    wait for 1 ns; -- Protection des asserts
                                                                                                   46
   \equiv \ \mathsf{UAL\_Unite\_Arithmetique\_et\_Logique\_TEST\_BENCH\_Test\_Manuel\_ADD\_SUB.vhdl}
                                                                                                   47
                                                                                                                    assert (SIGNAL_Test_Bench_S_UAL = x"0000_1983") report "T
 \hspace{0.1in} \equiv \hspace{0.1in} \mathsf{UAL\_Unite\_Arithmetique\_et\_Logique\_TEST\_BENCH\_Test\_Manuel\_operation\_elementaire.vhdl} \\
                                                                                                                   assert (SIGNAL_Test_Bench_Z_UAL = '0') report "Test A nor assert (SIGNAL_Test_Bench_N_UAL = '0') report "Test A nor
                                                                                                   48
  ■ UAL_Unite_Arithmetique_et_Logique_TEST_BENCH_Version_Boucles.vhdl
                                                                                                                    assert (SIGNAL_Test_Bench_C_UAL = '0') report "Test A nor
                                                                                                                    assert (SIGNAL Test Bench V UAL = '0') report "Test A nor
```

Voici un extrait de code pour la <u>Figure 1.1.4</u> afin de vérifier en détail que nos valeurs de sortie sont correctes de manières plus lisible que directement sur le chronogramme.





lci, nous obtenons en sortie 1983 au lieu de 0001 ; aucun des drapeaux ne doit être levé et c'est bien le cas. La vérification est bonne.

1.2 Banc de Registres

Tout d'abord, nous avons pensé à ajouter un nouveau module s'occupant exclusivement de l'horloge pour une meilleure compartimentation des fonctions des modules. Celui-ci a été directement testé en condition d'utilisation normale, ici dans un banc de test. À terme, il servira à toutes les fonctions et modules synchrones.

Figure 1.2.0 : Chronogramme de l'horloge générée depuis un module extérieur.




Figure 1.2.1 : Chronogramme du Banc de Registres indiquant la mise à jour des registres en fonction de l'adresse donnée et demandée en lecture ou écriture.




Figure 1.2.2 : Chronogramme du Banc de Registres indiquant le fonctionnement de l'enable.



Nous avons testé l'écriture simple, la lecture simple, l'écriture simultanée, l'écriture avant lecture, l'écriture après lecture, le reset et l'enable. Tous les tests avec assert ont été





réussis. Nous constatons une remise à zéro après le reset et que les sorties A et B sont correctement assignées en fonction des adresses de registres demandées. Enfin, nous constatons de manière plus claire sur la Figure 1.2.2 que lorsque l'écriture est désactivée, bien que les registres soient identiques entre celui en écriture et en lecture, au coup d'horloge les valeurs A et B ne sont pas mises à jour.

Figure 1.2.3 : Extrait de code montrant les modifications à apporter pour avoir la convention tableau de vecteurs, bien que celle-ci soit plus opaque.

```
case Ra_BR is
    when "0000" => A_BR <= Registre_0_RB; -- Registre 0
    when "0001" => A_BR <= Registre_1_RB; -- Registre 1
    when "0010" => A_BR <= Registre_2_RB; -- Registre 2

--type t_Registre is array (0 to 15) of std_logic_vector(31 downto 0); -- Ca existe mais je ne suis pas:
--signal Registres_RB : t_Registre := (others => (others => '0'));
-- Pour le registre je ne suis pas fan de mettre un tableau de 32 bits je prefere les avoir en seul mer

signal Registre_0_RB, Registre_1_RB, Registre_2_RB ,Registre_3_RB ,Registre_4_RB ,Registre_5_RB ,Registre
-- La version avec le banc consisterai a
-- remplacer les lignes when "0000" => A_BR <= Registre_0_RB; -- Registre 0 par
-- when "0000" => A_BR <= Banc (0); -- Registre 0 et ainsi de suite et la ligne pour l ecriture :
-- when "0000" => Registre_0_RB <= W_BR; -- Registre 0
-- when "0000" => Banc(0) <= W_BR;
-- Content</pre>
```

Par ailleurs, nous avons délibérément choisi d'utiliser des vecteurs distincts pour chaque registre plutôt qu'un tableau de vecteurs pour des raisons de lisibilité et de facilité de débogage. Cette approche permet d'identifier et de tester chaque registre individuellement, améliorant la compréhension du code et de garder une cohérence avec le reste du code utilisant des vecteur et non des tableaux de vecteurs. Bien que l'utilisation d'un tableau soit une méthode valide, nous avons préféré une structure plus simple et claire pour gérer les registres.






1.3 UAL et Banc de Registres assemblés


Figure 1.3.1 : Schéma d'ensemble de l'UAL et du banc de registres (à gauche).

Figure 1.3.2 : Opérations effectuées avec les valeurs de registres de données utilisées et le résultat attendu (à droite).



Après avoir assemblé et débogué longuement les modules (<u>1.2 Debogage</u> <u>Assemblage UAL - Banc de Registres</u>) l'unité arithmétique et logique (UAL) avec le banc de registres comme indiqué sur la <u>Figure 1.3.1</u>, nous avons réalisé le banc de test des opérations élémentaires de la <u>Figure 1.3.2</u>. Avec des valeurs suffisamment simple pour être plus aisèment repérable. Les valeurs choisies sont suffisamment simples pour être plus aisément repérables. Par ailleurs, R7 est égal à R15 afin de vérifier également sur cette simulation la validité des drapeaux, déjà testée par les précédents bancs de test.

Figure 1.3.3 : Chronogramme de l'assemblage Banc de Registres et UAL indiquant les 5 équations demandées, les bus d'adresses des équations et les résultats photocopiés dans la variable S.



Suite au reset au démarrage et à l'activation de l'écriture, nous remarquons aisément les 5 zones de calcul avec les valeurs de OP, la donnée de contrôle de l'UAL : d'abord l'égalité, puis les deux sommes, et enfin les deux différences. Nous remarquons que les bus d'adresses de recopie RW et de lecture RA et RB sont parfaitement cohérents.





Figure 1.3.4 : Extrait de code montrant un assert d'addition et un de soustraction utilisés avec les valeurs précédemment calculées.

```
-- Verification R2 +
assert SIGNAL_Test_Bench_S_BRUAL = x"00C0_6030" report "Test +2 incorrect" severity failure;
wait for 12 ns;

-- R3 = R1 - R15
SIGNAL_Test_Bench_Ra_BRUAL <= "0001"; -- R1
SIGNAL_Test_Bench_Rb_BRUAL <= "1111"; -- R15
SIGNAL_Test_Bench_OP_BRUAL <= "010"; -- S = A - B
SIGNAL_Test_Bench_Rw_BRUAL <= "0011"; -- Ecriture dans R3
wait for 12 ns;

-- Verification R3 -
assert SIGNAL_Test_Bench_S_BRUAL = x"0040_2010" report "Test -3 incorrect" severity failure;
wait for 12 ns;

-- R5 = R7 - R15
SIGNAL_Test_Bench_Rw_BRUAL <= "0111"; -- Ecriture dans R7
wait for 12 ns;
```

Enfin, pour vérifier les valeurs les plus importantes, par l'intermédiaire de la variable bonus S, qui recopie les valeurs intermédiaires de retour à l'écriture de la sortie de l'UAL, nous avons repris les calculs précédemment énoncés en <u>Figure 1.3.2</u>. La simulation s'étant déroulée jusqu'à la fin sans s'interrompre à cause d'un échec de résultat, nous concluons à l'exactitude de notre assemblage.





Conclusion

Bien que le projet n'ait pas été achevé et ait connu un démarrage sur les chapeaux de roues, avec un très long blocage au niveau de l'UAL et des problèmes personnels, celui-ci m'aura beaucoup apporté. J'ai finalement trouvé une forme de libération et surtout une satisfaction personnelle qui me donne encore plus de motivation pour la suite de mon parcours universitaire et humain. Malgré le fait que certains n'aient pas cru en moi pendant longtemps, je reste convaincu que cela était principalement dû à un manque de communication. J'ai tenté de remédier à cela trop tardivement, je peux l'admettre, notamment en exposant mes difficultés par e-mail en raison de l'absence au niveau du stage. En outre si vous souhaitez en savoir davantage, ce dernier matin, j'avais un rendez-vous en matinée voir à l'annexe 12. DOUZE, ce qui explique pourquoi je n'étais pas présent. Par ailleurs, j'avais besoin d'une bonne préparation nonobstant mon innocence avérée ou non, ce qui, comme nous l'avons vu, s'est révélé insuffisant en raison du peu de temps accordée à celle ci.

Pour conclure ce rapport, j'espère <u>sincèrement</u>, Monsieur DOUZE, que nos relations seront réellement apaisées à l'avenir, malgré vos récentes et très graves accusations vis-à-vis des PC, accusations qui m'ont profondément touché. J'espère également que notre belle filière Ei, EiSE, Ei2I, EiLI, EiST continuera de prospérer comme elle l'a toujours fait, grâce à Thibault HILAIRE, Dimitri GALAYKO, Yann DOUZE, Benoît FABRE, Annick ALEXANDRE, et enfin Michel REDON, et que toutes les futures promotions s'y sentiront aussi épanouies que j'aurais pu l'être, tout comme l'a été notre grand frère Monsieur VIATEUR.






Annexe de débogage

1.1 Debogage UAL

Nous venons de constater par la simulation que pour l'opération ADD, 0 + 0 a bien une comme drapeaux 1 pour zéro mais a aussi 1 pour la retenenu ce qui n'est pas correct. En effet on remarque que la retenue est activée presque par défaut en permanence.



Entre temps nous avons essayé une autre approche du test d'où le nouveau paterne mais nous avons aussi remarqué que le drapeaux negatif est nous avons eu plusieurs version de la retenu :

```
-- Retenu Bis
-- if (((OP_UAL = "000") and (A_UAL(31) = B_UAL(31))) or ((OP_UAL = "010") and (A_UAL(31) /= B_UAL(31)))) then
-- if (((std_logic_vector (signed(A_UAL)+signed(B_UAL)) > x"7FFF_FFFF") and (B_UAL(31) = 0)) or (std_logic_vector
```






```
(signed(A UAL) + signed(B UAL)) < x"8000 0000")) then -- On verifie si la
valeur entiere de A + B depasse le max ou min
            C UAL <= '1';
          end if;
     end if;
     if (((OP\_UAL = "010"))) and (A\_UAL(31)) /= B\_UAL(31))) and
(A UAL(31) = B UAL(31)) then
          if ((std logic vector (signed(A UAL)+signed(B UAL)) >
x"7FFF FFFF") or (std logic vector (signed(A UAL)+signed(B UAL)) <
x"8000 0000")) then -- On verifie si la valeur entiere de A - B depasse
le max ou min
             C UAL <= '1';
          end if;
-- end if;
-- Retenu Tris
    if ((OP UAL = "000"
-- if ((OP UAL = "000" or OP UAL = "010") and ((A UAL(30) = ^{\circ}
B UAL(30)) ) -- On verfie le bit de plus gros poids
-- C UAL <= '1';
-- end if;
-- Retenu Tetra essaie
    if (((OP\_UAL = "000") and (A\_UAL(31) = B\_UAL(31)) and
B UAL(31)/=B UAL(30) and B UAL(30) = A UAL(30)))) then -- or ((OP UAL =
"010") and (A UAL(31) /= B UAL(31) and A UAL(31)/=A UAL(30) and
B UAL(30) /= A UAL(30)))) then
        C UAL <= '1';
   end if;
-- Retenu Pinta essaie
     if (OP UAL = "010") and ((signed(A UAL) - signed(B UAL)) <=
to signed(2**31-1,32) and (signed(A UAL) - signed(B UAL)) >=
to signed (-2**31, 32))
          C UAL <= '1';</pre>
    end if;
```





```
-- Retenu soustraction
   if ((OP_UAL = "010") and (A_UAL(31) /= B_UAL(31)) and
(S_SIGNAL_UAL(31) /= A_UAL(31))) then
        V_UAL <= '1';
end if;</pre>
```



1.2 Debogage Assemblage UAL - Banc de Registres

Nous ne parvenions pas à obtenir de résultat probant après plusieurs heures nos valeurs étaient toujours incomplètes :



Nous avions décidé dans un premier temps de créer une variable de lecture S pour visualiser la copie de W et la sortie de l'UAL. Celle-ci étant précédemment seulement reliée par un signal sans communiquer sur sa sortie, les valeurs des drapeaux étaient plutôt cohérentes. Dans un second temps, nous avons essayé la déconnexion de W et S en déclarant dans notre entité deux variables distinctes, une pour l'entrée W et une pour la sortie S, mais cela n'a pas abouti. Enfin, nous tenterons d'essayer d'initialiser les valeurs des registres directement dans le banc de registres et vérifier seulement la bonne tenue des opérations pour valider notre assemblage.

```
-- signal SIGNAL_Test_Bench_W_BRUAL : std_logic_vector(31 downto 0) := x"0000 0000"; -- Bit de resultat
```





12. DOUZE

