

Управление памятью

Иерархия памяти Core™i7 Физическ ая память Самый Самый Кэш первого уровня быстрый дорогой **SRAM** Кэш второго уровня Кэш третьего уровня Оперативная память (DRAM) Самый Самый Жесткий диск дешевый медленный


Блок управления памятью (MMU)




Сегментация и страничная организация памяти




Сегментация в реальном режиме




Сегментация в защищенном режиме



Глобальная и локальная таблицы дескрипторов




Страничная трансляция



CRO.PG = 0, страничная трансляция не используется

CRO.PG = 1, страничная трансляция используется



CR4.PAE = 0, 32-разрядная страничная трансляция


CR4.PAE = 1, страничная трансляция в режиме PAE (Physical address extension)

CR4.PAE = 1, IA32_EFER.LME = 1, страничная трансляция в режиме IA-32e


Режимы страничной трансляции

Режим	PG в CR0	PAE в CR4	LME B IA32_EFER	Длина линейного адреса	Длина физического адреса	Размеры страниц
Откл.	0	-	-	32	32	-
32- разр.	1	0	0	32	до 40 бит	4 Кб 4 Мб
PAE	1	1	0	32	до 52 бит	4 Кб 2 Мб
IA-32e	1	1	1	48	до 52 бит	4 K6 2 M6 1 Γ6

32-разрядная страничная трансляция (размер страницы = 4 Кбайта)



32-разрядная страничная трансляция (размер страницы = 4 Мбайта)



Элементы структур данных при страничной трансляции

31 30 29 28 27 26 25 24 23 22	21 20 19 18 17	16 15 14 13	12	11 10 9	8	7	6	5	4	3	2	1	0	
Address of page directory				Ignored					<u> </u>	PW	N Ignored			CR3
Bits 31:22 of address of 4MB page frame	Reserved (must be 0)	Bits 39:32 of address ²	P A T	Ignored	G	1	D	A	P 00	PW T	U/S	R ~ W	1	PDE: 4MB page
Address of page table Ignored 0 I A P C D Y S W								1	PDE: page table					
Ignored										<u>0</u>	PDE: not present			
Address of 4KB page frame Ignored G R T D A P C PW T S W									1	PTE: 4KB page				
Ignored									<u>0</u>	PTE: not present				

kern/entry.S

Реализует простой каталог страниц, который транслирует линейные адреса из диапазона [KERNBASE, KERNBASE+4MB) в физические адреса из диапазона [0, 4MB)

#define KERNBASE 0xF0000000 (inc/memlayout.h)

kern/entrypgdir.c


Таблица страниц entry_pgtable[NPTENTRIES]

Элемент 0 таблицы страниц отображается на физическую страницу 0, элемент 1 — на физическую страницу 1 и т.д.

inc/mmu.h

Содержит определения для структур данных, относящихся к страничной и сегментной трансляциям

Линейный адрес



inc/mmu.h

#define NPDENTRIES

Содержит определения для структур данных, относящихся к страничной и сегментной трансляциям

1024

```
#define NPTENTRIES 1024
#define PGSIZE 4096
```

#define PTSIZE (PGSIZE*NPTENTRIES)

#define PTXSHIFT 12


#define PDXSHIFT 22

inc/mmu.h


Содержит определения для структур данных, относящихся к страничной и сегментной трансляциям

PGADDR (PDX (la), PTX (la), PGOFF (la))

Страничная трансляция в режиме РАЕ




CRO.PG = 1, страничная трансляция используется




CR4.PAE = 1, страничная трансляция в режиме PAE (Physical address extension)


Страничная трансляция в режиме РАЕ (размер страницы = 4 Кбайта)




PAE Page-Directory-Pointer-Table Entry (PDPTE)




Страничная трансляция в режиме РАЕ (размер страницы = 2 Мбайта)






Страничная трансляция в режиме IA-32e




CRO.PG = 1, страничная трансляция используется




CR4.PAE = 1, IA32_EFER.LME = 1, страничная трансляция в режиме IA-32e


Страничная трансляция в режиме IA-32e (4 Кбайта)



Страничная трансляция в режиме IA-32e (2 Мбайта)



Страничная трансляция в режиме IA-32e (1 Гбайт)



<u>з</u>	6 6 6 5 5 5 5 5 5 5 5 5 5 5 5 2 1 0 9 8 7 6 5 4 3 2	5 1	M-1 333 210	2 2 2 2 2 2 2 2 2 9 8 7 6 5 4 3 2 1	2 1 1 1 1 1 1 1 1 0 9 8 7 6 5 4 3 2	1 1 1 2 1 0 9	8 7	6 5	4 3	2 1	0	
Reserved			Address of PML4 table			Ignored C W Igi						CR3
X D 3	Ignored	Rsvd.	Address of page-directory-pointer table				Rs vd	1	PML4E: present			
	Ignored									Q	PML4E: not present	
X D	Ignored	Rsvd.	Address of 1GB page frame	Reser	ved ,	A Ign.	G <u>1</u>			Ш	1	PDPTE: 1GB page
X D	Ignored	Rsvd.	4	Address of page directory						U R /S W	1	PDPTE: page directory
	Ignored									Q	PDTPE: not present	
X D	Ignored	Rsvd.		dress of page frame	Reserved	A Ign.	G 1	D A	P P C W D T	UR/ /SW	1	PDE: 2MB page
X D	Ignored	Rsvd.		lgn.	- 1 1	H	P P C W D T	IIR	1	PDE: page table		
				Ignored							<u>0</u>	PDE: not present
X D	Ignored	Rsvd.	A	ddress of 4KB page 1	frame	lgn.	G A	DA	P P C W D T	U R /S W	1	PTE: 4KB page
				Ignored							Q	PTE: not present

Page-Fault Exception

