

Министерство образования Республики Беларусь
Учреждение образования
Белорусский государственный университет
информатики и радиоэлектроники
Факультет компьютерных систем и сетей
Кафедра электронных вычислительных машин
Дисциплина: Структурная и функциональная организация вычислительных машин

ОТЧЕТ ПО ЛАБОРАТОРНОЙ РАБОТЕ
на тему
«Арифметико-логическое устройство»

Выполнил
студент гр. 250541

Проверил

Власов Р.Е.

Минск 2026

СОДЕРЖАНИЕ

1 Цель работы.....	3
.....	
2 Исходные данные к работе.....	4
3 Теоретические сведения.....	5
.....	
4 Выполнение работы.....	6
.....	
5 Вывод.....	10
.....	

1 Цель работы

Целью лабораторной работы является разработка, описание, функциональная проверка и синтез устройства «Арифметико-логическое устройство» для индивидуального варианта микро-ЭВМ. Работа выполняется так, чтобы разработанный узел мог быть использован как самостоятельный проект Quartus и как часть последующей общей структуры процессора.

В ходе выполнения необходимо определить назначение входных и выходных сигналов, разработать алгоритм функционирования устройства, подготовить его структурное описание, подготовить проект Quartus II 9.1, выполнить моделирование и подтвердить правильность работы контрольными наборами.

Этап	Содержание работы
1	Изучить индивидуальный вариант и выделить параметры устройства.
2	Разработать структурную схему, определить входные и выходные сигналы.
3	Описать функциональные блоки в виде структурного описания и собрать верхний уровень проекта.
4	Подготовить проект Quartus II 9.1 и проверить корректность синтеза.
5	Разработать тестовая модель, выполнить моделирование и сравнить результат с ожидаемым.

2 Исходные данные к работе

Лабораторная работа выполняется в среде Quartus II 9.1. Разрядность основных трактов данных принята равной 16 бит, что соответствует принятому варианту курсового проекта.

Верхний уровень проекта оформлен так, чтобы внешние линии имели развернутые имена. По ним сразу определяется назначение команды, операндов, флагов, линий памяти и диагностических сигналов, что упрощает чтение схемы и проверку временных диаграмм.

Параметр	Значение
Разрядность операндов	16 бит
Команда сдвига	SRA - арифметический сдвиг вправо
Арифметическая команда	CMP, прямая регистровая адресация
Логическая команда	NOR
Формируемые признаки	Z, S, C, O
Коды операций	CMP=03h, NOR=04h, SRA=05h

3 Теоретические сведения

Арифметико-логическое устройство является исполнительным узлом процессора. Оно принимает код операции и два 16-разрядных операнда, выполняет выбранное действие и формирует признаки результата. Для варианта 4 реализуются арифметический сдвиг вправо SRA, сравнение CMP с прямой регистровой адресацией и логическая операция NOR.

Команда CMP выполняет вычитание второго операнда из первого. Полученная разность используется для формирования признаков: Z устанавливается при равенстве операндов, S показывает знак разности, C фиксирует заем при $A < B$, O показывает переполнение при знаковом сравнении.

Операция NOR является инверсией поразрядного OR. Она удобна для проверки логической части АЛУ и для формирования нулевого результата при совпадающих единичных операндах.

Операция SRA выполняет арифметический сдвиг вправо. Старший разряд результата повторяет старший разряд исходного слова, поэтому знак числа сохраняется. Младший вытолкнутый бит помещается в признак C.

Понятие	Назначение в разрабатываемом устройстве
CMP	$Y = A - B$; Z=1 при равенстве, S равен старшему биту разности, C показывает заем, O показывает знаковое переполнение.
NOR	$Y = \text{NOT}(A \text{ OR } B)$; результат формируется по всем 16 разрядам.
SRA	$Y(15) = A(15)$, $Y(14..0) = A(15..1)$, $C = A(0)$; знак сохраняется.
Флаги	Z и S формируются по результату, C и O поступают из выбранной операции.


4 Выполнение работы

4.1 Структура разрабатываемого устройства

Структура проекта выбрана модульной: каждый функциональный узел вынесен в отдельный блок, а верхний модуль соединяет эти узлы сигналами данных и управления. Такой способ удобен для проверки, так как отдельные блоки можно независимо анализировать и проверять моделированием.

ЛР5. Арифметико-логическое устройство

Вариант 4: SRA, CMP, NOR; признаки результата Z/S/C/O



Коды команд: OP_CMP=03h, OP_NOR=04h, OP_SRA=05h. CMP формирует признаки по результату A-B.

Рисунок 4.1 - Структура устройства «Арифметико-логическое устройство»

4.2 Входные и выходные сигналы

В таблице приведены основные точки наблюдения верхнего уровня. Эти же имена используются на схемах и временных диаграммах при проверке работы устройства.

Сигнал	Направление	Разрядность	Назначение
cmd_opcode_alu_operation_i	in	8	Код команды АЛУ: CMP, NOR или SRA.
operand_a_from_register_i	in	16	Первый операнд A из регистра общего назначения.
operand_b_from_memory_or_reg_i	in	16	Второй операнд B для CMP и NOR.
result_y_to_register_file_o	out	16	Результат выбранной операции.
flag_z_zero_result_o	out	1	Признак нулевого результата.
flag_s_negative_result_o	out	1	Признак отрицательного результата.
flag_c_carry_or_shift_out_o	out	1	Заем при CMP или вытолкнутый бит при SRA.
flag_o_overflow_o	out	1	Признак знакового переполнения при CMP.
ctrl_selected_alu_operation_o	out	3	Диагностический код выбранной ветви АЛУ.

ctrl_second_operand_is_used_o	out	1	Признак использования второго операнда.
ctrl_write_flags_register_o	out	1	Разрешение записи регистра признаков.

4.3 Алгоритм работы

Алгоритм работы устройства задает последовательность преобразования входных сигналов в выходные и определяет условия перехода между режимами. Для синхронных блоков изменение регистров выполняется по фронту тактового сигнала, для комбинационных блоков результат формируется после изменения входов.

Шаг	Действие	Результат
1	Блок управления сравнивает opcode с кодами CMP, NOR и SRA.	Формируется внутренний код операции и разрешение записи признаков.
2	Ветви CMP, NOR и SRA параллельно вычисляют возможные результаты.	Задержка определяется выбором готового результата мультиплексором.
3	Мультиплексор выбирает результат по внутреннему коду операции.	На выход Y поступает разность, логический результат или сдвинутое слово.
4	Формирователь признаков анализирует выбранный результат и служебные признаки операции.	Формируются Z, S, C и O.

4.4 Реализация функциональных блоков

Внутри АЛУ использована параллельная структура: все основные ветви получают операнды одновременно, а затем мультиплексор выбирает результат по коду операции. Такой способ соответствует аппаратной реализации и позволяет явно показать блок сравнения, блок логической операции и блок сдвига.

Для CMP выполняется вычитание А-В с расширением разрядности на один бит. Это позволяет корректно определить заем. Переполнение определяется по знакам операндов и знаку результата. Для SRA переносом считается младший бит исходного слова, а для NOR признаки С и О сбрасываются.

Блок проекта	Назначение
Общие параметры варианта	Разрядность данных, коды команд и внутренние коды операций.
Блок управления АЛУ	Дешифрация команды и выбор ветви CMP, NOR или SRA.
Блок сравнения CMP	Вычитание А-В и формирование признаков заема и переполнения.
Блок операции NOR	Поразрядная логическая операция NOT(A OR B).
Блок сдвига SRA	Арифметический сдвиг вправо с сохранением знака.
Формирователь признаков	Выработка Z, S, C и O.
Верхний уровень АЛУ	Соединение функциональных блоков и внешних линий.
Тестовая модель	Проверка CMP, NOR, SRA и признаков результата.

Файл проекта Quartus: lab5_alu/quartus/lab5_alu.qpf. После открытия проекта необходимо выполнить Processing -> Start Compilation и проверить схемное представление верхнего уровня устройства.

4.5 Функциональное моделирование

Функциональная проверка выполнена testbench-моделью. В testbench подаются контрольные наборы, соответствующие рабочим и граничным режимам устройства. Проверка результата выполняется операторами assert, поэтому ошибка в данных, флагах или протоколе приводит к останову моделирования.

Проверка	Условие	Ожидаемый результат
CMP	A=0010h, B=0001h	Y=000Fh, Z=0, S=0, C=0
CMP равенство	A=1234h, B=1234h	Y=0000h, Z=1
CMP с заемом	A=0001h, B=0002h	Y=FFFFh, S=1, C=1
NOR	A=0FFFh, B=0FFFh	Y=F000h, S=1
SRA	A=8001h	Y=C000h, C=1, знак сохранен
NOR нулевой результат	A=FFFFh, B=FFFFh	Y=0000h, Z=1

ЛР5. Контрольная временная диаграмма АЛУ

	t0	t1	t2	t3	t4	t5
Команда	CMP	CMP	CMP	NOR	SRA	NOR
A	0010	1234	0001	0FFF	8001	FFFF
B	0001	1234	0002	0FFF	----	FFFF
Y	000F	0000	FFFF	F000	C000	0000
Z	0	1	0	0	0	1
S	0	0	1	1	1	0
C	0	0	1	0	1	0
O	0	0	0	0	0	0

CMP задает признаки по разности A-B; NOR проверяет логический результат; SRA сохраняет знак и выдает младший бит в C.

Рисунок 4.2 - Контрольная временная диаграмма для ЛР5

4.6 Результаты синтеза

Компиляция проекта выполняется в Quartus II 9.1. Описание устройства не использует вручную размещенные вентилярные примитивы, поэтому схема синтезируется средствами Quartus на выбранную элементную базу. Основные показатели компиляции приведены в таблице.

Показатель	Значение
Combinational ALUTs	59
Dedicated logic registers	0
Pins	65
Block memory bits	0
Результат компиляции	Full compilation: 0 errors

5 Вывод

В ходе лабораторной работы разработано арифметико-логическое устройство для варианта 4. Реализованы операции CMP, NOR и SRA, а также формирование признаков Z, S, C и O.

Моделирование подтвердило корректность сравнения, логической операции и арифметического сдвига. Проект успешно компилируется в Quartus II 9.1 и может использоваться как исполнительный узел микро-ЭВМ.