Министерство образования Республики Беларусь

Учреждение образования

Белорусский государственный университет информатики и радиоэлектроники

Кафедра электронных вычислительных машин

# ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту на тему «Разработка микро-ЭВМ на ПЛИС»

Студент: Власов

Руководитель: _____

Минск 2026

**СОДЕРЖАНИЕ**

Введение

1 Разработка общей структуры микро-ЭВМ

2 Разработка основных устройств микро-ЭВМ

3 Функциональное моделирование

4 Анализ и оптимизация

Заключение

Список использованных источников

Приложения

## ВВЕДЕНИЕ

Целью курсового проекта является разработка учебной микро-ЭВМ на ПЛИС в соответствии с индивидуальным заданием по дисциплине «Структурная и функциональная организация ЭВМ». Система построена по Гарвардской архитектуре: память команд и память данных разделены, что упрощает тракт выборки команд и обмен с ОЗУ.

В проект включены 12 регистров общего назначения, 16-разрядное АЛУ, регистр флагов, стек глубиной 7 слов с ростом вниз, синхронные ПЗУ и ОЗУ, кэш данных, контроллер прямого доступа к памяти, арбитр шины и предсказатель переходов A4.

Практическая проверка выполнена в Quartus II 9.1 и GHDL. Полная компиляция проекта завершается без ошибок, а тестовые стенды подтверждают корректность работы основных узлов.

## 1 РАЗРАБОТКА ОБЩЕЙ СТРУКТУРЫ МИКРО-ЭВМ

### 1.1 Функциональный состав

Микро-ЭВМ состоит из процессорного ядра, подсистемы памяти и внешнего канала обмена через КПДП. Верхний модуль проекта называется microcomputer_top, а внутренняя структурная схема вынесена в system_core.

| Блок | Назначение |
|---|---|
| ПЗУ команд | Хранение двухсловных команд программы и выдача слова по адресу PC. |
| ОЗУ данных | Хранение операндов, результатов и области обмена с КПДП. |
| Регистровый файл 12 x 16 | Быстрое хранение промежуточных данных процессора. |
| АЛУ | Выполнение операций INCS, OR, NOR и SRA с формированием флагов Z/S/C/O. |
| Стек 7 x 16 | Временное хранение данных при PUSH и POP, рост вниз. |
| Кэш данных | 4-way кэш со сквозной записью и замещением по наибольшей давности хранения. |
| КПДП | Запись трёх 16-разрядных слов в ОЗУ начиная с адреса 000Ah. |
| Арбитр | Централизованное параллельное распределение доступа к ОЗУ между CPU и КПДП. |
| Предсказатель A4 | Прогноз условных переходов по индексу PC(2)\|\| GHR(2). |




Рисунок 1.1 - Общая структурная схема микро-ЭВМ

## 1.2 Система команд

Принят фиксированный двухсловный формат команды. Первое слово содержит код операции и номер регистра, второе слово используется как прямой адрес операнда, адрес перехода или резервное поле.

| Слово | Разряды | Содержимое |
|---|---|---|
| Word0 | 15..8 | код операции OPCODE |
| Word0 | 7..4 | номер регистра Rn |
| Word0 | 3..0 | резерв |
| Word1 | 15..0 | адрес операнда или адрес перехода |

| Код | Мнемоника | Действие |
|---|---|---|
| 00h | HLT | останов выполнения |
| 01h | MOV adr, Rn | чтение слова из ОЗУ в регистр |
| 02h | MOV Rn, adr | запись регистра в ОЗУ |
| 03h | OR Rn, adr | логическое ИЛИ регистра и слова памяти |
| 04h | NOR Rn, adr | инверсия OR |
| 05h | SRA Rn | арифметический сдвиг вправо |
| 06h | INCS Rn | инкремент на значение флага S |
| 07h | PUSH Rn | запись регистра в стек |
| 08h | POP Rn | чтение слова из стека в регистр |
| 09h | JMP adr | безусловный переход |
| 0Ah | JZ adr | условный переход при Z=1 |

# 2 РАЗРАБОТКА ОСНОВНЫХ УСТРОЙСТВ МИКРО-ЭВМ

## 2.1 Запоминающие устройства

ПЗУ команд и ОЗУ данных реализованы как синхронные словные устройства. Команда занимает два 16-разрядных слова, поэтому блок выборки последовательно получает IR0 и IR1.

## 2.2 Устройство управления

Устройство управления организует фазы T0...T5 и состояние ожидания Tw при промахе кэша или занятой шине. Управляющие сигналы формируют чтение ПЗУ, обращение к кэшу, запись РОН, изменение SP и обновление предсказателя.

## 2.3 Арифметико-логическое устройство

АЛУ поддерживает четыре обязательные операции: OR, NOR, SRA и INCS. После выполнения обновляются флаги Z, S, C и O.

## 2.4 Кэш, КПДП и арбитр

Кэш данных имеет четыре направления и шестнадцать множеств. КПДП получает приоритет в арбитре и записывает входной поток в ОЗУ по адресам 000Ah, 000Bh и 000Ch.

## 2.5 Предсказатель переходов

Предсказатель A4 использует двухбитовую глобальную историю GHR и младшие биты PC для обращения к таблицам PHT и BTB.




Рисунок 2.1 - Устройство управления



Рисунок 2.2 - Исполнительный тракт




Рисунок 2.3 - Память, КПДП и арбитр

## 3 ФУНКЦИОНАЛЬНОЕ МОДЕЛИРОВАНИЕ

Для проверки разработаны четыре тестовых стенда. Они выполняются автоматически и завершаются диагностическим сообщением TEST PASSED.

| **Проверка** | **Testbench** | **Контролируемые сигналы** | **Итог** |
|---|---|---|---|
| АЛУ | tb_alu_core | SRA, INCS, OR, NOR; флаги Z/S/C/O | tb_alu_core: TEST PASSED |
| Стек | tb_stack7x16 | PUSH, POP, SP, empty/full | tb_stack7x16: TEST PASSED |
| Память и КПДП | tb_mem_dma | REQ/GNT, запись 1111h/2222h/3333h по адресам 000Ah..000Ch | tb_mem_dma: TEST PASSED |
| Полная система | tb_system | программа, переходы, стек, кэш, КПДП, предсказатель | tb_system: TEST PASSED |




Рисунок 3.1 - Проверка операций АЛУ




Рисунок 3.2 - Проверка стека




Рисунок 3.3 - Проверка КПДП и записи в ОЗУ




Рисунок 3.4 - Проверка полной системы

| Адрес | До запуска | После HLT | Пояснение |
|---|---|---|---|
| 000Ah | 0000h | 1111h | первое слово, переданное КПДП |
| 000Bh | 0000h | 2222h | второе слово, переданное КПДП |
| 000Ch | 0000h | 3333h | третье слово, переданное КПДП |
| 0020h | 8001h | 8001h | исходное отрицательное число для SRA |
| 0021h | 00F0h | 00F0h | первый логический операнд |
| 0022h | 0F0Fh | 0F0Fh | второй операнд для OR |
| 0023h | 0000h | 0000h | операнд для NOR |
| 0024h | 1234h | 1234h | контрольное значение пропущенных команд |
| 0025h | FFFFh | FFFFh | операнд для получения нулевого результата |
| 0030h | 0000h | C001h | результат, записанный командой MOV R3, 0030h |

## 4 АНАЛИЗ И ОПТИМИЗАЦИЯ

По результатам компиляции в Quartus II 9.1 проект собирается успешно. Верхний модуль содержит только контекстно значимые внешние порты: тактовый

вход, сброс, интерфейс входного потока КПДП и два выходных признака завершения.

| Показатель | Значение |
|---|---|
| Top-level entity | microcomputer_top |
| Семейство ПЛИС | Cyclone II |
| Результат Quartus | Full Compilation was successful, 0 errors |
| Результат полной симуляции | tb_system: TEST PASSED на 1675 ns |

Физические номера выводов не фиксировались, так как в задании не указана конкретная учебная плата. При переносе на плату необходимо назначить CLK, RESET, DMA_START, DMA_VALID, DMA_DATA[15:0], HALT и DMA_DONE согласно её pinout.

## ЗАКЛЮЧЕНИЕ

В ходе курсового проекта разработана микро-ЭВМ на ПЛИС с 16-разрядными шинами адреса и данных, раздельной памятью команд и данных, регистровым файлом 12 x 16, АЛУ, стеком, кэшем, КПДП, арбитром и предсказателем переходов A4.

Подготовлены VHDL-описания, проект Quartus II, тестовые стенды, графические листы и приложения. Компиляция и моделирование подтверждают корректность работы контрольной программы.

## СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

Методические материалы по дисциплине «Структурная и функциональная организация ЭВМ».

Altera Quartus II 9.1 Web Edition. Руководство пользователя.

IEEE Standard VHDL Language Reference Manual.

Материалы 1.BO6, 2.ALU6, 3.CUU6, 4.MPUU6, 5.ADDRESS из учебного комплекта.

## ПРИЛОЖЕНИЯ

Приложение А - графическая часть.

Приложение Б - листинг программы и дампы памяти.

Приложение В - VHDL-листинги.

Приложение Г - материалы тестирования.

Приложение Д - инструкция по снятию временных диаграмм.