
Võ Anh Khôi 20225870 THKTMT week 14

Data Cache Simulation Tool, Version 1.2						
Simulate and illustrate data cache performance						
Cache Organization						
Placement Policy Direct Mapping		•	Number of blocks	8 🔻		
Block Replacement Policy		•	Cache block size (words)	4		
Set size (blocks)	1	•	Cache size (bytes)	128		
	Cache	Pe	rformance			
Memory Access Count	2	256 Cache Block Table				
0 1 117 0			(block 0 at top)			
Cache Hit Count	1	92	92 = empty			
Cache Miss Count		64	64 = hit			
Cache Hit Rate	75%		= miss			
	Ru	ınti	me Log			
∠ Enabled						
(255) address: 0x100103f8 (tag 0x00200207) block range: 7-7 trying block 7 tag 0x00200207 HIT (256) address: 0x100103fc (tag 0x00200207) block range: 7-7						
Tool Control						
Disconnect from MIPS Reset Close						

Sau khi chạy chương trình thì cache hit rate cuối cùng là 75%. Với mỗi 1 lần cache miss, 1 block bao gồm 4 word Cache block size (words) 4 \$\infty\$ sẽ được ghi vào cache. Khi truy cập theo hàng, phần tử được truy cập theo cùng thứ tự với chúng được lưu trong bộ nhớ chính. Do đó, với mỗi cache miss sẽ có được 3 cache hit cho 3 phần tử tiếp theo được tìm thấy trong cache block. Nó được theo sau bởi miss khác khi khi mà Direct Mapping chỉ tới cache block tiếp theo, và bộ phận của nó tự lặp lại. Do đó 3 trong 4 truy cập sẽ được xử lý ở bộ nhớ cache


Dự đoán cho tỉ lệ cache hit nếu block size tăng từ 4 word lên 8 word: 87.5% (7 truy cập trong 8 truy cập sẽ được xử lý ở cache)



Dự đoán cho tỉ lệ cache hit nếu block size giảm từ 4 word xuống 2 word: 50% (1 truy cập trong 2 truy cập sẽ được xử lý ở cache)

Data Cache Simulation Tool, Version 1.2							
Simulate and illustrate data cache performance							
Cache Organization							
Placement Policy Direct	ct Mapping	▼ Number of blocks		8 🔻			
Block Replacement Policy		•	Cache block size (words)	2			
Set size (blocks)		•	Cache size (bytes)	64			
	Cache	Pe	rformance				
Memory Access Count	2	256	Cache Block Table				
Cache Hit Count		28	(block 0 at top)				
Cache Till Count	'	20	= empty				
Cache Miss Count	128 = hit						
Cache Hit Rate	50 %		= miss				
Runtime Log							
∠ Enabled							
(255) address: 0x100103f8 (tag 0x0040040f) block range: 7-7 trying block 7 tag 0x0040040e OCCUPIED MISS due to FULL SET(256) address: 0x100103fc (tag 0x0040040f) b							
Tool Control							
Disconnect from MIPS Reset Close							

Khi chạy chương trình column-major thì tỉ lệ cache hit là 0%



Vấn đề là địa chỉ bộ nhớ không được lưu tuần tự như row, tuy nhiên 1 lần truy cập là 16 word sau cái trước đó. Với những cài đặt mà ta đã sử dụng, không có 2 truy cập bộ nhớ liên tiếp ở cùng 1 block nên tất cả các truy cập đều bị miss


Khi chỉnh block size lên 16 word thì tỉ lệ vẫn là 0%

ĺ	Data Cache Simulation Tool, Version 1.2						\times		
ŀ	Simulate and illustrate data cache performance								
Cache Organization									
	Placement Policy	Direct Mapping	-	Number of blocks		8	•		
	Block Replacement Policy		RU ▼	Cache block size (words)		16	•		
	Set size (blocks)		1 🔻	Cache size (bytes)			512		
	Cache Performance								
	Memory Access Count		512	Cache Block Table					
	Cache Hit Count		0	(block 0 at top)					
				= empty			_		
)	Cache Miss Count		512	= hit					
0	Cache Hit Rate	0%		= miss					
)			Runti	me Log					
0	☑ Enabled								
)	MISS due to FULL SET(511) address: 0x100103bc (tag 0x00080081) b								
0	trying block 6 tag 0x00080080 OCCUPIED MISS due to FULL SET(512) address: 0x100103fc (tag 0x00080081) b								
)									
			Tool	Control					
	Disconnect from MIP	S		Reset		Clo	se		

Khi chỉnh số block lên 16


Data Cache Simulation Tool, Version	1.2			X		
Simulate and illustrate data cache performance						
Cache Organization						
		O I game a salar				
Placement Policy Dire	ect Mapping	▼ Number of blo	ocks	16 ▼		
Block Replacement Policy	LRU	Cache block	size (words)	16 🔻		
Set size (blocks)	1	Cache size (b	ytes)	1024		
	Cache	Performance				
Memory Access Count	25					
Cache Hit Count	24	(block 0 at to	o)			
Cache Miss Count	1	6 = hit				
Cache Hit Rate	94%	= miss				
	Rui	ntime Log				
(255) address: 0x100103bc (tag 0x00040040) block range: 14-14 trying block 14 tag 0x00040040 HIT (256) address: 0x100103fc (tag 0x00040040) block range: 15-15 trying block 15 tag 0x00040040 HIT						
	Too	ol Control				
Disconnect from MIPS		Reset		Close		
nt 💮 Data Cache Simulation Tool, Version 1.2	×	Data Cache Simulation Tool,	Version 1.2	×		
Simulate and illustrate data cache per		Sim	ulate and illustrate data cache performa	ince		
Cache Organization Output Direct Mapping Number of blocks	8 🔻	Placement Policy	Cache Organization Direct Mapping ▼ Number of blocks	16 🔻 00		
01 01 01 01 Block Replacement Policy LRU ▼ Cache block size (wo	ion sequ	ie Black Barbarant Ballin	LRU ▼ Cache block size (words)	16 🔻 00		
Ozi Ozi Ozi Ozi Set size (blocks)	128 byte o		1 Cache size (bytes)	1024		
Cache Performance		Memory Access Count	Cache Performance 256 Cache Block Table	DO		
Cache Hit Count 0 (block 0 at top)		Cache Hit Count	(block 0 at top)	00		
Cache Miss Count 256 = hit	40	alt Cache Miss Count	□ = empty 16 ■ = hit	00		
02 04 Cache Hit Rate 0% = miss	c0 41	Cache Hit Rate	94% = miss	00 00 00		
06 Runtime Log	c1 42 c2		Runtime Log	00		
Oa Oc MISS due to FULL SET(255) address: Ox100103bc (ta trying block 3 tag Gx00200206 OCCUPIED MISS due to FULL SET(256) address: Ox100103fc (ta trying block 7 tag Gx00200206 OCCUPIED MISS due to FULL SET	g 0x00200207) b 3 -3 -44	(255) try (256) try	ing block 13 tag 0x0040040 HIT address: 0x100103bc (tag 0x00040040) block ranging block 14 tag 0x0040040 HIT address: 0x100103fc (tag 0x00040040) block ranging block i5 tag 0x00040040 HIT	DO		
Tool Control Disconnect from MIPS Reset	Close		Tool Control	00		
program is finished running		Disconnect from MIPS	Reset	Close		

Khi đó toàn bộ ma trận sẽ được lưu trọn vẹn ở trong cache khi đó block sẽ không bị thay thế. Chỉ duy nhất những truy cập đầu tiên sẽ bị miss




Khi chạy chương trình row-major bộ nhớ sẽ được truy cập lần lượt theo chiều ngang cho tới khi hết tất cả các ô

Còn khi chạy column-major bộ nhớ sẽ được truy cập lần lượt theo chiều dọc và nếu hết 1 cột nó sẽ sang hang tiếp theo để tiếp tục và chạy tiếp




Chương trình Fibonacci

Khi đang thực thi



Và sau khi chạy xong



Khi truy cập để tính Fibonacci số đầu tiên sẽ dung truy cập để viết và để tính cho số tiếp theo và những số đó phải được viết và truy cập nhiều lần hơn để có thể tiếp tục tính.

Khi chạy 2 cái song song

