Alarm Clock

Vojtěch Kudela, Lukáš Katrňák, Jan Koláček

Abstrakt

Tento projekt se zaměřuje na realizaci digitálního budíku v jazyce VHDL. Cílem bylo vytvořit systém, který nejen přesně měří čas, ale také poskytuje pokročilé uživatelské rozhraní pro správu více budíků s funkcí odloženého buzení (Snooze). Systém je navržen pro vývojovou desku Nexys A7-50T (FPGA). Uživatelská interakce je zajištěna pomocí tlačítek a přepínačů s využitím digitální filtrace zákmitů (debouncing) a detekce délky stisku pro bezpečný vstup do režimu nastavování času. K indikaci aktivního budíku slouží LED diody přiřazené k příslušným přepínačům. Zobrazení času a menu obstarává 8místný 7segmentový displej řízený dynamickým multiplexováním. Hlavní řídicí logika a přechody mezi režimy jsou implementovány pomocí konečných stavových automatů (FSM). Zvuková signalizace je obsluhována pasivním bzučákem, který je řízen hardwarovým generátorem obdélníkového signálu.

Hlavní funkce zařízení

- Přesné měření času a tři nezávislé budíky s pamětí.
- Dynamicky multiplexovaný 8místný 7segmentový displej.
- Filtrované uživatelské rozhraní a řízení pomocí stavových automatů (FSM).

Základní zobrazení a ovládání: při spuštění systém zobrazí výchozí obrazovku s aktuálním časem. Pomocí hardwarových tlačítek a přepínačů na desce lze plynule přepínat mezi jednotlivými režimy zobrazení: *aktuální čas* a *menu jednotlivých budíků* (AL1, AL2, AL3). K přechodu do editačního režimu slouží logika *detekce dlouhého stisku tlačítka*.

Displej a multiplexování: systém využívá 8místný 7segmentový displej pro vizualizaci dat. K plynulému zobrazení času (ve formátu HH:MM) a názvu aktuálního menu slouží dynamické multiplexování s obnovovací frekvencí 500 Hz. Pokud je systém v režimu nastavování, je tento stav uživateli jasně indikován rozsvícením desetinné tečky na displeji.

Paměť a logika budíků: každý ze tří nezávislých budíků má svůj vyhrazený paměťový registr. Systém neustále porovnává tyto registry s reálným časem pomocí hardwarového komparátoru. Pokud dojde ke shodě a daný budík je aktivován (což vizuálně potvrzuje příslušná LED dioda přiřazená k přepínači), systém spustí akustický poplach.

Uživatelské rozhraní a FSM: pro zajištění bezchybné interakce prochází všechny vstupy z tlačítek digitální filtrací zákmitů (debouncing), což eliminuje chyby způsobené mechanickými vlastnostmi spínačů. Komplexní chování budíku – zejména plynulé přechody mezi normálním režimem, režimem nastavování (Setup) a režimem zvonění (Ringing) – je deterministicky řízeno konečnými stavovými automaty (FSM).

Zvuková signalizace: zvonění budíku zajišťuje piezo bzučák řízený hardwarovým generátorem obdélníkového signálu. Pomocí soustavy čítačů (děliček hodinové frekvence) je generován základní tón o frekvenci 2 kHz, který je následně logicky přerušován s frekvencí 2 Hz. Tímto přístupem vzniká charakteristický a dobře slyšitelný pípavý zvuk.

Obrázek prototypu





RTL schéma zapojení

Blokové schéma stavového automatu



ZÁVĚR

Realizovali jsme čistě hardwarový digitální budík určený pro vývojovou desku Nexys A7. Zařízení spolehlivě udržuje čas, bezchybně řídí multiplexování displeje a obsluhuje uživatelské rozhraní pomocí stavových automatů (FSM), které zajišťují plynulé přechody mezi režimy zobrazení a nastavování. Aktivace tří nezávislých budíků je řešena přímočaře pomocí hardwarových přepínačů a zahrnuje plně funkční podporu pětiminutového odložení (Snooze).

Zlepšení do budoucna by bylo možné docílit přidáním přepínače pro volbu 12/24hodinového formátu displeje, rozšířením akustického výstupu o volbu z více melodií uložených v paměti ROM a doplněním dynamické světelné signalizace (např. blikání LED) přímo během aktivního zvonění.