基于 U10 Brokaw 带隙的后续研究规划与跨对话交接

版本：v2.0｜日期：2026-11-03（北京时间）

用途：在其他对话中开展电路搭建、数据提取、数值实现和实验答疑；原对话继续讨论论文主张、理论推导及写作。

证据状态：已核对原文关键电路与建立初步理论；尚未访问用户 PDK，未完成该电路在 SMIC18 中的复现。

1. 一页交接：现在确定了什么

- 用户为模拟集成电路研究生，目标为四页会议论文；接受有明确新增价值的渐进式创新，不要求“从未有人做过”。
- 工艺为 SMIC 0.18 μm，使用 Cadence Virtuoso，PDK 和工程在用户本机。用户已确认存在 NPN 器件；器件端口限制、β、匹配和噪声模型尚待确认。
- 现有核心曾使用 5 V 供电，没有固定功耗目标。最新研究平台选择 U10 的 Brokaw 核心及连续分段补偿思想；SMIC18 实现是否使用 3.3 V 或 5 V，应依据器件额定条件和电压余量决定，当前尚未冻结。
- 主线：研究分段补偿在转折温度误差下的温漂评估与参数设计，重点考虑实际修调、阈值相关性和支路非理想性。
- 第一版保留核心、实际 A1、主输出管、偏置、稳定性补偿及启动保障；轻负载验证。20 mA 自适应驱动级暂列扩展，局部窗口补偿暂列独立电路方向。
- 数值平台优先 Python（NumPy/SciPy/Matplotlib），电路平台为 Virtuoso 及本机可用仿真器，建议 Spectre；不得默认已确认版本或统计模型。
- 当前对话只讨论论文。新对话按本计划执行具体实验，并将数据、发现、限制反馈回来。

本版更新了此前以 P05 双运放电流模式为首选的建议：若继续研究 Brokaw，U10 是更直接的文献平台。P05 仍可作为电流求和架构对照。旧的三支路合成结果只证明方法有可行示例，不是 U10 或用户核心的实测/PDK 结果。

2. 目标论文与阅读定位

U10：Junyue Zhuang 等，A Clock-Free Low-Noise 6.5-ppm/°C Bandgap Reference With 20-mA Driving Capability in 130-nm CMOS，IEEE Transactions on Circuits and Systems I，2026，Early Access。

DOI：https://doi.org/10.1109/TCSI.2026.3741561

用户已上传 PDF，原文件名为：A_Clock-Free_Low-Noise_6.5-ppm_C_Bandgap_Reference_With_20-mA_Driving_Capability_in_130-nm_CMOS.pdf。

原文位置（PDF 页码）	重点内容	本研究如何使用
第 2 页，Fig. 2，II-A/B	明确采用 Brokaw 核心；主输出及辅助驱动级	提取轻负载基本核心与反馈关系
第 3—4 页，II-C	环路稳定性和补偿电容	移植后重新设计，不照搬相位裕度
第 4 页，Fig. 7，II-D	NPN 输入折叠共源共栅 A1 及偏置	作为实际放大器候选
第 4—5 页，II-E，Fig. 10	四条支路形成五段连续温度补偿	本研究主要补偿平台
第 5—6 页，II-F	R1 粗细修调及开关驱动	建立真实单温校准流程
第 8 页	测试焊盘输入修调码；批次与单温修调	不把 eFuse/OTP 视为第一版必需

原文明确基于 Brokaw，不需再借用 Banba 分类。原论文为 130 nm CMOS，不能直接迁移其尺寸、β、偏置、TC、噪声或 20 mA 驱动结果到 SMIC18。原文报道 NPN 输入器件 β 约 9，仍分析了基极电流差异；“有 NPN”只是实现条件之一。

3. 电路工作关系与需要保留的模块

3.1 一阶核心

A1 调节 PMOS 主输出管，使两个匹配 R3 下端电位近似相等。支路电流匹配与 BJT 面积比产生 ΔVBE，R2 将其转为 PTAT 电流，公共 R1 生成 PTAT 电压。忽略有限 β 等误差：

$$V_{PTAT} \approx (2R1/R2)\Delta V_{BE}$$

$$V_{REF0} \approx V_{BE} + V_{PTAT}$$

通过 R1/R2 抵消一阶温漂，剩余弯曲由 VBE、器件、电阻及其他非理想因素共同决定。

3.2 五段补偿

R4 电阻串将 VREF0 分成 VT1—VT4。VPTAT 与各阈值交叉，定义 T1—T4。低温支路在 VTi>VPTAT 时输出随温度减小的补偿；高温支路交换差分输入，在 VPTAT>VTi 时输出随温度增大的补偿。

- T<T1：两条低温支路工作。

- T1<T<T2：一条低温支路工作。
- T2<T<T3：补偿近似关闭。
- T3<T<T4：一条高温支路工作。
- T>T4：两条高温支路工作。

Fig. 10 使用模拟差分对与电流镜相减，不是理想硬比较器。支路可能存在平滑转折、有限线性范围和尾电流饱和，应提取实际曲线，而非默认全温为理想折线。

3.3 VREF 、VREF0 与补偿电流的区别

补偿支路从 VREF0 节点抽取电流，增加 Rcomp 压降，抬高外部 VREF。完整节点关系为：

$$VREF = VREF0 + Rcomp \cdot IRcomp$$

$$IRcomp = VREF0/R4 + Icomp + IB\Sigma + Iother$$

其中 R4 为分压串总阻值，IBΣ 为该节点供应的 BJT 基极电流，Iother 为其他从该节点取走的电流。忽略后两项时：

$$VREF \approx (1 + Rcomp/R4)VREF0 + Rcomp\ Icomp$$

所以 ΔVREF≈Rcomp Icomp 是补偿增量近似，不是完整输出式。增量关系还要求核心节点变化足够小。实际应提取闭环增益 Ginj(T)=∂VREF/∂Icomp，并统一定义“正补偿电流”为从 VREF0 抽取的电流。

3.4 模块清单

必需：Brokaw 核心；A1 实际电路；主输出管；放大器偏置；频率补偿；供电上电时正确进入工作点的保障。

曲率研究需加入：R4 阈值分压串；Rcomp；四条补偿支路；I1 偏置生成；真实 PTAT 修调参数及代码驱动。

原文说明 I1 来自 constant-gm 偏置，并用与 Rcomp 同类电阻降低相关工艺误差。不要将 constant-gm 误解为电流在全温严格不变，也不要假定电阻工艺误差完全消失。

原文未明确给出完整专用启动支路，启动需自行分析。若核心或自偏置存在错误稳定点，需补充启动；不能凭一次 DC 求解或人工初值声称能启动。

20 mA 辅助驱动级、eFuse/OTP、局部窗口模块均不属于第一轮理论验证必需功能。省略辅助驱动后，原论文的补偿参数和稳定性结果不能直接继承。

4. 主张、假设及理论与电路的接口

推荐主问题：在相同核心、补偿支路数及校准预算下，考虑转折温度误差的评估/综合方法能否更准确预测最坏温漂，并改善设计的最坏表现？

建议分成三个可检验假设：

- H1：阈值端点扫描在特定补偿/校准模型下可能漏掉内部最坏情况，有限候选点方法可补足。
- H2：用真实 Brokaw 残差与合理支路误差集合综合参数，可以形成标称性能与最坏性能之间可解释的权衡。
- H3：将阈值共享关系及实际单温修调纳入分析，可减少独立误差盒的保守性或暴露新的主导误差。

本研究不以发明分段补偿为主张。U10 已采用 Brokaw 和五段补偿，并认为电阻比定义的阈值具有较好的 PVT 稳定性。我们应量化其剩余误差和模型边界，而非先验宣称原方案不可靠。

4.1 当前已有定理的范围

理想两温度仿射校准算子：

$$Df(T)=f(T)-(1-x)f(TL)-x\,f(TH)，x=(T-TL)/(TH-TL)$$

定义 r=D Vcore、ψ(T,b)=D[T−b]+、e(T)=r(T)+Σj ajψ(T,bj)。在非负权重、独立阈值区间 Bj 且区间位于温区内部的条件下：

$$Mjkl = \max(z\in Bj)[\psi(Tk,z)-\psi(Tl,z)]$$

$$W^* = \max(k,l)[r(Tk)-r(Tl)+\Sigma j\ aj\ Mjkl]$$

每个支路、每对工作温度最多检查两个阈值区间端点与区间内的 Tk、Tl，覆盖连续阈值区间。工作温度仍为有限网格。固定名义阈值与区间后，可用全点对不等式构造权重的线性规划。

低温理想支路[b−T]+与高温[T−b]+仅相差仿射项；在上述 D 下有 D[b−T]+=D[T−b]+。因此两种方向均可纳入理想框架，但这个等价依赖仿射校准，不能直接替代真实单温流程。

4.2 必须解决的三个接口

接口 A——校准：U10 通过 R1 单温 PTAT 修调，旧模型每个实例执行两端仿射校准，两者不等价。保留两温理想模型作为方法基准；电路主结果采用实际 R1 修调流程。不得把两温校准的收益标成单温修调结果。

接口 B——相关性：四个阈值共享 VREF0、VPTAT 和分压串，R1 修调又改变 VPTAT。因此阈值误差通常相关，不能由各支路单独拟合后宣称独立。独立包围盒给出保守集合；其极端组合未必可在实际电路出现。

接口 C——可实现性：理论上的自由阈值、自由权重未必能由原电路独立设置。真实参数向量应包含分压电阻比、偏置、镜像比、Rcomp 及修调码；先建立参数到曲线的映射，再优化可实现设计。分压抽头顺序、正电阻、镜像尺寸与可用码值均应作为约束。

可发展的理论增量：实际校准算子、共享误差的低维集合、模型残差上界和温度离散误差。不要把原四候选结论未经推导就扩展到相关误差、饱和支路或单温修调。

5. 阶段化工作计划与通过条件

阶段以交付物验收，不以日历强制推进。下面给出约 6—8 周的参考节奏，可按已有核心成熟度缩短；这是规划估计，不是完成承诺。

S0：冻结实验定义与器件可用性（约 2—3 个工作日）

工作：确认 NPN 端口、模型、合理电流密度范围、β(T)、输入对匹配及噪声模型；核对电阻类型和 MOS 额定电压。记录实际仿真器版本、PDK 版本标识、温区、VDD 和负载。仅使用 PDK 提供的统计与工艺角。

建议起始温区−40～125℃；低负载、固定负载电容、固定初始校准温度。Tcal 可先选 25℃，须与目标流程一致。供电依据器件选择冻结，不能随每组优化结果变化。

交付：条件表、器件可用性表、NPN 基础特性曲线及工程命名。

通过条件：关键器件连接合法，基本偏置可实现，比较方案的公共条件已冻结。

S1：建立可靠的一阶 Brokaw 基线（约第 1 周）

工作：先核对反馈极性和一阶核心关系，再接入实际 NPN 输入 A1 与偏置。调整一阶比例，保留可观察的残余曲率。关闭额外曲率补偿，并清楚说明 Rcomp、R4 是否保留。

可暂用行为放大器定位原理错误，但正式基线必须使用实际 A1。应检查工作区、共模范围、闭环增益、静态电流、上电及稳定性。启动验证包含不同供电上升时间和合理初始状态，不依赖人为强制最终工作点。

交付：核心原理图版本、工作点表、VREF/VREF0/VPTAT 温扫、启动波形和环路结果。

通过条件：所检查条件下可靠启动、进入预期工作区并稳定；原始峰峰值与 TC 可重复。相位裕度门槛应在计划中先确定，例如 45°可作为初始检查线，具体值由负载与应用决定，不是原文性能承诺。

S2：单支路提取及真实修调辨识（约第 2 周）

工作 A：分别提取一条低温支路和一条高温支路，扫描输入差值与温度，记录电流、转折过渡区、近似斜率、饱和电流、泄漏及供电敏感性。先单独测试，再在核心节点实际电压下测试。

工作 B：以正向抽取电流扰动 VREF0，提取 Ginj(T)与扰动幅度依赖性。把“支路电流近似误差”与“电流到输出的映射误差”分开记录。

工作 C：扫描 R1 粗细修调码，提取 $S_c(T)=\partial VREF/\partial code$ 的局部变化、非线性与码范围，并检查修调对四个转折点的影响。先提取真实能力，再决定是否需要更一般的理论校准模型。

交付：支路曲线库、b/a 拟合参数、最大残差、Ginj、修调灵敏度及校准流程说明。

通过条件：已确定折线模型的有效温区和幅度范围；模型误差有明确预算。若过渡/饱和主导，保留实测基函数，不强迫它满足理想折线。

S3：迁移理论到真实核心数据（约第 3 周）

工作：Python 读取 CSV，保留原始曲线和端点去线曲线。先重算原始 TC，再以 1/2/3 支路理解拟合能力，最后转到与 U10 对应的四支路、五温区平台。

建立三层证据：A 为合成模型；B 为真实核心加理想支路；C 为真实核心加提取支路。不得把 B 或 C 的混合行为结果称为完整晶体管仿真。

对理想模型运行精确点对求界，构造最坏参数重新代入核查；用小规模密集枚举作为独立数值对照。扫描误差范围只是敏感性实验，实际范围应来自后续提取。

交付：原始/校准残差图、标称参数、最坏参数与曲线、步长收敛、计算耗时、模型误差账本。

通过条件：单位、温区、Vnom、校准和正负号一致；求界结果可独立复算；明确哪些结果有数学保证，哪些只有有限样本验证。

S4：建立可实现的误差模型并综合参数（约第 4—5 周）

工作：对核心和补偿电路做 PDK 支持的失配仿真，提取四个阈值、增益及其相关关系。先用少量样本调试流程，再扩大样本规模；例如 100 个开发样本及独立 500 个验证样本可作为起始预算，样本量应按计算成本和统计目标调整。

保留“独立阈值盒”作为可精确分析的保守模型，同时建立共享参数/联合样本模型。有限 Monte Carlo 样本的最大偏差不是严格工艺边界，不能直接称总体最坏值。

在可实现的电阻比、镜像比、偏置及码值范围内比较标称和误差感知参数。连续解映射到离散码后必须重新评估。开发集用于参数选择，验证集固定，不反复根据验证结果调参。

交付：误差相关图、联合参数样本、两类误差集合说明、可实现参数表及独立评估结果。

通过条件：性能差异可以与模型/离散误差区分；优化收益不依赖不同的校准温度数或更大资源预算。收益不明显时先识别主导误差，再决定深化方向。

S5：完整晶体管级公平对照（约第 5—6 周）

工作：将最终参数回填实际电路；相同核心、供电、负载、支路数、校准步骤和统计条件，比较基线与优化方案。补上实际噪声、功耗、启动和稳定性检查。温度峰谷及转折附近加密扫描。

建议报告标称 TC、有限条件中的最坏 TC、配对样本分布、校准点误差、功耗、噪声和模型预测误差。若版图未完成，只能报告明确标注的原理图级结果；晶体管面积和电阻估算不等于实际布局面积。

交付：可追溯测试配置、实际对照图表、异常样本及原因、可用于论文的证据包。

通过条件：模型提出的改善或验证价值能在实际电路中观察；电路没有靠不稳定、启动失败或额外校准成本换取漂亮温扫。

S6：四页论文收敛与补强（约第 7—8 周）

工作：根据最终证据选择分析方法论文或方法加电路验证论文；统一术语、校准口径与所有数值。若目标会议或主张需要版图后仿真，应单独安排，不能默认上述时间足够。

交付：四页正式模板稿、图表源文件、复现说明、近邻文献差异表及待验证限制。

通过条件：每项主张都有对应证明或实验；不把研究计划写成完成结果；不以“已有分段补偿”否定可证实的新增价值。

6. 公平对照与消融矩阵

编号	设计	主要用途
B0	一阶 Brokaw，补偿关闭	核心残差基线
B1	四支路，简单可实现分段位置	朴素参数选择基线
B2	四支路，标称目标优化	评估不考虑误差的最佳候选
B3	四支路，阈值误差感知优化	主要比较对象
B4	B3 加入实际修调/共享误差约束	检验实际约束带来的变化

B1—B4 保持相同硬件自由度。若 B4 改变电路或增加可调码，需单独记成本，不能当作免费改进。两温理想校准与实际单温修调分别成组，不跨组排名。

消融可分为：仅改变阈值位置；仅改变幅度；联合改变；独立误差盒与相关集合；理想支路与实际支路。无须在第一篇四页稿中塞入全部消融，先做足以解释主要结果的几项。

TC 采用全温峰峰值归一化，Vnom 定义固定并写清楚。最坏值改善不代表 95 分位或良率改善；随机样本最大值不代表连续误差集合上界。

模型与数值误差应形成区间。单条残差若有统一误差 ε，其峰峰值偏差最多 2ε；比较两个方案要同时考虑双方误差。连续温度的 Lipschitz 界可用 $W_{continuous} \le W_{grid} + Lh$，但 L 必须对声称的范围成立，不能直接用稀疏差分值当严格上界。

7. 工程组织、数据与可复现要求

Library 建议保留 BGR_RobustComp，新增明确的 Brokaw 命名：

Cell/目录	用途
BGR_CORE_BROKAW	本研究主核心；不再使用 CS_2OPA 命名该核心
AMP_NPN_A1	NPN 输入误差放大器
BIAS_A1 / BIAS_COMP	运放偏置与补偿偏置
BGR_STARTUP	如需独立启动支路时使用
COMP_LOW / COMP_HIGH	单条低温/高温补偿支路
COMP_PWL5	四条支路与五温区补偿组合
TRIM_PTAT / BGR_TOP	修调与完整轻负载验证电路
TB_CORE / TB_BRANCH / TB_TOP	分层测试平台

首份核心 CSV：run_id,temp_C,vdd_V,vref_V,vref0_V,vptat_V。建议补充 corner,sample_id,trim_code_coarse,trim_code_fine,iload_A,cload_F,idd_A。

单支路 CSV 建议：run_id,sample_id,temp_C,vdd_V,branch_id,branch_kind,vptat_V,vth_V,icomp_A,vref0_V,trim_code_coarse,trim_code_fine。

拟合/结果表建议：design_id,branch_id,breakpoint_C,slope_A_per_K,max_fit_error_A,nominal_TC_ppm_C,worst_TC_ppm_C,calibration_mode。非理想支路的转折定义须固定，例如输入差为零、线性拟合外推交点或约定电流水平；不同定义不可混用。

每次运行附元数据：PDK/仿真器版本标识、网表版本、供电/温区/负载、角落、随机种子、校准方式、参数是否批次固定、数据生成日期和证据类型。未知项留空并说明，不编造数值。阈值共享来源用参数 ID 或样本关联保存。

每阶段归档：原始 CSV、脚本及环境版本、配置、图、简短结论。代码与数据分开，脚本可从原始数据一键重算主要图。不同设计若采用相同 seed，仍需确认随机器件映射可配对；拓扑改动后不能仅凭 seed 相同声称完全配对。

PDK 模型和受限工艺文件留在用户本机。公开仓库只发布经允许的研究文档、代码及可公开数据；不要自动上传 PDK 或整套原论文 PDF。

8. 论文组织与停止/转向条件

四页建议组织：

1. 问题与近邻工作：U10 已实现 Brokaw 五段补偿，我们研究其参数误差和校准条件下的评估/设计问题。

2. 模型与定理：给出适用条件、有限候选求界及优化方法，说明与实际校准的连接。

3. 方法验证：反例、正确性、计算成本或离散误差；真实核心/支路数据例。

4. 电路对照、权衡及限制：展示少量最有解释力的结果，引用原文，不追求堆叠指标。

建议的主图：Brokaw 与补偿接口示意；单支路实测仿真曲线及拟合残差；最坏参数导致的残差；标称/误差优化对照。统计分布或计算耗时图按主张择一。

若阈值误差很小：确认收益上限，可转向增益与修调耦合、验证加速或误差预算；不能为了证明收益人为放大工艺误差。

若折线误差过大：改用提取基函数或加入平滑转折模型，保留理想定理作为参考，不声称它精确覆盖真实电路。

若相关性导致盒模型过保守：量化保守性，发展共享参数集合；不把不可实现的独立最坏组合当作实测工艺最坏值。

若鲁棒方案标称变差但最坏更好：作为权衡报告；若 95 分位未改善，就不写良率提升。若所有收益被真实非理想性淹没，重新定位分析贡献或修改实现，不以已有先例作为唯一终止理由。

9. 已有材料与不能混用的结果

已建立带隙知识库：87 份 PDF、82 项不同工作、论文卡片与专题。原工作区为/workspace/Bandgap/；新对话必须确认是否可访问，不假设共享文件系统。

已有四页英文草稿和 Python 代码在 research/breakpoint-aware/。其合成模型使用三支路、−40～125℃、1.2 V、独立±6℃阈值误差、理想两端校准。标称优化与误差场景优化的连续阈值盒最坏 TC 分别为 1.222202 和 1.133030 ppm/℃，改善约 7.3%；标称 TC 变差、95 分位未改善。此结果不是 U10 复现结果。

用户曾提供核心温扫截图：输出约 1.23 V，中间约 35℃达到峰值，−40～125℃范围内峰峰值约 1.9 mV，估算 TC 约 9.5 ppm/℃。尚无原始 CSV，也未确认该截图核心与 U10 拓扑一致。不能据此拟造精确数据或阈值分布。

旧交接文档已发布在公开仓库 Voyce-yu/Bandgap 的 docs/bgr-research-handoff-20261102 分支，提交 e6bd7e4c6724de7810ca469646e5010415015f06。新文档以 U10/Brokaw 路线为准；旧文档保留一般定理、合成结果及其他候选方向。

10. 新对话开场提示与第一轮交付

可将本文件上传到新对话，并粘贴：

我正在基于U10（DOI 10.1109/TCSI.2026.3741561）的Brokaw 核心和五段曲率补偿开展四页会议论文研究。本对话负责电路实验、程序实现与具体答疑，原对话保留论文讨论。我使用SMIC18 和Cadence Virtuoso，已有NPN 器件，PDK 在本机。请先阅读交接计划，确认可访问的原理图、模型说明、代码和CSV，然后从S0/S1 开始，不重复询问已经确认的工艺条件。第一版采用轻负载核心、实际NPN 输入A1、偏置、频率补偿和启动保障，暂不做20 mA 辅助驱动。理论分析优先Python。请明确区分理想两端校准与U10 的单温R1 修调、独立阈值盒与真实相关误差、行为结果与晶体管仿真。旧的7.3%改善来自合成模型，不得用于宣称该电路性能。每轮给出完成内容、证据、未解决问题和下一步最小实验。

第一轮只要求：核对用户提供的核心原理图；检查反馈极性、NPN 连接与偏置可行性；冻结供电/温区/负载/校准定义；完成并解释未加曲率补偿的温扫数据。通过后进入单支路提取，而非立即优化全部四个转折点。

11. 每次实验回传到论文讨论的简表

- 阶段与电路/代码版本：
- 本轮问题与比较对象：
- 供电、温区、负载、校准方式：
- 证据类型：理论推导 / 合成模型 / 提取模型 / 原理图仿真 / 后仿真 / 硅测：
- 新得到的关键图表与数据文件：
- 支持的结论及代价：
- 未覆盖的条件或失败样本：
- 对论文主张的影响：
- 下一轮最小实验：

这份文档是研究路线与交接依据，不代表已经完成上述阶段，不包含用户 PDK，也不替代原文电路和工艺模型。