

CE118-Lab02


Thiết kế máy trạng thái hữu hạn

1. Lý thuyết


Giảng viên giới thiệu về **Máy trạng thái hữu hạn (Finite State Machine – FSM)**

FSM được chia làm 2 loại:

FSM Moore là loại mạch có ngõ ra (output) không phụ thuộc trực tiếp vào ngõ vào (input).



FSM Mealy là loại mạch có ngõ ra (output) phụ thuộc trực tiếp vào ngõ vào (input).



Một FSM gồm có 3 thành phần cơ bản như sau:

- Mạch tạo trạng thái kế tiếp (Next state logic) là mạch tổ hợp phụ thuộc vào ngõ vào FSM và giá trị trạng thái hiện tại lấy từ bộ nhớ trạng thái (state memory)
- Bộ nhớ trạng thái (state memory) là phần tử lưu trạng thái hiện tại của FSM, nó có thể là Flip-Flop, Latch, ... và lấy ngõ vào từ mạch tạo trạng thái kế tiếp.

- + Mã hóa và rút gọn trạng thái
- + Lập bảng chuyển trạng thái
- + Thiết kế mạch và mô phỏng

2. Thực hành

Thiết kế bộ phát hiện số cuối của mã số sinh viên (số thứ 8) theo quy ước sử dụng Moore và Mealy:

- Nếu số thứ 7 là số lẻ thì chuyển số cuối ấy thành 4-bit, nếu chưa đủ sinh viên thêm các bit 0 vào đầu. (VD: số cuối MSSV là 2 thì dãy cần phát hiện là 0010, số cuối MSSV là 9 thì dãy cần phát hiện là 1001).
- Nếu số thứ 7 là số chẵn thì lấy số cuối trừ đi 2 và chuyển số cuối ấy thành 3-bit, riêng các bạn sinh viên có số cuối là 0,1,2 thì số sau khi trừ lần lượt là 5, 6, 7. Nếu chưa đủ sinh viên thêm các bit 0 vào đầu. (VD: số cuối MSSV là 0 thì dãy cần phát hiện là 101, số cuối MSSV là 3 thì dãy cần phát hiện là 001).

Khi phát hiện đúng số cuối theo quy ước trên thì output = 1, ngược lại bằng 0

3. Bài tập làm thêm

Thiết kế bộ phát hiện MSSV (8 ký số) theo FSM Moore và Mealy.

Giả sử MSSV là 23456789. Khi input lần lượt là 2, 3, 4, 5, 6, 7, 8, 9, lúc input = 9 thì output = 1, có nghĩa là đã phát hiện 8 số của MSSV.

Ngược lại output = 0 khi input không thỏa mãn điều trên, chẳng hạn: input lần lượt là 2, 6, 7, 3, 9... hay 3, 6, 8, 9 ...