



## Chương 3: CPU và Cached

Computer Engineering Faculty

# Embedded Systems

# Nội Dung



1

Tổng quan

2

Các cơ chế nhập xuất

3

Đơn vị quản lý bộ nhớ và cached

2

Bài tập

# Tổng quan




- ❑ Processor là các đơn vị chức năng chính của một board nhúng, và chịu trách nhiệm chính cho việc xử lý lệnh (instruction) và dữ liệu.
- ❑ Một thiết bị điện tử có chứa ít nhất một bộ xử lý chủ (master processor), đóng vai trò là thiết bị điều khiển trung tâm, và có thể có nhiều bộ xử lý phụ hay bộ xử lý tớ (slave processors) bổ sung làm việc dưới sự điều khiển bởi bộ master processor.

# Tổng quan



## ❖ Ví dụ



**Ampro's Encore 400 board**

# Tổng quan



## ❖ Các loại kiến trúc CPU trên thị trường


| Architecture | Processor                             | Manufacturer                        |
|--------------|---------------------------------------|-------------------------------------|
| AMD          | Au1xxx                                | Advanced Micro Devices, ...         |
| ARM          | ARM7, ARM9, ...                       | ARM, ...                            |
| ColdFire     | 5282, 5272, 5307, 5407, ...           | Motorola/Freescale, ...             |
| I960         | I960                                  | Vmetro, ...                         |
| M32/R        | 32170, 32180, 32182, 32192, ...       | Renesas/Mitsubishi, ...             |
| M Core       | MMC2113, MMC2114, ...                 | Motorola/Freescale                  |
| MIPS32       | R3K, R4K, 5K, 16, ...                 | MTI4kx, IDT, MIPS Technologies, ... |
| NEC          | Vr55xx, Vr54xx, Vr41xx                | NEC Corporation, ...                |
| PowerPC      | 82xx, 74xx, 8xx, 7xx, 6xx, 5xx, 4xx   | IBM, Motorola/Freescale, ...        |
| 68k          | 680x0 (68K, 68030, 68040, 68060, ...) | Motorola/Freescale, ...             |
| SuperH (SH)  | 683xx                                 | Hitachi, ...                        |
| SHARC        | SH3 (7702, 7707, 7708, 7709), SH4     | Analog Devices, Transtech DSP,      |



# Tổng quan CPU





- ❑ ALU (Arithmetic Logic Unit):  
Đảm nhiệm chức năng xử lý logic toán học
- ❑ Bộ giải mã lệnh
- ❑ Bộ giải mã lệnh Tập thanh ghi
- ❑ Bộ tuần tự
- ❑ Cổng truy nhập
- ❑ Bus dữ liệu
- ❑ Bus địa chỉ



Mô hình Processor

# CPU – Nguyên lý điều khiển cứng








# Các cơ chế nhập xuất



## ❖ Các thiết bị nhập xuất

- ❑ Các thiết bị nhập xuất bao gồm
  - ❑ Thanh ghi dữ liệu (data register)
  - ❑ Thanh ghi trạng thái (status register)




Cấu trúc một thiết bị I/O đơn giản

# Các cơ chế nhập xuất



## ❖ Các loại I/O cơ bản

- ❑ Vi xử lý có thể hỗ trợ 2 kiểu lập trình nhập xuất bao gồm:
  - ❑ I/O instruction: cung cấp lệnh riêng cho hoạt động I/O
  - ❑ Memory-mapped I/O: cung cấp địa chỉ cho những thanh ghi trong mỗi thiết bị I/O.



Cấu trúc một thiết bị I/O đơn giản

# Các cơ chế nhập xuất



## ❖ Memory-mapped I/O

### □ Ví dụ trên ARM:

DEV1 EQU 0x1000

Với tên được đặt đó, chúng ta có thể dùng đoạn code dưới đây để đọc và ghi vào thanh ghi của thiết bị

LDR r1,#DEV1 ; set up device address

LDR r0,[r1] ; read DEV1

LDR r0,#8 ; set up value to write

STR r0,[r1] ; write 8 to device

# Các cơ chế nhập xuất



## ❖ Busy-Wait I/O

- ❑ Thông thường thiết bị I/O có tốc độ chậm hơn rất nhiều so với CPU và CPU phải đợi I/O ?  
CPU phải liên tục kiểm tra trạng thái của thiết bị I/O
- ❑ Người ta gọi việc này là polling

# Các cơ chế nhập xuất



## ❖ Interrupt

- ❑ Khuyết điểm của Polling
  - ❑ Stress CPU liên tục → không thể xử lý song song
  - ❑ Tốn điện năng → chi phí vận hành tăng
- ❑ Người ta tạo ra một cơ chế mới gọi là interrupt




# Các cơ chế nhập xuất



## ❖ Interrupt

- Cơ chế interrupt bao gồm
  - Yêu cầu ngắt (Interrupt request)
  - Bắt tay ngắt (interrupt acknowledge)



Cơ chế interrupt

## Đơn vị quản lý bộ nhớ và cached




- ❖ Bộ nhớ cache trong hệ thống nhúng (nếu có) thông thường được thiết kế là một phần của SRAM, nó có thể là một phần nằm trên chính SRAM của board nhúng

# Bộ nhớ Cache



storage capacity

access time



# Đơn vị quản lý bộ nhớ và cached



## ❖ Hoạt động của bộ nhớ cache

- ❑ Yêu cầu truy cập bộ nhớ chính (đọc hoặc viết).
- ❑ Đầu tiên, kiểm tra bộ nhớ cache tìm kiếm bản sao.
- ❑ Bộ nhớ cache hit: phát hiện bản sao trong bộ nhớ cache, truy cập nhanh vào bản sao thay vì phải vào bộ nhớ chính.
- ❑ Bộ nhớ cache miss: hiện tượng xảy ra khi bản sao không ở trong bộ nhớ cache, đọc địa chỉ trên bộ nhớ chính và lưu vào bộ nhớ cache.

❑ Việc hoạch định map cho cached là rất cần thiết (Cached mapping)


# Cache Mapping



## ❖ Direct mapping

Địa chỉ của bộ nhớ chính được chia thành 2 phần:

- ❑ Chỉ số (index) : địa chỉ của bộ nhớ cache và số bit được xác định bởi kích thước bộ nhớ cache
- ❑ Tag
  - Bit hợp lệ: Chỉ ra cho dữ liệu đã được nạp từ bộ nhớ hay chưa
  - Offset: Sử dụng để tìm một word nào đó trong bộ nhớ cache.



**Direct Mapping**




# Cache Mapping



## ❖ Fully Associate mapping

- ❑ Địa chỉ đầy đủ của bộ nhớ chính được lưu trữ trong mỗi địa chỉ bộ nhớ cache.
- ❑ Tất cả các địa chỉ được lưu trữ trong bộ nhớ cache đồng thời so với địa chỉ mong muốn.
- ❑ Những đặc điểm về bit hợp lệ và offset giống như bản đồ trực tiếp.



**Fully Associate Mapping**


# Cache Mapping



## ❖ Set Associate mapping

Là sự kết hợp giữa bản đồ trực tiếp và lập bản đồ liên kết đầy đủ.

- Chỉ số tương tự như trong direct mapping.
- Tuy nhiên, mỗi địa chỉ bộ nhớ cache chứa nội dung và tag của 2 hoặc nhiều hơn vị trí địa chỉ bộ nhớ.
- Tag của bộ đồng thời so sánh như trong chế độ fully associative.
- Bộ nhớ cache với kích thước bộ N được gọi là N-way set-associative. Chúng ta có 2-way, 4-way, 8-way là phổ biến.



**Set Associate Mapping**

# Chính sách thay thế cached



- ☐ Kỹ thuật cho lựa chọn khối nhớ nào để thay thế  
Khi bộ nhớ full associative cache đã đầy.
- ☐ Ngẫu nhiên chọn một khối bất kì để thay thế
- ☐ LRU – Least recently used.

Thay thế cho khối không truy cập trong thời gian dài nhất

- ☐ FIFO: First in – first out

Đẩy block vào hàng đợi khi truy cập.

Chọn khối để thay thế bởi hàng đợi popping.

# Kỹ thuật ghi cached



- ❑ Khi ghi, bộ nhớ cache dữ liệu phải cập nhật bộ nhớ chính. Do đó cơ chế cập nhật bộ nhớ chính và bộ nhớ cache như thế nào là một việc cần thiết.
- ❑ Viết qua (write-through)
  - Ghi vào bộ nhớ chính bất cứ khi nào bộ nhớ cache được ghi vào
  - Dễ thực hiện nhất
  - Processor phải chờ cho bộ nhớ chính chậm hơn ghi xong
  - Có thể tồn tại những thao tác ghi không cần thiết
- ❑ Viết lại (write-back)
  - Bộ nhớ chính chỉ bị ghi vào khi mà block dirty bị thay thế.
  - Bit “dirty” cho mỗi block sẽ được set thêm mỗi khi block cache bị ghi lên.
  - làm giảm số lượng thao tác ghi bộ nhớ chính.

## Ảnh hưởng của cached lên hiệu năng



Một số thông số chính quan trọng nhất liên quan đến hiệu năng hệ thống:

### ☐ Kích thước tổng của cache

- Tổng số byte dữ liệu có thể giữ trong cache
- Tag, bit hợp lệ, và những bit dùng để lập bản đồ cache.

### ☐ Mức độ liên kết

### ☐ Kích thước block dữ liệu

☐ Cached lớn sẽ đạt được tỉ lệ cache hit cao nhưng chi phí truy cập tăng

## Ảnh hưởng của cached lên hiệu năng



Ví dụ:

- ❑ 2KB cache: miss rate = 15%, hit cost = 2 cycles, miss cost = 20 cycles
  - Chi phí truy cập bộ nhớ trung bình =  $(0.85 * 2) + (0.15 * 20) = 4.7$  cycles

Ta thử tăng lên 4KB cache

- ❑ 4 Kbyte cache: miss rate = 6.5%, hit cost = 3 cycles, miss cost giữ nguyên.
  - Chi phí truy cập bộ nhớ trung bình =  $(0.935 * 3) + (0.065 * 20) = 4.105$  cycles (có sự cải thiện).
- ❑ 8Kbyte cache: miss rate = 5.565%, hit cost = 4 cycles, miss cost giữ nguyên.
  - Chi phí truy cập bộ nhớ trung bình =  $(0.94435 * 4) + (0.05565 * 20) = 4.8904$  cycles





[www.themegallery.com](http://www.themegallery.com)

UIT-HCM



# Thank You !

Add your company slogan

## Bài tập



1. Nêu những loại khác nhau của cache mapping?
2. Cho cached có thông số sau: 2KB cache: miss rate = 15%, hit cost = 3 cycles, miss cost = 25 cycles.

Tính chi phí truy cập bộ nhớ trung bình?