

4 ELECTRONIC DEVICES


Chương 1: Introduction to electronics

1.1 Nguyên tử

Tất cả các loại vật liệu đều được cấu thành từ nguyên tử gồm các electron, proton và neutron ngoại trừ một số khí halogen (khí Clo, khí Brom, khí Flo và khí Iot) bởi vì các khí này không có neutron. Tất cả các nguyên tố trong bảng tuần hoàn đều có cấu trúc nhất định và được sắp xếp theo một quy luật (theo số hiệu nguyên tử của các nguyên tố hóa học). Ban đầu, nguyên tử được định nghĩa là một hạt và không thể phân chia được. Sau này, các nhà khoa học đã chứng minh rằng, nguyên tử không phải là một hạt riêng lẻ, chúng được tạo thành từ một hạt nhân nhỏ và dày đặc các electron quay xung quanh hạt nhân theo một quỹ đạo nhất định, tạo thành nhiều lớp vỏ electron với nhiều khoảng cách khác nhau so với hạt nhân. Theo mô hình nguyên tử Bohr, các electron quay theo quỹ đạo quanh hạt nhân giống như các hành tinh quay quanh mặt trời. Một quan điểm khác đưa ra để giải thích điều này đó là mô hình lượng tử. Mô hình này rất chính xác nhưng rất khó hình dung cho nên mô hình Bohr được sử dụng phổ biến để giải thích điều này, nhất là trong lý thuyết điện tử.

Mô hình Bohr


Nguyên tử là hạt nhỏ nhất và mang đầy đủ các tính chất đặc trưng của nguyên tố đó. Mỗi một nguyên tố trong bảng tuần hoàn đều được cấu thành từ mỗi nguyên tử.



Hình 1: Mô hình Bohr của một nguyên tử gồm hạt nhân (proton và neutron) và lớp vỏ nguyên tử (electron)

Điều này dẫn đến mỗi nguyên tố mang một cấu trúc độc đáo riêng. Theo mô hình Bohr cổ điển, tất cả các nguyên tử đều có cấu trúc hạt nhân ở giữa và các electron quay xung quanh hạt nhân theo một quỹ đạo nhất định (hình 1).

Hạt nhân bao gồm các hạt mang điện tích dương gọi là proton và các hạt không mang điện tích gọi là neutron. Lớp vỏ bên ngoài bao gồm các hạt mang điện tích âm gọi là electron. Ví dụ, nguyên tử hydro có một proton và một electron (hình...). Một ví dụ khác, nguyên tử heli (hình...) có hai proton và hai neutron trong hạt nhân và hai electron quay xung quanh hạt nhân.



Hình 2: Mô hình Bohr của nguyên tử: a) nguyên tử Hydro; b) nguyên tử Heli

Số thứ tự nguyên tử


Tất cả các nguyên tố trong bảng tuần hoàn được sắp xếp theo thứ tự số nguyên tử của chúng, nghĩa là chúng được sắp xếp theo thứ tự số proton trong hạt nhân của mỗi nguyên tử cấu thành một nguyên tố. Ví dụ, hydro có số nguyên tử (số proton) là một nên đứng đầu tiên, tiếp theo là nguyên tố Heli vì heli có số nguyên tử (số proton) là hai nên nguyên tố heli xếp vị trí thứ 2. Hình... là bảng tuần hoàn thể hiện vị trí các nguyên tố được sắp xếp theo thứ tự như trên.

																		Helium Atomic number = 2																	
1 H																		2 He																	
3 Li		4 Be														5 B		6 C		7 N		8 O		9 F		10 Ne									
11 Na		12 Mg														13 Al		14 Si		15 P		16 S		17 Cl		18 Ar									
19 K		20 Ca		21 Sc		22 Ti		23 V		24 Cr		25 Mn		26 Fe		27 Co		28 Ni		29 Cu		30 Zn		31 Ga		32 Ge		33 As		34 Se		35 Br		36 Kr	
37 Rb		38 Sr		39 Y		40 Zr		41 Nb		42 Mo		43 Tc		44 Ru		45 Rh		46 Pd		47 Ag		48 Cd		49 In		50 Sn		51 Sb		52 Te		53 I		54 Xe	
55 Cs		56 Ba		*		72 Hf		73 Ta		74 W		75 Re		76 Os		77 Ir		78 Pt		79 Au		80 Hg		81 Tl		82 Pb		83 Bi		84 Po		85 At		86 Rn	
87 Fr		88 Ra		**		104 Rf		105 Db		106 Sg		107 Bh		108 Hs		109 Mt		110 Ds		111 Rg		112 Cp		113 Uut		114 Uuq		115 Uup		116 Uuh		117 Uus		118 Uuo	
				57 La		58 Ce		59 Pr		60 Nd		61 Pm		62 Sm		63 Eu		64 Gd		65 Tb		66 Dy		67 Ho		68 Er		69 Tm		70 Yb		71 Lu			
				89 Ac		90 Th		91 Pa		92 U		93 Np		94 Pu		95 Am		96 Cm		97 Bk		98 Cf		99 Es		100 Fm		101 Md		102 No		103 Lr			

Electron và số lớp

Mức năng lượng: Các electron quay quanh hạt nhân theo một quỹ đạo với các khoảng cách nhất định so với hạt nhân. Mỗi nguyên tố khác nhau sẽ có nhiều hoặc ít số lớp electron bao quanh hạt nhân. Các electron trên một lớp tại vị trí gần hạt nhân có năng lượng ít hơn các electron trên các lớp còn lại, tại vị trí xa hạt nhân hơn.

Mỗi quỹ đạo bao quanh hạt nhân sẽ tương ứng với một mức năng lượng nhất định. Trong một nguyên tử, tập hợp tất cả các quỹ đạo của các nguyên tử (hay còn gọi là các lớp) tương ứng với từng mức năng lượng của từng lớp hình thành nên vỏ nguyên tử bao quanh hạt nhân. Mỗi nguyên tử sẽ có các lớp vỏ cố định tương đương với số hiệu của nguyên tử đó, ứng với mỗi vỏ nguyên tử sẽ có số electron tối đa cố định. Các lớp vỏ nguyên tử (tương ứng với các mức năng lượng) sẽ được đặt tên là 1, 2, 3, ... với 1 là lớp vỏ gần hạt nhân nhất. Ví dụ, mô hình Bohr của nguyên tử Silic như **hình ...** gồm 14 electron, 14 proton và 14 neutron.



Hình 4: Mô hình Bohr của nguyên tử Silic.

Số lượng electron tối đa của các lớp vỏ nguyên tử: Electron tối đa, ký hiệu là Ne, hình thành nên lớp vỏ của mỗi nguyên tử được tính toán bằng phương trình:

$$N_e = 2n^2$$

Với n là số lượng các lớp của lớp vỏ nguyên tử

Ví dụ:

- Nếu nguyên tử chỉ có 1 lớp thì: $N_e = 2n^2 = 2 \times 1^2 = 2$
- Nếu nguyên tử chỉ có 2 lớp thì: $N_e = 2n^2 = 2 \times 2^2 = 8$
- Nếu nguyên tử chỉ có 3 lớp thì: $N_e = 2n^2 = 2 \times 3^2 = 18$

Electron hóa trị

Các electron tồn tại trên quỹ đạo quay cách xa hạt nhân thì có năng lượng cao hơn nhưng lực liên kết giữa chúng và hạt nhân lại rất yếu so với các electron tồn tại trên quỹ đạo quay gần hạt nhân. Điều này do lực hạt nhân (mang điện tích dương) và electron (mang điện tích âm) tỉ lệ nghịch với khoảng cách giữa chúng nên các electron có năng

lượng cao nhất sẽ tồn tại ở lớp vỏ ngoài cùng của nguyên tử và lực liên kết với hạt nhân rất yếu. Lớp vỏ ngoài cùng này được gọi là lớp vỏ hóa trị và các electron tồn tại trên lớp vỏ này gọi là các electron ngoài cùng. Các electron ngoài cùng này (hay lớp vỏ ngoài cùng) sẽ góp phần vào các phản ứng hóa học, thể hiện cấu trúc của vật liệu và quyết định tính chất điện của nguyên tử đó. Các electron hóa trị ở lớp ngoài cùng này dễ dàng nhận thêm năng lượng ngoài để bẻ gãy lực liên kết giữa chúng và hạt nhân nhằm bức ra khỏi nguyên tử đó. Đây là cơ sở hình thành nên tính dẫn điện cơ bản của vật liệu.

Ion hóa

Khi một nguyên tử hấp thụ năng lượng ngoài từ nguồn nhiệt hoặc từ ánh sáng thì năng lượng của electron đó sẽ tăng lên. Khi năng lượng trong electron đã hấp thụ đủ lớn thì các electron này sẽ bẻ gãy lực liên kết với hạt nhân và nhảy lên vị trí có mức năng lượng cao hơn.

Năng lượng mà electron hấp thụ đủ lớn thì năng lượng đó gọi là năng lượng ion hóa. Năng lượng ion hóa này sẽ giúp electron bức ra khỏi nguyên tử đó bằng cách bẻ gãy lực liên kết giữa chúng và hạt nhân, trở thành các electron tự do. Các electron tự do này rời bỏ vị trí của chúng sẽ để lại các lỗ trống (mang điện tích dương) dẫn đến nguyên tử đó sẽ có nhiều proton hơn là electron và quá trình mất một electron hóa trị này gọi là ion hóa.

Mặt khác, quá trình có thể xảy ra ngược lại ở một số nguyên tử khi một electron tự do va chạm với nguyên tử đó, bị mất năng lượng và bị bắt giữ bởi các electron ngoài cùng của nguyên tử đó. Nguyên tử đã thu thêm electron sẽ trở thành ion âm. Trong một phản ứng hóa học, các nguyên tử liên kết với nhau có thể có những nguyên tử mất electron và một số nguyên tử khác nhận thêm electron.


1.2 Điện tử của vật liệu

Vật liệu bao gồm ba loại: vật liệu dẫn điện, vật liệu cách điện và vật liệu bán dẫn. Tùy theo từng loại vật liệu mà tính chất điện của chúng sẽ khác nhau. Như đã trình bày về tính chất của nguyên tử, khi các nguyên tử kết hợp lại với nhau tạo thành vật liệu dạng rắn hoặc tinh thể thì các nguyên tử đó phải được sắp xếp theo một trật tự và quy luật nhất định. Đối với cấu trúc tinh thể, các nguyên tử liên kết với nhau bằng liên kết cộng hóa trị,

liên kết này hình thành bởi sự tương tác của các electron trong vùng hóa trị. Silicon chính là loại vật liệu dạng tinh thể điển hình mô tả liên kết cộng hóa trị của các nguyên tử.

1.2.1 Vật liệu dẫn điện, vật liệu cách điện và vật liệu bán dẫn.

Tất cả các loại vật liệu đều được tạo thành từ các nguyên tử. Các nguyên tử này sẽ góp phần tạo nên tính chất điện của từng loại vật liệu bao gồm khả năng dẫn điện của các hạt tải bên trong vật liệu.

Theo hình 1.1 mô tả một nguyên tử cacbon gồm có hạt nhân và lớp vỏ nguyên tử. Hạt nhân của nguyên tử cacbon gồm 6 proton mang điện tích dương và 4 electron ở lớp ngoài cùng mang điện tích âm và chúng tạo thành lớp vỏ của nguyên tử cacbon. Chính sự phân bố này dẫn đến sự hình thành tính chất điện khác nhau của các vật liệu. Từ đó, vật liệu gồm ba loại chính: vật liệu cách điện, vật liệu dẫn điện và vật liệu bán dẫn.	 Hình 5: Cấu tạo của một nguyên tử Cacbon
--	---


a. **Vật liệu cách điện:** là vật liệu không dẫn điện trong điều kiện bình thường. Hầu hết các vật liệu cách điện tốt thường là hợp chất (từ nguyên nguyên tố trở lên) và có điện trở suất (ρ) rất cao. Khi đó, các electron tại vùng hóa trị liên kết chặt chẽ với các nguyên tử dẫn đến rất ít electron tự do trong chất cách điện. Các chất cách điện thường gặp là cao su, nhựa, thủy tinh, mica và thạch anh.

b. **Vật liệu dẫn điện:** là loại vật liệu mà các electron tự do trong vùng dẫn dễ dàng di chuyển. Hầu hết kim loại như đồng (Cu), bạc (Ag), vàng (Au) và nhôm (Al) là những vật liệu dẫn điện tốt vì chúng chỉ có một electron ở lớp ngoài cùng và sự liên kết của electron này với hạt nhân nguyên tử rất yếu. Do đó, liên kết này dễ dàng bị bẻ gãy và chúng sẽ trở thành các electron tự do trong vùng dẫn dẫn đến vật liệu này dẫn điện rất tốt.

c. **Vật liệu bán dẫn:** là vật liệu nằm giữa vật liệu dẫn điện và vật liệu cách điện. Nhưng khi vật liệu bán dẫn ở trạng thái tinh khiết thì lại dẫn điện và cách điện kém. Các chất bán dẫn đơn nguyên tố như antimon (Sb), asen (As), astatine (At), Boron (B), Silicon (Si) và Germanium (Ge) là các chất bán dẫn đặc trưng bởi chúng có 4 electron ở lớp ngoài cùng. Do đó, chúng dễ dàng nhường electron để trở thành vật liệu dẫn điện hoặc nhận electron để trở thành vật liệu cách điện. Silicon là chất bán dẫn sử dụng phổ biến vì có nhiều trong tự nhiên, dễ chế tạo và giá thành rẻ. Ngoài ra, các hợp chất bán dẫn như gallium arsenide, indium phosphide, gallium nitride và silicon germanium cũng thường được sử dụng.

1.2.2 Cấu trúc vùng năng lượng.

Các electron ở lớp ngoài cùng của nguyên tử đóng vai trò hình thành tính chất của chất rắn gọi là các electron hóa trị và vùng tạo bởi các electron này gọi là vùng hóa trị.



Hình 6: Cấu trúc vùng năng lượng của ba loại vật liệu.


Vùng năng lượng nằm giữa vùng dẫn và vùng hóa trị gọi là vùng cấm. Hay nói cách khác, khoảng cách từ đỉnh của vùng hóa trị đến đáy của vùng dẫn đó chính là vùng cấm (band gap). Đó chính là khoảng cách mà tại đó các electron vùng hóa trị sẽ bức ra

khỏi vùng hóa trị khi cấp electron được cấp một động và chúng chuyển động qua vùng cấm đến được vùng dẫn. Các electron đến được vùng dẫn này sẽ trở thành các electron tự do và đóng vai trò dẫn điện trong vật liệu.

Mặt khác, vùng cấm là vùng không cho phép bất kì hạt tải nào tồn tại nhưng các electron có thể nhảy qua chúng để đến vùng dẫn. Hình... là cấu trúc vùng năng lượng của vật liệu dẫn điện, vật liệu cách điện và vật liệu bán dẫn. Đối với vật liệu cách điện (hình a) thì độ rộng vùng cấm rất lớn và đóng vai trò ngăn cản các electron nhảy từ vùng hóa trị đến vùng dẫn. Đối với vật liệu bán dẫn (hình b), độ rộng vùng cấm nhỏ hơn vật liệu cách điện. Chính sự khác biệt này cho phép các electron trong vùng hóa trị nhảy đến vùng dẫn khi các electron này hấp thụ đủ năng lượng cần thiết. Đối với vật liệu dẫn điện (hình c) thì vùng hóa trị và vùng dẫn chồng lên nhau dẫn đến không có vùng cấm. Do đó, electron tại vùng hóa trị dễ dàng di chuyển đến vùng dẫn và electron lúc này luôn đóng vai trò là electron tự do.

1.2.2.1 So sánh nguyên tử của vật liệu bán dẫn và nguyên tử của vật liệu dẫn điện.

Silicon và đồng là hai loại vật liệu đại diện cho vật liệu bán dẫn và vật liệu dẫn điện. Theo thuyết nguyên tử Bohr, nguyên tử silicon có 4 electron ở lớp ngoài cùng và nguyên tử đồng có 1 electron ở lớp ngoài cùng được mô tả như hình ...




Hình 7: Cấu trúc nguyên tử Silicon và nguyên tử đồng theo thuyết nguyên tử Bohr

Nguyên tử silic có 4 electron tự do nằm tại lớp thứ 3 của nguyên tử còn nguyên tử đồng có 1 electron tự do nằm tại lớp thứ 4. Nghĩa là electron tự do của đồng có năng lượng lớn hơn electron tự do của silic và có xu hướng nhận thêm năng lượng để bẻ gãy liên kết với hạt nhân và trở thành electron tự do so với electron tự do của nguyên tử silic

1.2.2.2 Vật liệu Silicon (Si) và Germanium (Ge)

Nguyên tử Si và Ge đều có đồng cấu trúc nguyên tử, nghĩa là đều có 4 electron ở lớp ngoài cùng. Nhưng silicon được sử dụng phổ biến trong linh kiện diode, transistor, các mạch tích hợp và các thiết bị bán dẫn khác.




Hình 8: Cấu trúc nguyên tử Silic và germani

Điều này được giải thích như sau: 4 electron ngoài cùng tại vùng hóa trị của nguyên tử Si nằm tại lớp thứ 3 trong khi 4 electron ngoài cùng tại vùng hóa trị của nguyên tử Ge nằm tại lớp thứ 4. Điều này dẫn đến các electron tại vùng hóa trị của Ge đang ở mức năng lượng cao các electron tại vùng hóa trị của nguyên tử Si. Do đó, electron ngoài cùng của nguyên tử Ge chỉ cần hấp thụ một năng lượng tương đối nhỏ sẽ dễ dàng bứt ra khỏi nguyên tử. Điều đó dẫn đến cấu trúc nguyên tử Ge không ổn định tại nhiệt độ cao và kết quả là dòng điện ngược sẽ vượt ngưỡng. Đây chính là lý do silic được sử dụng làm vật liệu bán dẫn hơn là germani.

Liên kết đồng hóa trị.

Hình chỉ ra rằng, nguyên tử silic có 4 electron hóa trị ở lớp ngoài cùng và mỗi electron hóa trị này sẽ liên kết với các electron hóa trị ở lớp ngoài cùng của các nguyên tử silic lân cận, hình thành nên tinh thể Silic. Sự liên kết của các electron hóa trị đó gọi là liên kết đồng hóa trị. Liên kết này đóng vai trò kết nối các nguyên tử silic lại với nhau một cách chặt chẽ được thể hình như hình.... Liên kết đồng hóa trị trong nguyên tử germani cũng tương tự như nguyên tử silic




Hình 9: a. Các electron hóa trị ở lớp ngoài cùng của mỗi nguyên tử Si gắn kết với nhau, b. liên kết đồng hóa trị của các electron hóa trị của nguyên tử Si (dấu - màu đỏ)

1.3 Dòng điện trong vật liệu bán dẫn.

Sự dịch chuyển các electron trong vật liệu bán dẫn dẫn tạo ra dòng hạt tải mang điện là điều rất quan trọng ảnh hưởng đến quá trình hoạt động của các linh kiện điện tử như diode, transistor. Vì vậy, trong phần này sẽ tập trung giải thích sự hình thành và sự di chuyển của các electron dẫn và lỗ trống trong vật liệu bán dẫn.


1.3.1 Sự hình thành electron tự do và sự tái hợp electron – lỗ trống.

Một tinh thể silic ở nhiệt độ phòng khi được cung cấp một năng lượng nghĩa là các electron hóa trị của mỗi nguyên tử silic trong tinh thể silic đã được cấp một động năng, khi đó các electron hóa trị này sẽ chuyển mức từ vùng hóa trị đến vùng dẫn và trở thành các electron tự do. Các electron tự do này gọi là electron dẫn được mô tả như **hình**



Hình 10: Sự tạo thành các electron và lỗ trống, khi electron hóa trị nhận được đủ năng lượng để bứt khỏi liên kết đồng hóa trị và tạo thành các electron tự do

Khi các electron hóa trị di chuyển đến vùng dẫn đã để lại khoảng trống tại vùng hóa trị. Khoảng trống này gọi là lỗ trống và mang điện tích dương. Nếu các electron dẫn không được cấp đủ năng lượng thì trong quá trình dịch chuyển đến vùng dẫn, chúng sẽ mất năng lượng và rơi trở lại vùng hóa trị. Khi đó, sự kết hợp các electron dẫn và các lỗ trống trong vùng hóa trị sẽ xảy ra, sự kết hợp này gọi là sự tái hợp của electron và lỗ trống. Cứ như vậy, quá trình hình thành các electron tự do và quá trình tái hợp electron và lỗ trống diễn ra liên tục trong tinh thể silic được mô tả như **hình**




Hình 11: Quá trình hình thành các electron tự do và quá trình tái hợp các electron và lỗ trống

1.3.2 Sự hình thành dòng electron và dòng lỗ trống


Khi áp một điện thế ngoài vào vật liệu silic đã được cấp năng lượng như hình thì các electron tự do bên trong vật liệu silic đang di chuyển bất định hướng lập tức thay đổi chuyển động và chuyển động theo ngược hướng với từ trường ngoài, nghĩa là các electron tự do sẽ di chuyển từ âm sang dương theo điện thế ngoài áp vào. Sự di chuyển của các electron tự do bên trong vật liệu silic này hình thành nên dòng hạt tải và gọi là dòng electron.

Bên cạnh sự di chuyển của các electron tự do tạo thành dòng electron thì các electron khác trong vùng hóa trị tiếp tục lấp đầy các lỗ trống do các electron để lại khi chúng dịch chuyển từ vùng hóa trị đến vùng dẫn. Tuy nhiên, các electron hóa trị này vẫn cần một ít năng lượng để rời vị trí của chúng và di chuyển đến lỗ trống gần để lấp đầy. Quá trình này đã để lại các lỗ trống trong vùng hóa trị và tạo ra một dòng hạt tải, gọi là dòng lỗ trống.



Hình 12: Sự hình thành dòng electron từ các electron tự do trong vật liệu silic đã được cấp năng lượng.

Tóm lại, sự dẫn điện trong vật liệu bán dẫn chính là sự di chuyển các electron tự do có hướng trong vùng dẫn hoặc sự di chuyển các lỗ trống trong vùng hóa trị tạo thành dòng electron hoặc dòng lỗ trống được mô tả như hình



Hình 13: Sự hình thành dòng lỗ trống và dòng electron trong vật liệu silic.

1.4 Bán dẫn loại n và bán dẫn loại p


Vật liệu bán dẫn thuần thì không dẫn điện tốt bởi một số hạn chế bên trong vật liệu vì số lượng electron tự do trong vùng dẫn và số lượng lỗ trống trong vùng hóa trị là có hạn. Để tăng số lượng electron tự do và lỗ trống thì chúng ta phải thay đổi một ít bên trong của vật liệu bán dẫn thuần (Si, Ge) với mục đích tăng cường độ dẫn điện của các linh kiện điện tử. Điều này được thực hiện bằng cách thêm các tạp chất vào bên trong vật liệu bán

dẫn thuần. Có hai cách thêm tạp chất và tạo ra hai loại bán dẫn là bán dẫn loại n và bán dẫn loại p.

1.4.1 Bán dẫn loại n

Với mục đích tăng cường số lượng electron trong vùng dẫn của bán dẫn silic thuần thì nguyên tử có hóa trị năm (arsen (As), photpho (P), bismuth (Bi) và antimony (Sb)) được pha tạp vào.

Theo như hình , cứ mỗi nguyên tử Sb được pha tạp vào bán dẫn silic thuần thì chúng sẽ tạo thành liên kết đồng hóa trị với các nguyên tử Si lân cận. Bốn trong số năm nguyên tử Sb sẽ liên kết đồng hóa trị với bốn nguyên tử Si lân cận cho nên nguyên tử Sb sẽ dư ra một electron và electron này trở thành electron tự do (hay còn gọi là electron dẫn) của nguyên tử cho. Bán dẫn này gọi là bán dẫn loại n




Hình 14: Một nguyên tử Sb được pha tạp vật liệu silic thuần để tạo ra một electron tự do nhằm tạo nên bán dẫn loại n.

Số lượng electron tự do của nguyên tử cho này sẽ được kiểm soát bằng lượng nguyên tử pha tạp vào bán dẫn silic thuần. Một electron dẫn được tạo ra từ sự pha tạp này không để lại lỗ trống trong vùng hóa trị vì số lượng electron dẫn này nhiều hơn số lượng electron cần lấp đầy lỗ trống trong vùng hóa trị.

Đối với bán dẫn loại n, hầu hết các hạt tải dẫn điện là các electron được tạo ra khi pha tạp nguyên tử hóa trị năm (Sb) vào bán dẫn silic thuần cho nên các electron dẫn này gọi là hạt tải đa số. Bên cạnh đó, một ít lượng lỗ trống được tạo ra khi các electron dịch chuyển để lại, gọi là hạt tải thiểu số.


1.4.2 Bán dẫn loại p

Để tăng số lượng lỗ trống bên trong bán dẫn silic thuần thì nguyên tử hóa trị ba (boron (B), indium (In) và gallium (Ga)) được pha tạp vào. Hình..... mô tả rằng, cứ mỗi nguyên tử boron được pha tạp vào bán dẫn silic thuần thì ba nguyên tử ngoài cùng của boron sẽ liên kết đồng hóa trị với các nguyên tử ngoài cùng của silic kế cận. Vì nguyên tử boron chỉ có ba electron ngoài cùng nên chỉ cần liên kết với ba nguyên tử silic cho nên sẽ dư ra một lỗ trống	 <i>Hình 1: Một nguyên tử B được pha tạp vật liệu silic thuần để tạo ra một lỗ trống nhằm tạo nên bán dẫn loại p</i>
Do đó, bán dẫn silic thuần khi pha tạp thêm nguyên tử hóa trị ba sẽ làm tăng số lượng lỗ trống, gọi là bán dẫn loại p. Số lượng lỗ trống có thể kiểm soát được bằng lượng tạp chất pha tạp vào bán dẫn silic thuần. Sự pha tạp này chỉ tạo ra lỗ trống chứ không tạo ra các electron tự do.	

1.5 Chuyển tiếp pn

Khi một phần bán dẫn silic thuần được pha tạp nguyên tử hóa trị năm tạo ra bán dẫn loại n và một phần khác của bán dẫn silic thuần được pha tạp nguyên tử hóa trị ba tạo ra bán dẫn loại p thì vùng tiếp giáp giữa hai bán dẫn pha tạp này gọi là chuyển tiếp pn (hay tiếp giáp pn). Chuyển tiếp pn là thành phần cơ bản hình thành nên các linh kiện như diode, transistor, pin mặt trời và một số linh kiện điện tử khác. Chuyển tiếp pn được tạo ra từ bán dẫn loại p và bán dẫn loại n là thành phần chính cấu thành linh kiện diode **như hình**

Commented [TQN1]: Trang 35



Hình 15: Nồng độ hạt tải đa số và nồng độ hạt tải thiểu số bên trong bán dẫn loại p và bán dẫn loại n khi chuyển tiếp pn được hình thành


Đối với bán dẫn loại p thì hạt tải đa số là lỗ trống và các electron tự do là hạt tải thiểu số. Ngược lại, bán dẫn loại n thì electron tự do là hạt tải đa số và lỗ trống là hạt tải thiểu số.

Sự hình thành vùng nghèo

Khi chuyển tiếp pn ở trạng thái chưa cân bằng (nghĩa là nồng độ hạt tải đa số và nồng độ hạt tải thiểu số của bán dẫn loại p và bán dẫn loại n không cân bằng) thì tại vị trí gần chuyển tiếp pn, các electron tự do (hạt tải đa số) của bán dẫn loại n tại vị trí gần chuyển tiếp pn sẽ khuếch tán và lấp đầy các lỗ trống (hạt tải đa số) tại vị trí gần chuyển tiếp pn của bán dẫn loại p. Cứ mỗi electron tự do bên bán dẫn loại n rời vị trí, khuếch tán qua chuyển tiếp pn và kết hợp với lỗ trống bên bán dẫn loại p sẽ để lại một khoảng trống mang điện tích dương, gọi là ion dương. Tương tự, các lỗ trống bên bán dẫn loại p sẽ rời vị trí, khuếch tán qua chuyển tiếp pn và kết hợp với electron tự do bên bán dẫn loại n sẽ để lại các điện tích âm, gọi là ion âm.

Sự khuếch tán của các hạt tải đa số của bán dẫn loại p và bán dẫn loại n cứ tiếp tục cho đến khi chuyển tiếp pn đạt trạng thái cân bằng thì tại vùng chuyển tiếp pn sẽ hình thành nên

vùng không gian chỉ toàn ion dương và ion âm tạo nên rào thế và vùng đó được gọi là vùng nghèo, nghĩa là tại vùng nghèo chỉ tồn tại các ion dương và ion âm mà không tồn tại bất kì các electron tự do hay lỗ trống nào được mô tả như **hình**.



Hình 16: Sự hình thành vùng nghèo của chuyển tiếp pn. Vùng màu xanh dương là vùng rào thế mà tại đó tồn tại một điện trường nội.

Bên cạnh sự khuếch tán của các hạt tải đa số hai bên bán dẫn thì tồn tại song song sự di chuyển của các hạt tải thiểu số của bán dẫn loại p và bán dẫn loại n. Cụ thể, các electron tự do (hạt tải thiểu số của bán dẫn loại p) tại vị trí gần chuyển tiếp pn sẽ trôi qua vùng chuyển tiếp pn và kết hợp với các lỗ trống (hạt tải thiểu số) tại vị trí gần chuyển tiếp pn của bán dẫn loại n. Chú ý, vùng nghèo được hình thành rất nhanh và rất mỏng so với vùng bán dẫn loại p và vùng bán dẫn loại n. Vùng nghèo sẽ được gia tăng bởi sự khuếch tán của các electron tự do và sẽ dừng lại khi chuyển tiếp pn đạt trạng thái cân bằng. Hiện tượng này được giải thích như sau: khi các electron tự do khuếch tán qua vùng chuyển tiếp pn sẽ tạo ra rất nhiều các ion âm ion dương tạo vị trí mép của chuyển tiếp pn và vùng nghèo được hình thành. Độ rộng vùng nghèo sẽ đạt cực đại, hình thành rào thế khi chuyển tiếp pn đạt trạng thái cân bằng và sự khuếch tán các electron tự do sẽ dừng lại. Nói cách khác,

rào thế này đóng vai trò ngăn cản sự khuếch tán tiếp tục của các electron tự do tại những vị trí xa vùng chuyển tiếp pn.

Rào thế

Commented [TQN2]: Trang 36


Theo định luật Coulomb, các ion dương và ion âm tại mép chuyển tiếp pn trong vùng nghèo sẽ tạo thành một điện trường từ có hướng từ ion dương sang ion âm như hìnhb. Điện trường sinh ra trong vùng nghèo sẽ đóng vai trò là rào thế (đơn vị là vol), ngăn cản các electron tự do di chuyển qua chuyển tiếp pn và các electron tự do của bán dẫn loại n nằm ngay tại tiếp giáp vùng nghèo – bán dẫn sẽ phải cần năng lượng đủ lớn để vượt qua rào thế này để di chuyển vào bán dẫn loại p. Năng lượng đó sẽ được cấp từ bên ngoài và các electron sẽ nhận năng lượng đó để vượt rào thế do vùng nghèo tạo ra. Rào thế của chuyển tiếp pn phụ thuộc nhiều vào các yếu tố như vật liệu bán dẫn, lượng pha tạp và nhiệt độ. Ví dụ, rào thế của Silic là 0,3V và rào thế của germani là 0,7V. Vì vật liệu germani không được sử dụng rộng rãi nên vật liệu silicon sẽ được sử dụng xuyên suốt phần còn lại của cuốn sách.

Sơ đồ vùng năng lượng của chuyển tiếp pn và vùng nghèo

Commented [TQN3]: Trang 36

Lúc ban đầu, bán dẫn loại p và bán dẫn loại n chưa ở trạng thái cân bằng thì vùng dẫn và vùng hóa trị của bán dẫn loại n sẽ thấp hơn vùng dẫn và vùng hóa trị của bán dẫn loại p (do nồng độ hạt tại đa số và nồng độ hạt tải thiểu số của bán dẫn loại p và bán dẫn loại n lúc ban đầu là không bằng nhau) được thể hiện như hìnha.

Các electron tự do tại vùng dẫn của bán dẫn loại n dễ dàng khuếch tán qua chuyển tiếp pn mà không cần nhận thêm năng lượng để di chuyển vào bán dẫn loại p. Tại đây, các electron tự do này mất năng lượng và rơi xuống, lấp đầy các lỗ trống trong vùng hóa trị của bán dẫn loại p như hìnha. Quá trình khuếch tán cứ tiếp tục, vùng nghèo dần dần được hình thành và mức năng tại đáy vùng dẫn của bán dẫn loại n sẽ suy giảm. Sự suy giảm này do các electron tự do trong vùng dẫn của bán dẫn loại n đã khuếch tán ồ ạt qua vùng chuyển tiếp pn để đến bán dẫn loại p



Hình 17: Vùng năng lượng của bán dẫn loại p và bán dẫn loại n: a. Trạng thái chưa cân bằng, b. Trạng thái cân bằng.

Chẳng mấy chốc, không còn electron trong vùng dẫn của bán dẫn loại n có đủ năng lượng để vượt qua vùng chuyển tiếp pn này đến bán dẫn loại p. Khi đó, chuyển tiếp pn sẽ đạt trạng thái cân bằng và vùng nghèo được hình thành hoàn toàn do không còn sự khuếch tán của các electron tự do. Lúc này, vùng nghèo tại chuyển tiếp pn sẽ bị méo dạng, hình thành nên rào điện thế. Do đó, các electron tự do phải cần năng lượng lớn hơn hoặc bằng năng lượng của rào thế thì mới có thể vượt rào thế để đến được bán dẫn loại p như mô tả trong [hìnhb](#).

Chương Diode

2.0. Giới thiệu:

Ở chương trước, vật liệu bán dẫn đã được giới thiệu với những đặc tính của chúng cũng như các loại vật liệu bán dẫn p và n. Việc kết nối hai loại vật liệu bán dẫn này để tạo ra chuyển tiếp pn cũng đề cập cụ thể. Hầu hết các linh kiện bán dẫn (semiconductor devices) trong thực tế đều được thiết kế và chế tạo dựa trên chuyển tiếp pn này. Trong chương này, một linh kiện bán dẫn cơ bản được giới thiệu là diode cùng với sự hoạt động và đặc tính của nó. Ngoài ra, ba mô hình gần đúng của diode được trình bày và được thảo luận. Dựa trên những đặc tính của diode, các mạch ứng dụng diode được đề cập, đặc biệt là bộ chỉnh lưu bán phần và toàn phần. Ngoài ra, các ứng dụng quan trọng khác như mạch xén (diode limiters), mạch kẹp (diode clammers) và mạch nhân điện áp (diode voltage multipliers) cũng được đề cập.

2.1. Sự hoạt động của diode

Diode là một thiết bị bán dẫn hai cực được hình thành bởi hai vùng silicon pha tạp được phân tách bằng một chuyển tiếp pn. Trong chương này, việc cấp một hiệu điện thế để làm cho diode dẫn điện theo một hướng và chặn dòng điện chạy theo hướng ngược lại sẽ được trình bày. Quá trình cấp hiệu điện thế này nay được gọi là phân cực.


Sau khi hoàn thành phần này, bạn sẽ có thể:

- Sử dụng một diode trong các ứng dụng phổ biến
- Nhận biết ký hiệu điện cho một diode và một số hình dạng diode trong thực tế
- Biết phân cực thuận cho một diode để:
 - Xác định cách phân cực thuận và nêu các điều kiện cần thiết để phân cực thuận cho một diode
 - Thảo luận về ảnh hưởng của việc phân cực thuận đến vùng nghèo trong mối nối pn
 - Xác định điện thế ngưỡng và các ảnh hưởng của nó trong quá trình phân cực thuận cho một diode
- Biết phân cực nghịch cho một diode để:
 - Xác định cách phân cực nghịch và nêu các điều kiện cần thiết để phân cực nghịch cho một diode

- Thảo luận về dòng điện nghịch và điện áp đánh thủng trong quá trình phân cực nghịch cho một diode

Diode

Như đã đề cập ở trên, diode được làm từ vật liệu bán dẫn, thường là silicon, trong đó một nửa được pha tạp loại p và một nửa còn lại được pha tạp loại n. Hai phần này được nối với nhau bởi một chuyển tiếp pn với vùng nghèo ở giữa. Phần pha tạp loại p được gọi là cực dương và được kết nối với một cực dẫn. Phần pha tạp n được gọi là cực âm và được kết nối với một cực dẫn thứ hai. Cấu trúc cơ bản và ký hiệu của diode được thể hiện trong Hình x




Trong thực tế, diode được đóng gói thành hai loại chính: diode chân cắm và diode chân dẫn.

Diode chân cắm: Một vài hình dáng và cấu trúc của diode chân cắm được trình bày trong hình 2.2(a). Cực dương (A) và cực âm (K) được quy định trên một diode theo nhiều cách, tùy thuộc vào hình dáng và cấu trúc của diode. Cực âm thường được đánh dấu bằng một dải sơn, một miếng kim loại hoặc một số cách khác.

Diodi chân dẫn: Một vài hình dáng và cấu trúc của diode chân dẫn được trình bày trong hình 2.2(b). Các diode chân dẫn thường được có dạng SOD, SOT, SMA. Với các loại diode SOD và SMA, trên diode có một dải sơn ở một đầu để biểu thị cực âm (K). Với loại diode SOT có 3 chân, sẽ có 1 hoặc 2 diode được tích hợp bên trong. Trong loại SOT một diode, chân 1 thường là cực dương (A) và chân 3 là cực âm (K). Trong loại SOT hai diode, chân


3 là chân nối chung của hai diode bên trong và chân này có thể là cực dương (A) hoặc cực âm (K). Để xác định chính xác cực của diode ứng với từng chân, việc kiểm tra datasheet của diode là rất cần thiết.




Hình 2.2

Phân cực thuận cho diode


Để phân cực một diode, ta cần cung cấp một điện áp dc trên nó. Phân cực thuận cho diode là quá trình cho phép dòng điện qua chuyển tiếp pn. Trong hình 2.3, một nguồn điện áp dc được kết nối với diode thông qua một điện trở với cực dương của nguồn được nối với cực dương (A) của diode và cực âm của nguồn được nối với cực âm (K) của diode. Dựa trên cách cấp nguồn điện áp thế này, diode được phân cực thuận. Điện áp của nguồn phân cực cho diode được gọi là V_{BIAS} . Điện trở trong mạch phân cực làm nhiệm vụ giới hạn dòng điện chạy trong mạch khi diode được phân cực thuận. Giá trị của điện trở này được tính toán sao cho dòng điện trong mạch nhỏ hơn dòng điện tối đa mà diode có thể chịu được. Lưu ý rằng cực âm của V_{BIAS} được kết nối với vùng n của diode và cực dương được kết nối với vùng p. Đây là một yêu cầu cho việc phân cực thuận một diode. Yêu cầu thứ hai là điện áp phân cực, V_{BIAS} , phải lớn hơn điện thế ngưỡng của diode.



Hình 2.4a trình bày về quá trình phân cực thuận của một diode. Khi cấp nguồn cho diode, cực âm của nguồn sẽ đẩy các electron tự do tại vùng n bên trong diode tiến về chuyển tiếp pn . Sự chuyển dời có hướng của các electron này được gọi là dòng điện electron. Đến khi điện áp phân cực cho diode đủ lớn, các electron này sẽ được cung cấp đủ năng lượng để vượt qua vùng nghèo của chuyển tiếp pn và tiến vào vùng p của diode và kết hợp với các lỗ trống trong lớp hóa trị (valence band).



a.




Sau khi mất năng lượng để vượt qua chuyển tiếp pn, các electron đang nằm trong lớp hóa trị ở vùng p. Lúc này cực dương của nguồn sẽ tạo ra điện trường để hút các electron này về phía bên trái của vùng p. Trong vùng p, số lượng các lỗ trống tự do chiếm đa số, nhờ vậy các electron lần lượt “nhảy” từ lỗ trống này sang lỗ trống khác và dịch chuyển về phía bên trái. Khi đó các lỗ trống tự do sẽ xuất hiện lần lượt từ trái sang phải và tạo ra dòng điện lỗ trống (hình 2.4b).

Khi các electron dịch chuyển ra khỏi vùng p thông qua dây dẫn và tiến về cực dương của nguồn điện áp phân cực, chúng để lại các lỗ trống trong vùng p; đồng thời, các electron này trở thành các electron dẫn điện trong dây dẫn. Hãy nhớ lại rằng lớp dẫn (conduction band) trong một dây dẫn (vật liệu dẫn điện) chồng lên lớp hóa trị, do đó năng lượng hơn để electron trở thành electron tự do trong dây dẫn sẽ ít hơn nhiều so với trong chất bán dẫn. Có sẵn các lỗ liên tục có hiệu quả di chuyển về phía tiếp giáp pn để kết hợp với dòng electron liên tục khi chúng đi qua đường giao nhau vào vùng p. Các lỗ trống tự do bị để lại sẽ tạo ra liên tục và dịch chuyển về chuyển tiếp pn và kết hợp với dòng electron vừa vượt qua vùng nghèo. Nhờ đó dòng điện được tạo ra liên tục khi diode được phân cực thuận.

Ảnh hưởng của việc phân cực thuận lên vùng nghèo

Khi có nhiều electron dịch chuyển vào vùng nghèo, số lượng ion dương bị giảm. Khi nhiều lỗ trống dịch chuyển vào vùng nghèo ở phía bên kia của chuyển tiếp pn, số lượng các ion

âm bị giảm. Sự sụt giảm các ion dương và âm này trong quá trình phân cực thuận làm cho vùng nghèo bị thu hẹp (hình 2.5).




Ảnh hưởng của điện thế ngưỡng trong quá trình phân cực thuận

Như đã trình bày ở những phần trên, điện trường giữa các ion dương và âm trong vùng nghèo ở hai bên chuyển tiếp pn tạo ra một ngưỡng năng lượng (energy hill) ngăn các electron tự do khuếch tán qua chuyển tiếp pn khi diode ở trạng thái cân bằng (không phân cực). Mức năng lượng này được đại diện bởi thuật ngữ hàng rào thế năng (barrier potential).

Khi phân cực thuận cho diode, các electron tự do được nguồn điện áp cung cấp đủ năng lượng để vượt qua hàng rào thế năng cũng như vùng nghèo. Năng lượng mà các điện tử yêu cầu để đi qua vùng nghèo bằng với năng lượng để vượt qua hàng rào thế năng. Nói cách khác, các electron phải bỏ một lượng năng lượng tương đương với hàng rào thế năng khi chúng đi qua nghèo. Vì năng lượng bị mất đi, điện áp trên giữa hai đầu chuyển tiếp pn sẽ bằng với điện thế ngưỡng (0,7 V), như được chỉ ra trong hình 2.5b. Bên cạnh đó, sẽ xuất hiện sự sụt giảm điện áp nhỏ xảy ra trên các vùng p và n do điện trở nội tại của vật liệu. Đối với vật liệu bán dẫn pha tạp, điện trở này được gọi là điện trở động, rất nhỏ và thường được bỏ qua. Điều này được thảo luận chi tiết hơn trong Phần 2.2.


Phân cực nghịch

Phân cực nghịch là quá trình ngăn chặn dòng điện chạy qua diode. Hình 2.6 mô tả một nguồn điện áp dc được nối với một diode thông qua điện trở với mục đích tạo ra sự phân cực nghịch. Điện áp phân cực này được gọi là V_{BIAS} giống như đối với phân cực thuận. Khi phân cực nghịch, cực dương của V_{BIAS} được nối với vùng n của diode và cực âm được nối với vùng p. Lưu ý rằng vùng nghèo trong trường hợp phân cực nghịch được mô tả rộng hơn nhiều so với trường hợp phân cực thuận hoặc cân bằng (không phân cực).



Hình 2.6

Hình 2.7 mô tả những gì xảy ra khi một diode được phân cực nghịch. Khác với phân cực thuận, Cực dương của nguồn điện áp sẽ kéo các electron tự do trong vùng n ra xa chuyển tiếp pn. Khi các electron dịch chuyển về phía cực dương của nguồn điện áp, các ion dương bổ sung được tạo ra thêm ở phía phải của vùng nghèo. Điều này khiến cho kích thước của vùng nghèo được mở rộng ra về phía phải.




Tương tự trong vùng p, các electron từ cực âm của nguồn điện áp đi vào dưới dạng các electron hóa trị và di chuyển từ lỗ này sang lỗ khác về phía vùng nghèo. Lúc này phía bên trái của vùng nghèo sẽ được cung cấp thêm các ion âm. Vì vậy kích thước của vùng nghèo sẽ được mở rộng về phía bên trái.

Sự dịch chuyển của các hạt mang điện trong giai đoạn đầu này chỉ tồn tại trong một khoảng thời gian rất ngắn ngay sau khi phân cực nghịch cho diode. Khi kích thước vùng nghèo được mở rộng, điện trường tạo ra bởi các ion dương và ion càng lúc càng lớn cho đến khi hiệu điện thế được tạo ra bởi điện trường này bằng với hiệu điện thế được cung cấp bởi nguồn điện áp phân cực. Lúc này, sự dịch chuyển của các hạt mang điện chấm dứt. Tuy nhiên trong thực tế, sẽ có một dòng điện rất bé xuất hiện trong quá trình phân cực nghịch, và thông thường có thể được bỏ qua.

Dòng phân cực nghịch

Dòng điện cực nhỏ xuất hiện trong quá trình phân cực nghịch bởi vì sự kết hợp của các hạt mang điện thiểu số (minority carriers) ở vùng n và p. Các hạt mang điện thiểu số này được tạo ra bởi nhiệt lượng trong quá trình phân cực nghịch cho diode. Chú ý rằng, khi cung cấp 1 nhiệt lượng, các hạt mang điện sẽ dao động, dẫn đến các liên kết giữa lỗ trống và electron sẽ bị phá vỡ. Lúc này, trong vùng n sẽ xuất các lỗ trống tự do cũng như trong vùng p sẽ xuất hiện các electron tự do. Tuy nhiên số lượng của các hạt mang điện này rất ít. Một số lượng nhỏ các electron thiểu số tự do trong khu vực p được đẩy về phía chuyển tiếp pn bởi điện áp phân cực âm. Khi các electron này đến vùng nghèo, chúng vượt qua ngưỡng năng lượng tạo ra ở hai đầu của vùng nghèo và kết hợp với các lỗ trống trong vùng n rồi dịch chuyển về phía cực dương của nguồn điện áp. Quá trình này tạo ra một dòng điện lỗ trống có giá trị rất bé.

Chú ý rằng, lớp dẫn trong vùng p có mức năng lượng cao hơn dải dẫn trong vùng n (được trình bày ở cuối chương 1). Do đó, các electron thiểu số dễ dàng đi qua vùng nghèo. Dòng điện nghịch được mô tả cụ thể trong Hình 2.8.



Hình 2.8

Hiện tượng diode bị đánh thủng

Thông thường, dòng điện nghịch nhỏ đến mức có thể bỏ qua. Tuy nhiên, nếu điện áp phân cực nghịch được tăng lên đến một giá trị đủ lớn gọi là điện áp đánh thủng, dòng điện nghịch sẽ tăng mạnh. Điều này có thể được giải thích như sau. Khi điện áp phân cực nghịch cao, một điện trường lớn sẽ được tạo ra và truyền năng lượng cho các electron thiếu số tự do dịch chuyển qua vùng p. Lúc này, với một động năng lớn, chúng sẽ va chạm với các nguyên tử và đẩy các electron lớp hóa trị tiến vào lớp dẫn. Các electron trong lớp dẫn mới được tạo ra cũng có năng lượng cao và lặp lại quá trình vừa rồi (va chạm với các nguyên tử khác và đẩy các electron của nguyên tử này từ lớp hóa trị tiến vào lớp dẫn).

Nếu một electron va chạm với nguyên tử và đẩy hai electron khác ra từ lớp hóa trị tiến vào lớp dẫn trong quá trình di chuyển qua vùng p, thì các số lượng electron trong lớp dẫn sẽ nhanh chóng nhân lên. Khi các electron năng lượng cao này đi qua vùng nghèo, chúng có đủ năng lượng để đi qua vùng n dưới dạng các electron dẫn, thay vì kết hợp với các lỗ trống. Hiện tượng này được gọi là hiệu ứng tuyết lở (avalanche effect), lúc này dòng điện nghịch sẽ tăng rất nhanh. Dòng điện này sẽ làm hư hại diode cũng như các linh kiện trong mạch.

2.2 Đặc tuyến thế - dòng của diode (Voltage-Current characteristic)

As you have learned, forward bias produces current through a diode and reverse bias essentially prevents current, except for a negligible reverse current. Reverse bias prevents current as long as the reverse-bias voltage does not equal or exceed the breakdown voltage of the junction. In this section, we will examine the relationship between the voltage and the current in a diode on a graphical basis.

After completing this section, you should be able to

- ☐ Analyze the voltage-current (V-I) characteristic of a diode
- ☐ Explain the V-I characteristic for forward bias
- ◆ Graph the V-I curve for forward bias
- ◆ Describe how the barrier potential affects the V-I curve
- ◆ Define dynamic resistance
- ☐ Explain the V-I characteristic for reverse bias
- ◆ Graph the V-I curve for reverse bias
- ☐ Discuss the complete V-I characteristic curve

◆ Describe the effects of temperature on the diode characteristic

Như đã trình bày ở những phần trước, việc phân cực thuận sẽ cho phép dòng điện chạy qua một diode và phân cực nghịch về cơ bản sẽ ngăn chặn dòng điện, ngoại trừ dòng điện nghịch không đáng kể. Tuy nhiên, nếu điện áp cấp vào hai đầu diode trong trường hợp phân cực nghịch đủ lớn (lớn hơn hoặc bằng điện áp đánh thủng) lúc này dòng điện nghịch trong diode sẽ tăng mạnh và có nguy cơ ảnh hưởng đến sự hoạt động của diode cũng như các linh kiện khác trong mạch.

Trong phần này, chúng ta sẽ xem xét mối quan hệ giữa điện áp và dòng điện trong một diode. Sau khi hoàn thành phần này, bạn sẽ có thể:

- Phân tích đặc tuyến điện áp – dòng điện (V-I) của diode
- Giải thích đặc tuyến V-I cho việc phân cực thuận một diode
 - Vẽ đồ thị V-I cho phân cực thuận
 - Mô tả sự ảnh hưởng của hàng rào thế năng đến đồ thị V-I
 - Xác định điện trở động của diode
- Giải thích đặc tuyến V-I cho phân cực nghịch một diode
 - Vẽ đồ thị đường cong V-I cho độ lệch ngược
- Thảo luận về đường đặc tuyến V-I hoàn chỉnh
 - Mô tả ảnh hưởng của nhiệt độ đến đường đặc tuyến của diode

Đường đặc tuyến V-I của việc phân cực thuận cho diode


Khi cấp một điện áp phân cực thuận cho một diode, dòng điện phân cực thuận sẽ xuất hiện trong diode và được kí hiệu là I_F . Hình 2 mô tả sự thay đổi của dòng điện trong diode và hiệu điện thế giữa hai đầu diode khi điện áp phân cực thuận tăng từ 0 V. Chú ý, luôn có một điện trở để giới hạn dòng điện, điều này sẽ giúp bảo vệ các linh kiện trong mạch khi diode phân cực thuận.


Tại giá trị của điện áp phân cực thuận bằng 0 V, không có dòng điện xuất hiện trong mạch. Khi điện áp phân cực thuận tăng dần, dòng điện phân cực thuận và hiệu điện thế giữa hai đầu diode tăng dần, như trong Hình 2.9a. Hiệu điện thế phân cực thuận này sẽ bằng tổng hiệu điện thế giữa hai đầu điện trở và hiệu điện thế giữa hai đầu diode. Điện áp phân cực thuận tăng lên đến giá trị mà khi đó hiệu điện thế giữa hai đầu diode đạt xấp xỉ 0.7 V (điện thế ngưỡng), dòng điện phân cực thuận bắt đầu tăng nhanh, như được minh họa trong Hình 2.9b.

Khi điện áp phân cực thuận tiếp tục được tăng lên, dòng điện tiếp tục tăng rất nhanh, nhưng hiệu điện thế giữa hai đầu diode chỉ tăng rất ít và giá trị này xấp xỉ 0.7 V. Hiện tượng này được lý giải bởi điện áp rơi trên điện trở nội tại của diode.

Vẽ đồ thị đặc tuyến V-I

Dựa trên khảo sát sự thay đổi của dòng điện chạy trong diode và hiệu điện thế giữa hai đầu diode, đồ thị đặc tuyến V-I được vẽ như hình 2.10. Trên đồ thị này, đường đặc tuyến V-I cho một diode phân cực thuận được mô tả trong hình 2.10a. Hiệu điện thế giữa hai đầu diode (V_F) tăng dần theo trục x và dòng điện chạy trong diode (I_F) tăng dần theo trục y. Dòng điện I_F tăng rất ít cho đến khi hiệu điện thế V_F đạt xấp xỉ 0.7 V. Sau thời điểm này, hiệu điện thế V_F gần như không đổi ở khoảng 0.7 V, nhưng I_F tăng nhanh.





Hình 2.10

Có ba điểm A, B và C được hiển thị trên đường đặc tuyến V-I trong Hình 2.10. Điểm A tương ứng với trường hợp diode không phân cực. Điểm B tương ứng với trường hợp hiệu điện thế V_F nhỏ hơn điện thế ngưỡng của diode là 0,7 V. Điểm C tương ứng trường hợp hiệu điện thế V_F xấp xỉ bằng điện thế ngưỡng của diode. Khi điện áp phân cực V_{BIAS} tiếp tục tăng, hiệu điện thế V_F sẽ tăng nhẹ trên 0,7 V. Trong thực tế, hiệu điện thế có thể lên tới xấp xỉ 1 V, tùy thuộc vào tính chất của diode cũng như điện áp phân cực V_{BIAS} .

Dynamic Resistance


Hình 2.10b là đồ thị phóng to của đường đặc tuyến V-I trong hình 2.10a. Điện trở của diode được tính bằng tỷ lệ của hiệu điện thế V_F và dòng điện I . Giá trị điện trở này được biểu diễn bởi độ dốc của đường đặc tuyến V-I. Nếu đường đặc tuyến V-I có độ dốc thấp, giá trị của điện trở sẽ rất lớn và ngược lại. Không giống như điện trở tuyến tính, điện trở của diode phân cực thuận không phải là hằng số trên toàn bộ đường đặc tuyến. Bởi vì độ dốc của đường đặc tuyến V-I thay đổi liên tục trong quá trình phân cực thuận, nên điện trở của diode cũng thay đổi. Đây là lý do điện trở này được gọi là điện trở động. Điện trở động của một diode được biểu diễn dưới ký hiệu là r_d . Dựa trên hình 2.10b, giá trị của r_d có giá trị rất lớn khi $V_F=0$ và giảm dần khi hiệu điện thế V_F tăng lên.

Đường đặc tính V-I cho phân cực nghịch

Khi một điện áp phân cực nghịch được cấp cho một diode, sẽ có một dòng điện nghịch cực kỳ nhỏ (I_R) chạy trong diode. Khi điện áp phân cực nghịch bằng 0 V trên diode, dòng điện nghịch I_R sẽ bằng 0A. Khi điện áp phân cực nghịch được tăng lên, dòng điện nghịch I_R sẽ xuất hiện, tuy nhiên giá trị của nó rất bé. Khi điện áp phân cực nghịch được tăng lên đến một độ lớn mà khi đó hiệu điện thế nghịch trên diode (V_R) bằng với độ lớn của điện áp đánh thủng (V_{BR}), dòng điện nghịch I_R sẽ tăng rất nhanh. Lúc này, mặc dù dòng điện I_R tăng rất nhanh nhưng hiệu điện thế V_R tăng rất ít.


Tương tự như trường hợp phân cực thuận, dựa vào kết quả đo đặc các giá trị hiệu điện thế V_R và dòng điện I_R , đồ thị đường đặc tuyến V-I được mô tả trong hình 2.11. Trong hình này, điện áp ngược của diode (V_R) tăng dần theo trục x và dòng ngược (I_R) tăng dần theo trục I_F .

Khi phân cực nghịch cho một diode, dòng điện I_R sẽ rất bé cho đến khi giá trị điện áp V_R bằng điện áp đánh thủng. Lúc này, điện áp V_R sẽ thay đổi rất ít xung quanh giá trị V_{BR} , nhưng dòng điện I_R tăng rất nhanh. Việc này sẽ ảnh hưởng đến các thiết bị trong mạch nếu dòng điện I_R vượt quá dòng điện tối đa mà các linh kiện có thể chịu được. Điện áp đánh thủng V_{BR} của một diode phụ thuộc vào mức độ pha tạp mà nhà sản xuất đặt ra, tùy thuộc vào loại diode, giá trị V_{BR} sẽ khác nhau. Thông thường, các diode chỉnh (loại được sử dụng rộng rãi nhất) có điện áp đánh thủng lớn hơn 50 V. Một số diode chuyên dụng có điện áp đánh thủng chỉ 5V.



Đường đặc tuyến V-I hoàn chỉnh


Kết hợp các đường đặc tuyến cho cả hai trường hợp phân cực thuận và phân cực nghịch ta có đường đặc tuyến V-I hoàn chỉnh cho một diode, như trong Hình 2.



Hình 2.12

Ảnh hưởng của nhiệt độ lên sự hoạt động của diode

Khi phân cực thuận cho một diode, dòng điện chạy trong diode sẽ tăng khi nhiệt độ tăng (ở cùng một giá trị của hiệu điện thế giữa hai đầu diode). Điều này đồng nghĩa với việc hiệu điện thế ngưỡng của diode sẽ giảm. Đường đặc tuyến V-I của diode ở hai nhiệt độ khác nhau được mô tả trong Hình 2.13. Đường màu xanh là đường đặc tuyến V-I ở nhiệt độ phòng và đường màu đỏ là ở nhiệt độ cao. Thông thường, hiệu điện thế ngưỡng của diode sẽ giảm 2 mV khi nhiệt độ tăng lên 1 độ.



Hình 2.13

Tương tự với trường hợp phân cực nghịch, dòng điện trong diode sẽ tăng khi nhiệt độ tăng. Tuy nhiên bởi vì dòng điện nghịch quá bé, nên sự thay đổi này có thể bỏ qua. Bên cạnh đó, ở nhiệt độ cao, điện thế đánh thủng cũng sẽ giảm.

2.3 Các mô hình của diode

Các tính chất cơ bản của diode đã được trình bày trong những phần trên. Trong phần này, việc mô hình hóa một diode để phân tích mạch sẽ được trình bày.


Sau khi hoàn thành phần này, bạn sẽ có thể:

- Giải thích sự hoạt động của ba mô hình khác nhau của diode
- Thảo luận về cách phân cực cho diode

- Mô tả các mô hình tương đương của diode
 - Mô hình diode lý tưởng
 - Mô hình diode thực tế
 - Mô hình diode hoàn chỉnh

Cách phân cực cho diode

Phân cực thuận: khi một diode được phân cực thuận, nguồn điện áp được kết nối như trong Hình 2.14a. Đầu cực dương của nguồn được kết nối với cực dương (anode) của diode thông qua một điện trở hạn dòng. Đầu cực âm của nguồn được nối với cực âm (cathode) của diode. Dòng điện chạy trong diode (I_F) là từ cực âm (cathode) đến cực dương (anode) như mô tả trong hình. Hiệu điện thế giữa hai đầu diode (V_F) sẽ được biểu diễn từ cực dương (anode) đến cực âm (cathode).



Hình 2.14

Phân cực nghịch: Một diode được phân cực nghịch khi một nguồn điện áp được kết nối với diode như mô tả trong hình 2.14 (b). Đầu cực âm của nguồn được nối với phía anode của diode thông qua một điện trở hạn dòng. Đầu cực dương của nguồn được nối với phía cathode của diode. Dòng điện nghịch xuất hiện trong diode, tuy nhiên nó có giá trị cực kỳ nhỏ và có thể xem như bằng 0. Lúc này, toàn bộ điện áp phân cực (V_{BIAS}) chính là hiệu điện thế giữa hai đầu diode.

Các mô hình tương đương của diode

Mô hình Diode lý tưởng: Đây là mô hình tương đương ít chính xác nhất. Lúc này diode có thể được biểu diễn như một công tắc đơn giản. Khi diode được phân cực thuận, nó hoạt động như một công tắc đóng (bật), như mô tả trong Hình 2.15a. Khi diode bị phân cực ngược, nó hoạt động như một công tắc mở (tắt), như mô tả trong phần b. Với mô hình này, điện áp ngưỡng, điện trở động và dòng điện nghịch đều bị bỏ qua.

Trong hình 2, 15 (c), đường đặc tuyến V-I của mô hình diode lý tưởng được mô tả cụ thể. Do điện áp ngưỡng và điện trở động bị bỏ qua, nên hiệu điện thế giữa hai đầu diode được xem như bằng 0 khi diode được phân cực thuận. Điều này được biểu diễn bằng một đường thẳng trên trục dọc (trục I).

$$V_F = 0V$$

Dòng điện chạy trong diode khi phân cực thuận được xác định dựa trên điện áp phân cực của nguồn và điện trở giới hạn dòng.

$I_F = V_{BIAS}/R_{LIMIT}$	Eqn. 2.1
----------------------------	----------


Như đã đề cập ở trên, trong mô hình diode lý tưởng, dòng điện nghịch bị bỏ qua, giá trị của nó được xem như bằng 0. Như được mô tả trong Hình 2.15c với đường thẳng nằm trên trục ngang (trục V).

$$I_R = 0 A$$

Hiệu điện thế nghịch giữa hai đầu diode bằng điện áp phân cực.

$$V_R = V_{BIAS}$$

Mô hình Diode thực tế: trong mô hình này, điện thế ngưỡng của diode được quan tâm. Khi diode được phân cực thuận, nó tương đương với một công tắc đóng (bật) nối tiếp với nguồn điện áp tương đương (V_F). Giá trị của V_F bằng với điện thế ngưỡng của diode (0,7 V) như được mô tả trong hình 2.16.



Hình 2.16

Khi diode bị phân cực nghịch, nó tương đương với một công tắc mở (tắt) giống như trong mô hình lý tưởng (Hình 2.16b). Đường đặc tuyến của diode cho mô hình thực tế được mô tả trong Hình 2.16c.

$$V_F = 0.7 \text{ V}$$

$$V_{BIAS} - V_F - V_{RLIMIT} = 0$$

$$V_{RLIMIT} = I_{FRLIMIT}$$

Từ đó ta có thể tính toán được I_F ,

$I_F = (V_{BIAS} - V_F) / R_{LIMIT}$	Eqn.2.2
--------------------------------------	---------


Như mô tả trong hình 2.16c, dòng điện nghịch chạy trong diode trong trường hợp mô hình thực tế này xem như bằng 0. Lúc này, hiệu điện thế nghịch giữa hai đầu diode bằng điện áp phân cực.

$$I_R = 0 \text{ A}$$

$$V_R = V_{BIAS}$$

Mô hình Diode hoàn chỉnh: Đây là mô hình tương đương chính xác nhất của diode. Trong mô hình này, điện thế ngưỡng, điện trở động khi phân cực thuận, điện trở nghịch khi phân cực nghịch đều được tính đến.

Khi diode được phân cực thuận, nó hoạt động như một công tắc đóng nối tiếp với điện áp (V_B) và điện trở động r'_d như được mô tả trong hình 2.17a. Khi diode bị phân cực ngược, nó hoạt động như một công tắc mở song song với điện trở nghịch có giá trị lớn như được mô tả trong Hình 2.17b.



Hình 2.17

Đường đặc tuyến của mô hình diode hoàn chỉnh được mô tả trong Hình 2.17c. Vì điện thế ngưỡng và điện trở động của diode được tính đến trong mô hình này, khi diode được phân cực thuận, hiệu điện thế giữa hai đầu diode là tổng của điện thế ngưỡng V_B và hiệu điện thế giữa hai đầu điện trở trong và được kí hiệu là V_F . Đường đặc tuyến V-I được biểu thị bằng đường thẳng dốc ở bên phải của trục dọc. Đường thẳng này dốc vì hiệu điện thế của điện trở động tăng khi dòng điện I_F tăng. Đối với mô hình hoàn chỉnh của một diode, các công thức sau sẽ được sử dụng:

$$V_F = 0.7 \text{ V} + I_F r'_d$$

$$I_F = \frac{V_{\text{BIAS}} - 0.7 \text{ V}}{R_{\text{LIMIT}} + r'_d}$$

The reverse current is taken into account with the parallel resistance and is indicated by the portion of the curve to the left of the origin. The breakdown portion of the curve is not shown because breakdown is not a normal mode of operation for most diodes.

For troubleshooting work, it is unnecessary to use the complete model, as it involves complicated calculations. This model is generally suited to design problems using a

computer for simulation. The ideal and practical models are used for circuits in this text, except in the following example, which illustrates the differences in the three models.

Trong trường hợp diode được phân cực nghịch, điện trở nghịch song song với công tắc được tính đến. Vì thế đường đặc tuyến V-I được biểu diễn bằng đường đường thẳng dốc bên trái của trục dọc. Trong đồ thị này, giai đoạn diode bị đánh thủng không được trình bày vì đây không phải là trạng thái hoạt động bình thường của diode.

2.4 Chỉnh lưu bán phần

Nhờ vào tính năng dẫn điện theo một hướng và chặn dòng điện theo hướng khác, diode được sử dụng trong các mạch chỉnh lưu chuyển đổi điện áp xoay chiều thành điện áp một chiều (DC). Các mạch chỉnh lưu này xuất hiện trong tất cả các mạch cấp nguồn điện dc từ nguồn điện xoay chiều. Đây là một phần rất quan trọng trong các thiết bị điện tử từ đơn giản nhất đến phức tạp nhất.

Sau khi hoàn thành phần này, bạn sẽ có thể:


- Giải thích và phân tích sự hoạt động của các mạch chỉnh lưu bán phần
- Mô tả một nguồn cung cấp điện dc cơ bản
- Thảo luận về chỉnh lưu bán phần
 - Xác định giá trị trung bình của điện áp đầu ra của mạch chỉnh lưu bán phần
- Giải thích sự ảnh hưởng của điện thế ngưỡng đến điện áp đầu ra mạch chỉnh lưu bán phần
 - Tính điện áp đầu ra của mạch chỉnh lưu bán phần
- Xác định điện áp nghịch đảo cực đại PIV
- Giải thích sự hoạt động của bộ chỉnh lưu kết nối với mạch biến áp

Mạch nguồn DC cơ bản

Hầu hết các thiết bị điện tử hoạt động đều cần một nguồn một chiều DC có thể được cung cấp bởi pin hoặc nguồn điện dc. Tuy nhiên, điện áp trong các ổ cắm lại là điện áp xoay chiều có hiệu điện thế là 220 V và tần số là 50 Hz. Do đó, mạch chỉnh lưu chuyển điện áp xoay chiều này thành điện áp một chiều để cung cấp cho các thiết bị điện tử là rất cần thiết. Do đó, mạch nguồn cung cấp dc là một trong những mạch phổ biến nhất trong thực tế. Điện áp DC tạo ra được sử dụng để cấp nguồn cho tất cả các loại thiết bị điện tử bao gồm thiết bị điện tử dân dụng (TV, DVD, v.v.), máy tính, bộ điều khiển công nghiệp và

hầu hết các hệ thống và thiết bị đo trong phòng thí nghiệm. Mức điện áp dc yêu cầu phụ thuộc vào các ứng dụng, nhưng hầu hết mức điện áp này tương đối thấp ($24\text{V} - 3.3\text{V}$).

Sơ đồ khối cơ bản của nguồn DC được thể hiện trong Hình 2.19a. Đầu tiên, điện áp xoay chiều đầu vào được giảm xuống mức điện áp xoay chiều thấp hơn bằng mạch biến áp. Một máy biến áp thay đổi điện áp xoay chiều dựa trên tỷ số giữa cuộn dây sơ cấp và cuộn dây thứ cấp. Nếu cuộn dây thứ cấp có nhiều vòng hơn cuộn dây sơ cấp, điện áp đầu ra trên cuộn thứ cấp sẽ cao hơn tuy nhiên, dòng điện sẽ nhỏ hơn. Nếu cuộn dây thứ cấp có ít vòng hơn so với cuộn dây sơ cấp, điện áp đầu ra trên cuộn dây thứ cấp sẽ thấp hơn và dòng điện sẽ cao hơn. Ngay sau mạch biến áp này là mạch chỉnh lưu (có thể là mạch chỉnh lưu bán phần hoặc mạch chỉnh lưu toàn phần). Mạch chỉnh lưu sẽ chuyển đổi điện áp xoay chiều ac ở đầu vào thành điện áp một chiều dc ở đầu ra. Mạch chỉnh lưu được gọi là mạch chỉnh lưu nửa sóng nếu điện áp đầu ra được mô tả như trong hình 2.19b. Ngay sau mạch chỉnh lưu sẽ là mạch lọc. Mạch lọc sẽ loại bỏ các thành phần dao động trong điện áp được chỉnh lưu và tạo ra điện áp dc “phẳng” hơn (nhưng vẫn còn “nhấp nhô”). Mạch lọc sẽ được trình bày trong các chương sau. Ngay sau mạch lọc sẽ là mạch ổn áp. Bởi vì điện áp sau mạch lọc vẫn còn “nhấp nhô”, vì vậy mạch ổn áp có tác dụng duy trì (ghim) điện áp không đổi ở đầu ra. Cuối cùng, đầu ra của mạch ổn áp sẽ được kết nối với tải (load). Thông thường, tải có thể là một mạch điện hoặc thiết bị được kết nối với đầu ra của nguồn điện và hoạt động nhờ vào điện áp và dòng điện cung cấp bởi mạch nguồn.




Hình 2.19


Half-Wave Rectifier Operation

Figure 2–20 illustrates the process called half-wave rectification. A diode is connected to an ac source and to a load resistor, R_L , forming a half-wave rectifier. Keep in mind that all ground symbols represent the same point electrically. Let's examine what happens during one cycle of the input voltage using the ideal model for the diode. When the sinusoidal input voltage (V_{in}) goes positive, the diode is forward-biased and conducts current through the load resistor, as shown in part (a). The current produces an output voltage across the load R_L , which has the same shape as the positive half-cycle of the input voltage.

Hoạt động của mạch chỉnh lưu bán phần

Hình 2.20 mô tả sự hoạt động của mạch chỉnh lưu bán phần. Cấu trúc của mạch bao gồm một diode được kết nối với nguồn xoay chiều và tải R_L . Khi điện áp đầu vào V_{in} dương, diode sẽ phân cực thuận, lúc này sẽ xuất hiện dòng điện qua điện trở tải, như mô tả trong hình 2.20a. Dòng điện tạo ra một hiệu điện thế giữa hai đầu tải R_L , có hình dạng giống như nửa chu kỳ dương của điện áp đầu vào.






Khi điện áp đầu vào V_{in} âm trong nửa chu kỳ sau, diode sẽ bị phân cực nghịch. Lúc này, trong mạch không xuất hiện dòng điện, do đó điện áp trên tải RL bằng 0 V, như mô tả trong hình 2.20b. Vì vậy hiệu điện thế đầu ra của mạch chỉnh lưu bán phần sẽ có hình dạng được mô tả trong hình 2.20c. Tần số của hiệu điện thế đầu ra sẽ không thay đổi so với tần số của hiệu điện thế đầu vào

Giá trị trung bình điện áp đầu ra của mạch chỉnh lưu bán phần: đây là giá trị được đo trên một vôn kế. Về mặt toán học, giá trị này sẽ xấp xỉ 31,8% của hiệu điện thế cực đại (hình 2.21). Công thức tính giá trị trung bình được trình bày như sau:

$$V_{AVG} = \frac{V_p}{\pi}$$




Ảnh hưởng của điện thế ngưỡng đến đầu ra của mạch chỉnh lưu bán phần

Khi mô hình diode thực tế được sử dụng để phân tích mạch chỉnh lưu bán phần, giá trị của điện thế ngưỡng 0,7 V được tính đến. Trong nửa chu kỳ dương của điện áp ngõ vào, để

diode phân cực thuận, giá trị của điện áp ngõ vào phải lớn hơn điện thế ngưỡng. Do đó, một phần điện áp ngõ vào sẽ “rơi” trên diode. Điều này dẫn đến điện áp ngõ ra của mạch chỉnh lưu bán phần có giá trị cực đại nhỏ hơn 0,7 V so với giá trị đỉnh của điện áp ngõ vào đầu vào (Hình 2.23). Biểu thức của điện áp tại ngõ ra cực đại là

$V_{p(out)} = V_{p(in)} - 0.7 \text{ V}$	Eqn. 2.4
--	----------




Hình 2.23

Thông thường ảnh hưởng của điện thế ngưỡng có thể được bỏ qua nếu giá trị cực đại của điện áp ngõ vào lớn hơn nhiều so với điện thế rào cản (ít nhất là 10 lần).

Điện áp nghịch đảo cực đại (PIV)


Điện áp nghịch đảo cực đại (PIV) là giá trị cực đại của điện áp ngõ vào ở nửa chu kì âm mà diode có khả năng chịu được (hình 2.24). Thông thường người ta thường chọn diode có giá trị PIV lớn hơn 20% giá trị cực đại của điện áp ngõ vào.

$PIV = V_{p(in)}$	Eqn.2.5
-------------------	---------



Mạch biến áp

Mạch biến áp được sử dụng giảm hiệu điện thế ngõ vào từ nguồn và nối với mạch chỉnh lưu (Hình 2.25). Mạch biến áp trong mạch nguồn có hai tác dụng. Đầu tiên, nó cho phép giảm hiệu điện thế nguồn xuống một giá trị đủ để sử dụng trong mạch chỉnh lưu. Thứ hai, nguồn xoay chiều được cách ly một cách vật lý với mạch chỉnh lưu, do đó ngăn ngừa nguy cơ sốc điện xảy ra trong mạch thứ cấp.



Mạch khuếch đại toàn phần

Although half-wave rectifiers have some applications, the full-wave rectifier is the most commonly used type in dc power supplies. In this section, you will use what you learned

about half-wave rectification and expand it to full-wave rectifiers. You will learn about two types of full-wave rectifiers: center-tapped and bridge.


After completing this section, you should be able to

- Explain and analyze the operation of full-wave rectifiers
- Describe how a center-tapped full-wave rectifier works
- ◆ Discuss the effect of the turns ratio on the rectifier output

Calculate the peak inverse voltage

- Describe how a bridge full-wave rectifier works
- ◆ Determine the bridge output voltage
- ◆ Calculate the peak inverse voltage

A full-wave rectifier allows unidirectional (one-way) current through the load during the entire of the input cycle, whereas a half-wave rectifier allows current through the load only during one-half of the cycle. The result of full-wave rectification is an output voltage with a frequency twice the input frequency and that pulsates every half-cycle of the input, as shown in Figure 2–29.



The number of positive alternations that make up the full-wave rectified voltage is twice that of the half-wave voltage for the same time interval. The average value, which is the value measured on a dc voltmeter, for a full-wave rectified sinusoidal voltage is twice that of the half-wave, as shown in the following formula:


$$V_{AVG} = \frac{2V_p}{\pi}$$

Eqn2.6

V_{AVG} is approximately 63.7% of V_p for a full-wave rectified voltage.

Center-Tapped Full-Wave Rectifier Operation


A center-tapped rectifier is a type of full-wave rectifier that uses two diodes connected to the secondary of a center-tapped transformer, as shown in Figure 2–31. The input voltage is coupled through the transformer to the center-tapped secondary. Half of the total secondary voltage appears between the center tap and each end of the secondary winding as shown.




Hình 2.27

For a positive half-cycle of the input voltage, the polarities of the secondary voltages are as shown in Figure 2–32(a). This condition forward-biases diode D_1 and reverse-biases diode D_2 . The current path is through D_1 and the load resistor R_L , as indicated. For a negative half-cycle of the input voltage, the voltage polarities on the secondary are as shown in Figure 2–32(b). This condition reverse-biases D_1 and forward-biases D_2 . The current path is through D_2 and R_L , as indicated. Because the output current during both the positive and negative portions of the input cycle is in the same direction through the


load, the output voltage developed across the load resistor is a full-wave rectified dc voltage, as shown.



Effect of the Turns Ratio on the Output Voltage If the transformer's turns ratio is 1, the peak value of the rectified output voltage equals half the peak value of the primary input voltage less the barrier potential, as illustrated in Figure 2–33. Half of the primary voltage appears across each half of the secondary winding ($V_{p(sec)} = V_{p(pri)}$). We will begin referring to the forward voltage due to the barrier potential as the diode drop.



In order to obtain an output voltage with a peak equal to the input peak (less the diode drop), a step-up transformer with a turns ratio of $n = 2$ must be used, as shown in Figure 2–34. In this case, the total secondary voltage (V_{sec}) is twice the primary voltage ($2V_{pri}$), so the voltage across each half of the secondary is equal to V_{pri} .




In any case, the output voltage of a center-tapped full-wave rectifier is always one-half of the total secondary voltage less the diode drop, no matter what the turns ratio.

$$V_{out} = \frac{V_{sec}}{2} - 0.7 \text{ V}$$

Eqn2.7

Peak Inverse Voltage Each diode in the full-wave rectifier is alternately forward-biased and then reverse-biased. The maximum reverse voltage that each diode must withstand is the peak secondary voltage $V_{p(sec)}$. This is shown in Figure 2–35 where D2 is assumed to be reverse-biased (red) and D1 is assumed to be forward-biased (green) to illustrate the concept.



Hình 2.31

When the total secondary voltage V_{sec} has the polarity shown, the maximum anode voltage of D1 is $V_{p(sec)}/2$ and the maximum anode voltage of D2 is $-V_{p(sec)}/2$. Since D1 is assumed to be forward-biased, its cathode is at the same voltage as its anode minus the diode drop; this is also the voltage on the cathode of D2.

The peak inverse voltage across D2 is

$$\begin{aligned} PIV &= \left(\frac{V_{p(sec)}}{2} - 0.7 \text{ V} \right) - \left(-\frac{V_{p(sec)}}{2} \right) = \frac{V_{p(sec)}}{2} + \frac{V_{p(sec)}}{2} - 0.7 \text{ V} \\ &= V_{p(sec)} - 0.7 \text{ V} \end{aligned}$$

Since $V_{p(out)} = V_{p(sec)}/2 - 0.7 \text{ V}$ then by multiplying each term by 2 and transposing,


$$V_{p(sec)} = 2V_{p(out)} + 1.4 \text{ V}$$

Therefore, by substitution, the peak inverse voltage across either diode in a full-wave centertapped rectifier is

$\text{PIV} = 2V_{p(out)} + 0.7 \text{ V}$	Eqn 2.8
--	---------

Bridge Full-Wave Rectifier Operation

The bridge rectifier uses four diodes connected as shown in Figure 2–38. When the input cycle is positive as in part (a), diodes D1 and D2 are forward-biased and conduct current in the direction shown. A voltage is developed across RL that looks like the positive half of the input cycle. During this time, diodes D3 and D4 are reverse-biased.




When the input cycle is negative as in Figure 2–38(b), diodes D3 and D4 are forwardbiased and conduct current in the same direction through R_L as during the positive half-cycle. During the negative half-cycle, D1 and D2 are reverse-biased. A full-wave rectified output voltage appears across R_L as a result of this action.

Bridge Output Voltage A bridge rectifier with a transformer-coupled input is shown in Figure 2–39(a). During the positive half-cycle of the total secondary voltage, diodes D1 and D2 are forward-biased. Neglecting the diode drops, the secondary voltage appears across the load resistor. The same is true when D3 and D4 are forward-biased during the negative half-cycle

$$V_{p(out)} = V_{p(sec)}$$

As you can see in Figure 2–39(b), two diodes are always in series with the load resistor during both the positive and negative half-cycles. If these diode drops are taken into account, the output voltage is

$$V_{p(out)} = V_{p(sec)} - 1.4 \text{ V}$$



b.
Hình 2.33


Peak Inverse Voltage Let’s assume that D1 and D2 are forward-biased and examine the reverse voltage across D3 and D4. Visualizing D1 and D2 as shorts (ideal model), as in Figure 2–40(a), you can see that D3 and D4 have a peak inverse voltage equal to the peak secondary voltage. Since the output voltage is ideally equal to the secondary voltage,

$PIV = V_{p(out)}$

If the diode drops of the forward-biased diodes are included as shown in Figure 2–40(b), the peak inverse voltage across each reverse-biased diode in terms of $V_{p(out)}$ is

$PIV = V_{p(out)} + 0.7\text{ V}$	Eqn 2.10
---	----------

The PIV rating of the bridge diodes is less than that required for the center-tapped configuration. If the diode drop is neglected, the bridge rectifier requires diodes with half the PIV rating of those in a center-tapped rectifier for the same output voltage.




Mạch lọc và ổn áp

2.1 Tổng quan về JFET

JFET (transistor trường điện từ) là một loại FET hoạt động sử dụng chuyển tiếp pn phân cực nghịch để điều khiển dòng điện bằng cách đóng mở kênh dẫn. Tùy thuộc vào cấu trúc mà JFET phân thành hai loại: JFET kênh n và JFET kênh p.

2.1.1 Cấu trúc của JFET


Đối với JFET kênh n (hình....a), bán dẫn loại n được sử dụng với cực máng (drain) đặt phía trên và cực nguồn (source) đặt phía dưới. Các hạt tải đa số (các electron tự do) sẽ di chuyển từ cực nguồn sang cực máng trong bán dẫn loại n của JFET kênh n, nghĩa là dòng điện sẽ có hướng từ cực máng sang cực nguồn. Hai bán dẫn loại p được tạo ra bên trong bán dẫn loại n, chúng đóng vai trò đóng mở kênh dẫn hạt tải và được nối chung với nhau, gọi là cực cổng. Tương tự như vậy đối với JFET kênh p như hìnhb



Hình 18: Cấu trúc cơ bản của JFET: a. JFET kênh n - b. JFET kênh p

2.2.2 Nguyên tắc hoạt động của JFET


Để minh họa hoạt động của JFET, điện thế ngoài sẽ được áp vào JFET kênh n như hình Một điện thế V_{DD} được áp vào hai cực máng – nguồn sao cho dòng điện có hướng từ cực máng sang cực nguồn. Điện thế V_{GG} còn lại được áp vào hai cực cổng – nguồn sao cho tại đó, chuyển tiếp pn của chúng ở trạng thái phân cực nghịch.



Hình 19: Phân cực cho JFET kênh n.

JFET luôn luôn hoạt động với chuyển tiếp pn tại hai cực cổng – nguồn ở trạng thái phân cực nghịch. Trạng thái phân cực nghịch này nghĩa là cực âm của thế V_{GG} sẽ nối vào cực cổng và cực dương của thế V_{GG} sẽ nối vào cực nguồn. Khi đó, vùng nghèo của hai chuyển tiếp pn sẽ mở rộng về phía bán dẫn loại n (do bán dẫn loại p được pha tạp đậm hơn bán dẫn loại n) làm tăng điện trở của kênh dẫn, từ đó kênh dẫn hạt tải trong bán dẫn loại n sẽ bị thu hẹp lại (hay nói cách khác độ rộng kênh dẫn sẽ bị hẹp lại).

Độ rộng và điện trở của kênh dẫn có thể kiểm soát bằng cách thay đổi điện thế V_{GG} nhằm điều khiển dòng hạt tải đa số (các electron tự do) di chuyển từ cực nguồn đến cực máng trong bán dẫn loại n. Hình ... minh họa điều này.




Hình 20: Sự ảnh hưởng của điện thế V_{GS} đến độ rộng kênh dẫn, điện trở và dòng từ cực nguồn đến cực máng ($V_{GG} = V_{GS}$): a) Điện thế V_{GG} có vai trò đóng mở kênh dẫn, b) Tăng điện thế V_{GG} để thu hẹp kênh dẫn, c) Giảm điện thế V_{GG} để mở rộng kênh dẫn.

Vùng màu trắng chính là vùng nghèo được mở rộng về phía bán dẫn loại n với chuyển tiếp pn ở trạng thái phân cực nghịch khi điện áp V_{GG} được cấp vào. Tại thời điểm này, vùng nghèo được mở rộng nhưng không đối xứng, chúng mở rộng tại vị trí gần cực cổng và thu hẹp tại vị trí gần cực máng bởi vì điện áp phân cực nghịch tại cực cổng – máng lớn hơn điện áp phân cực nghịch tại cực cổng – nguồn. Chúng ta sẽ thảo luận đặc tuyến I-V và một số thông số của JFET trong phần sau.

2.2.3 Ký hiệu của JFET

Commented [TQN5]: Trang 404


Sơ đồ ký hiệu của JFET kênh n và JFET kênh p được thể hiện như hình Chú ý, mũi tên tại cực cổng chỉ vào là JFET kênh n và mũi tên chỉ ra ngoài là JFET kênh p.



Hình 21: Ký hiệu mạch của JFET: a) JFET kênh n, b) JFET kênh p

2.2.4 Đặc tuyến và thông số của JFET

Đặc tuyến I_{DS} - V_{DS} : Khi điện thế $V_{GS} = 0V$ được cấp vào hai cực cổng – nguồn như hình a, trong khi điện thế V_{DD} được cấp vào hai cực máng – nguồn sao cho giá trị điện thế $V_{DD} = V_{DS}$ thay đổi (từ $0V$ đến giá trị V_P) sao cho giá trị dòng I_D thay đổi từ điểm A đến điểm B như hìnhb. Lúc này, đường đặc tuyến từ A đến B gọi là vùng Ohmic vì điện trở kênh dẫn lúc này là hằng số (tuân theo định luật Ohm, khi V_{DS} và I_D tỷ lệ thuận với nhau)



Hình 22: Đặc tuyến $I_{DS} - V_{DS}$ của JFET: a) sơ đồ mạch JFET khi $V_{GS} = 0$ và giá trị V_{DD} (V_{DS}) thay đổi, b) đặc tuyến $I_{DS} - V_{DS}$


Bên cạnh đó, đường đặc tuyến từ B đến C gọi là vùng hoạt động của JFET vì V_{DS} thay đổi giá trị từ điểm B đến điểm C tương ứng với giá trị I_D là hằng số.

Điện thế cắt (Pinch-off voltage): Khi cố định điện áp $V_{GS} = 0$ V và thay đổi giá trị điện áp V_{DS} cho đến khi dòng I_D không đổi thì tại vị trí đó (vị trí B) gọi là điện thế cắt V_P . Mỗi linh kiện JFET có một giá trị V_P cố định. Theo như hìnhb thì khi giá trị điện áp V_{DS} tiếp tục tăng nhưng dòng I_D vẫn không đổi thì dòng I_D lúc đó gọi là dòng I_D tối đa mà JFET hoạt động, gọi là I_{DSS} (Drain to Source current with gate Shorted)

Commented [TQN6]: Trang 406


Vùng đánh thủng (breakdown): Theo hìnhb, khi giá trị điện áp V_{DS} tiếp tục tăng nhưng dòng I_D không là hằng số mà lại thay đổi giá trị tại điểm C thì vùng mà I_D thay đổi đó gọi là vùng đánh thủng. Vùng này sẽ làm linh kiện JFET không còn hoạt động và hỏng hoàn toàn (hình).

Commented [TQN7]: Trang 406



Hình 23: Minh họa đặc tuyến $I_{DS} - V_{DS}$ khi JFET hoạt động khi $V_{GS} = 0$

Mối quan hệ giữa V_{GS} và I_D : Theo như hình..., khi áp thế VGG vào cực cổng của JFET, nghĩa là chúng ta đang áp một thế V_{GS} sao cho giá trị âm sẽ đặt vào cực cổng và giá trị dương sẽ đặt vào cực nguồn, tương đương vị trí cổng – nguồn sẽ phân cực nghịch. Giá trị điện áp V_{GS} sẽ thay đổi khi điện áp V_{GG} thay đổi. Mỗi giá trị V_{GS} thì tương ứng với một đường cong I-V như hình...




Hình 24: Mối quan hệ giữa V_{DS} và I_D : a) JFET khi $V_{GS} = -1 \text{ V}$, b) Họ đặc tuyến $I_D - V_{DS}$ ứng với mỗi V_{GS} khác nhau

Như vậy, giá trị dòng I_D sẽ tỉ lệ nghịch với điện thế V_{GS} , nghĩa là khi V_{GS} càng tăng thì giá trị dòng I_D càng giảm cho đến khi dòng I_D đạt trạng thái bão hòa thì vị trí đó gọi là pinch-off.


Mặt khác, khi $I_D = I_{DSS}$ ứng với điện thế $V_{GS} = 0 \text{ V}$ thì vị trí đó gọi là V_P với V_P lớn hơn V_{DS} tại vị trí pinch-off.

Điện thế cutoff là điện thế mà tại vị trí đó, giá trị điện thế V_{GS} làm cho giá trị dòng I_D xấp xỉ bằng 0 được chỉ ra trong hình.....




Hình 25: Dòng I_D phụ thuộc vào sự thay đổi của điện thế V_{GS}

Đối với JFET kênh n, khi giá trị điện thế V_{GS} ($V_{GS} = V_{GG}$) càng âm thì giá trị dòng I_D càng nhỏ dần. Điều này được giải thích như sau: khi V_{GS} càng âm, nghĩa là vị trí cực cổng – nguồn càng phân cực nghịch nhiều hơn. Khi đó, vùng nghèo sẽ được mở rộng nhiều hơn về phía bán dẫn loại n (do nồng độ pha tạp trong bán dẫn loại p đậm hơn nồng độ pha tạp trong bán dẫn loại n) dẫn đến độ rộng kênh dẫn hạt tải trong bán dẫn loại n bị thu hẹp lại làm cho số lượng electron di chuyển từ cực nguồn đến cực máng bị suy giảm đáng kể. Nhưng khi giá trị V_{GS} càng âm hơn nữa thì xảy ra sự giao nhau của hai vùng nghèo tại vị trí gần cực máng. Chính sự giao nhau này làm cho kênh dẫn bị thắt lại (hay bị thắt nút) hoàn toàn, làm cho các electron không di chuyển được từ cực nguồn đến cực máng dẫn đến giá trị dòng I_D bằng 0 V (hình...)




Hình 26: Trạng thái JFET kênh n ở vị trí tắt kênh dẫn.


Đối với JFET kênh p thì nguyên tắc hoạt động cũng tương tự JFET kênh n nhưng giá trị điện thế $V_{GG} = V_{GS}$ là giá trị dương và giá trị V_{DD} là âm được mô tả như hình...



Hình 27: Sơ đồ hoạt động của JFET kênh p


Ví dụ: Cho JFET kênh n như hình bên với các thông số sau: $V_{GS(off)} = -4\text{ V}$ và $I_{DSS} = 12\text{ mA}$. Tính giá trị V_{DD} trong vùng bão hòa của dòng I_D khi $V_{GS} = 0\text{ V}$ Giải Ta có $V_{GS(off)} = -4\text{ V} = V_P$	 Hình 28
Trong vùng bão hòa của dòng I_D thì $I_D = I_{DSS} = 12\text{ mA}$ Suy ra: $V_{RD} = I_D R_D = (12\text{ mA})(560\text{ }\Omega) = 6,72\text{ V}$ Áp dụng định luật Kirchoff ta có: $V_{DD} = V_{DS} + V_{RD} = 4\text{ V} + 6,72\text{ V} = \mathbf{10,7\text{ V}}$	

Sự liên hệ của đường đặc tuyến $I_D - V_{DS}$ và đường đặc tuyến $I_D - V_{GS}$: Hình dưới đây..... là đường đặc tuyến (hay đường cong) biểu diễn sự phụ thuộc của giá trị điện thế V_{GS} và dòng I_D



Hình 29

Chú ý rằng điểm cuối đường cong là một điểm nằm trên trục V_{GS} ứng với giá trị $V_{GS(off)}$ và điểm đầu của đường cong là một điểm nằm trên trục I_D ứng với I_{DSS} . Đường đặc tuyến $I = -V_{GS}$ cho thấy rằng $I_D = 0$ khi $V_{GS} = V_{GS(off)}$



Hình 30: Sự tương quan các thông số của JFET kênh n trong đường đặc tuyến $I_D - V_{GS}$ (màu xanh dương) với đường đặc tuyến $I_D - V_{DS}$ (màu xanh lá)

Mặt khác, đường đặc tuyến $I_D - V_{GS}$ với các giá trị dòng I_D suy giảm từ vị trí ban đầu I_{DSS} cho đến vị trí tắt kênh ($I_D = 0\text{ mA}$) tại mức điện thế $V_{GS(off)}$ thì tương ứng với sự thay đổi giá trị điện thế V_{GS} trên đường đặc tuyến $I_D - V_{DS}$ được mô tả trong hình

Từ đó, dòng I_D sẽ được tính theo công thức gần đúng là:

$$I_D \cong I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right)^2$$

Với phương trình, I_D chỉ phụ thuộc vào sự thay đổi giá trị điện thế V_{GS} và giá trị dòng I_D có thể được tính được nếu đã biết các thông số của giá trị dòng I_{DSS} và giá trị điện thế $V_{GS(off)}$.

Ví dụ..: Dựa vào bảng datasheet của linh kiện JFET 2N5459 (hình....) ứng với $I_{DSS} = 9\text{ mA}$ và $V_{GS(off)} = -8\text{ V}$. Tính dòng I_D ứng với $V_{GS} = 0\text{ V}$, $V_{GS} = -1\text{ V}$ và $V_{GS} = -4\text{ V}$.

Giải:

Khi $V_{GS} = 0\text{ V}$ suy ra $I_D = I_{DSS} = 9\text{ mA}$

Khi $V_{GS} = -1\text{ V}$, áp dụng phương trình Suy ra $I_D = 6,89\text{ mA}$

Khi $V_{GS} = -4\text{ V}$, áp dụng phương trình..... Suy ra $I_D = 2,25\text{ mA}$



2N5457

2N5458

2N5459




TO-92

MMBF5457

MMBF5458

MMBF5459



SOT-23

Mark: 5D / 51S / 5L

NOTE: Source & Drain are interchangeable

N-Channel General Purpose Amplifier

This device is a low level audio amplifier and switching transistors, and can be used for analog switching applications. Sourced from Process 55.

Absolute Maximum Ratings*

TA = 25°C unless otherwise noted

Symbol	Parameter	Value	Units
V_{DG}	Drain-Gate Voltage	25	V
V_{GS}	Gate-Source Voltage	-25	V
I_{GF}	Forward Gate Current	10	mA
T_J, T_{stg}	Operating and Storage Junction Temperature Range	-55 to +150	°C

*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

NOTES:
1) These ratings are based on a maximum junction temperature of 150 degrees C.
2) These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

Thermal Characteristics						
TA = 25°C unless otherwise indicated						
Symbol	Characteristic	Max		Units		
		2N5457-5459	*MMBF5457-5459			
PD	Total Device Dissipation Derate above 25°C	625 5.0	350 2.8	mW mW/°C		
RθJC	Thermal Resistance, Junction to Case	125		°C/W		
RθJA	Thermal Resistance, Junction to Ambient	357	556	°C/W		
*Device mounted on FR-4 PCB 1.6" X 1.6" X 0.06"						

Electrical Characteristics						
TA = 25°C unless otherwise indicated						
Symbol	Parameter	Test Conditions	Min	Typ	Max	Units

OFF CHARACTERISTICS						
VBRSS	Gate-Source Breakdown Voltage	IG = 10 μA, VDS = 0	-25			V
ISS	Gate Reverse Current	VGS = -15 V, VDS = 0 VGS = -15 V, VDS = 0, TA = 100°C			-1.0 -200	nA nA
VGS(off)	Gate-Source Cutoff Voltage	VDS = 15 V, IG = 10 nA	5457 5458 5459	-0.5 -1.0 -2.0	-6.0 -7.0 -8.0	V V V
VDS	Gate-Source Voltage	VGS = 15 V, ID = 100 μA VGS = 15 V, ID = 200 μA VGS = 15 V, ID = 400 μA	5457 5458 5459	-2.5 -3.5 -4.5		V V V

ON CHARACTERISTICS							
ISS	Zero-Gate Voltage Drain Current*	VDS = 15 V, VGS = 0	5457 5458 5459	1.0 2.0 4.0	3.0 6.0 9.0	5.0 9.0 16	mA mA mA

SMALL SIGNAL CHARACTERISTICS							
gfs	Forward Transfer Conductance*	VDS = 15 V, VGS = 0, f = 1.0 kHz	5457 5458 5459	1000 1500 2000		5000 5500 6000	μmhos μmhos μmhos
gos	Output Conductance*	VGS = 15 V, VDS = 0, f = 1.0 kHz			10	50	μmhos
Ciss	Input Capacitance	VDS = 15 V, VGS = 0, f = 1.0 MHz			4.5	7.0	pF
Crss	Reverse Transfer Capacitance	VDS = 15 V, VGS = 0, f = 1.0 MHz			1.5	3.0	pF
NF	Noise Figure	VDS = 15 V, VGS = 0, f = 1.0 kHz, RG = 1.0 megohm, BW = 1.0 Hz				3.0	dB

*Pulse Test: Pulse Width ≤ 300 μs, Duty Cycle ≤ 2%

Hình 31:datasheet của JFET


Độ điện dẫn của JFET (JFET Forward Transconductance)

Độ điện dẫn là sự biến thiên dòng điện tại cực máng (ΔI_D) ứng với điện áp thay đổi tại cực cổng - nguồn (ΔV_{GS}) khi điệp tại cực máng – nguồn cố định (hằng số). Giá trị này được ký hiệu là g_m , đơn vị là siemens (S) được xác định bởi công thức sau:

$$g_m = \frac{\Delta I_D}{\Delta V_{GS}}$$

Độ điện dẫn (g_m) rất quan trọng trong việc xác định độ lợi thế (the voltage gain) khi JFET ở trạng thái khuếch đại.

Do đường đặc tuyến I-V của JFET không tuyến tính cho nên giá trị g_m phụ thuộc vào sự thay đổi giá trị điện áp V_{GS} . Dựa vào hình... giá trị g_m tại vị trí gần đỉnh của đường đặc tuyến I-V (gần với giá trị $V_{GS} = 0$ V) sẽ tốt hơn giá trị g_m tại vị trí cuối của đường đặc tuyến (gần với giá trị $V_{GS(off)}$)



Hình 32: Sự phụ thuộc của độ điện dẫn g_m với giá trị điện áp V_{GS} .

Chú ý rằng, trong các bảng thông số linh kiện thì giá trị độ điện dẫn g_m tại vị trí $V_{GS} = 0$ V được ký hiệu là g_{m0} . Ví dụ: đối với JFET 2N5457 thì giá trị g_{m0} nhỏ nhất là 1000 μ mos (với 1 mhos = 1 Siemens (S)) khi giá trị điện áp $V_{DS} = 15$ V.

Do đó, với giá trị g_{m0} cho trước trong các bảng thông số linh kiện, chúng ta có thể dễ dàng tính được độ điện dẫn g_m (dựa vào các thông số trên đường đặc tuyến I - V) bằng công thức sau:

$$g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right)$$

Mặt khác, nếu giá trị g_{m0} không có thì chúng ta vẫn có thể xác định được giá trị này thông qua giá trị của I_{DSS} và $V_{GS(off)}$ bởi công thức:

$$g_{m0} = \frac{2I_{DSS}}{|V_{GS(off)}|}$$

Ví dụ: Dựa vào bảng thông số của linh kiện JFET 2N5457 (hình...): $I_{DSS} = 3.0$ mA, $V_{GS(off)} = -6$ V và $g_{m0} = 5000$ μ S. Xác định giá trị độ điện dẫn g_m khi $V_{GS} = -4$ V, từ đó suy ra giá trị I_D .

Giải.

Dựa vào phương trình ... tính độ điện dẫn g_m thì:

$$g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_{GS(off)}}\right) = (5000 \mu S) \left(1 - \frac{-4V}{-6V}\right) = 1667 \mu S =$$

Từ giá trị g_m , suy ra giá trị dòng I_D tại vị trí $V_{GS} = -4$ V:

$$I_D \cong I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)^2 = (3.0 \text{ mA}) \left(1 - \frac{-4V}{-6V}\right)^2 = 333 \mu A$$

Điện trở và tụ điện tại ngõ vào (Input Resistance and Capacitance)

Khi JFET hoạt động ở trạng thái phân cực nghịch thì giá trị điện trở tại ngõ vào rất lớn. Giá trị điện trở tại ngõ vào này được xác định bằng phương trình bên dưới với I_{GSS} là giá trị dòng điện ngược tại ngõ vào:

$$R_{IN} = \left| \frac{V_{GS}}{I_{GSS}} \right|$$

Ví dụ: dựa vào hình ... Tại vị trí $V_{GS} = -15$ V ở nhiệt độ 25°C thì $I_{GSS} = -1.0$ nA. Khi nhiệt độ tăng thì giá trị I_{GSS} sẽ tăng thì giá trị điện trở ngõ vào R_{IN} sẽ giảm.

Đối với điện dung đầu vào (ký hiệu là C_{iss}) xảy ra khi JFET hoạt động ở trạng thái phân cực nghịch. Nghĩa là khi JFET phân cực nghịch thì chuyển tiếp pn cũng phân cực nghịch. Chuyển tiếp pn lúc này giống như một tụ điện có điện dung phụ thuộc vào lượng điện áp ngược được cấp vào. Ví dụ, JFET 2N5457 có giá trị C_{iss} tối đa là 7 pF ứng với $V_{GS} = 0$ V

Ví dụ: JFET hoạt động với thông số $I_{GSS} = -2 \text{ nA}$ ứng với $V_{GS} = -20 \text{ V}$. Xác định điện trở ngõ vào R_{IN}

Giải

Áp dụng phương trình....

$$R_{IN} = \left| \frac{V_{GS}}{I_{GSS}} \right| = \left| \frac{-20V}{-2nA} \right| = 10000 \text{ M}\Omega$$

Điện trở tại cực máng – nguồn với tín hiệu AC (AC drain-to-Source Resistance)

Theo đường đặc tuyến $I - V$, tại vị trí trên giá trị điện thế pinch-off, thì dòng điện cực máng (I_D) tương đối ổn định khi điện áp V_{DS} thay đổi. Do đó, nếu V_{DS} có thay đổi thì giá trị dòng điện I_D chỉ thay đổi rất nhỏ không đáng kể dẫn đến giá trị điện trở tại vị trí này rất nhỏ, ký hiệu là r'_{ds} . Giá trị điện trở này được biểu diễn bởi phương trình sau

$$r'_{ds} = \left| \frac{\Delta V_{DS}}{\Delta I_D} \right|$$


2.3 Phân cực của JFET (JFET biasing)

Commented [TQN9]: Trang 415

Tương tự như phân cực của linh kiện BJT, mục đích của việc phân cực JFET là thiết lập giá trị dòng điện tại cực máng bằng cách chọn giá trị điện áp cổng – nguồn sao cho phù hợp, từ đó xác định giá trị điểm tĩnh Q tốt nhất. Phân cực JFET gồm ba loại: tự phân cực, phân cực bằng cầu chia thế và phân cực cố định.

2.3.1 Tự phân cực

Tự phân cực là loại phân cực phổ biến của linh kiện JFET. Chú ý rằng JFET luôn hoạt động ở trạng thái cực cổng – nguồn phân cực nghịch, đồng nghĩa với giá trị điện áp V_{GS} luôn âm đối với JFET kênh n và V_{GS} luôn dương với JFET kênh p. Điều này được mô tả như hình ...



Hình 33: Mạch mô tả quá trình tự phân cực của JFET ($I_S = I_D$): a) JFET kênh n; b) JFET kênh p

Đối với JFET kênh n (hình ...a), dòng I_S bị sụt áp trên điện trở R_S . Khi đó $V_G = 0$, $I_S = I_D$ và $V_S = I_S R_S = I_D R_S$ thì

$$V_{GS} = V_G - V_S = 0 - I_D R_S = -I_D R_S$$

Đối với JFET kênh p (hình ...b), thì V_{GS} luôn dương nên

$$V_{GS} = +I_D R_S$$

Vậy JFET kênh n và JFET kênh p hoạt động giống nhau nhưng giá trị điện thế V_{GS} ngược nhau. Do đó, JFET kênh n sẽ được sử dụng để minh họa các phương trình sau. Giá trị điện áp tại cực máng so với mass được xác định như sau:

$$V_{DS} = V_D - V_S = V_{DD} - I_D (R_D + R_S)$$

Ví dụ: Cho mạch điện JFET kênh n tự phân cực với các thông số như hình... Tính V_{DS} và V_{GS} .

Giải

$$V_S = I_D R_S = (5\text{mA})(220\Omega) = 1,1\text{ V}$$


$$V_D = V_{DD} - I_D R_D = 15\text{ V} - (5\text{mA})(1\text{k}\Omega) = 15\text{ V} - 5\text{ V} = 10\text{ V}$$

Suy ra

$$V_{DS} = V_D - V_S = 10\text{ V} - 1,1\text{ V} = 8,9\text{ V}$$

Với $V_G = 0$

$$V_{GS} = V_G - V_S = 0\text{ V} - 1,1\text{ V} = -1,1\text{ V}$$



Hình 34: Mạch điện JFET kênh n hoạt động ở trạng thái tự phân cực.

Xác định giá trị điểm tĩnh Q trong trường hợp JFET hoạt động ở trạng thái tự phân cực.

Chúng ta có thể xác định giá trị điểm tĩnh Q của JFET kênh n bằng cách xác định giá trị thông số I_D và giá trị V_{GS} . Từ đó giá trị R_S được tính theo phương trình:



$$R_S = \left| \frac{V_{GS}}{I_D} \right|$$

Có hai cách xác định giá trị I_D và V_{GS} :

- Cách 1: từ đường đặc tuyến $I - V$ của JFET kênh n, chúng ta sẽ suy ra giá trị I_D và giá trị V_{GS} .

- Cách 2: sử dụng phương trình Để tính giá trị I_{DSS} và $V_{GS(off)}$ từ bảng thông số linh kiện JFET.


Hai ví dụ sau đây sẽ minh họa rõ hơn về hai cách xác định giá trị điểm tĩnh Q.



(Midpoint Bias): Thông thường, giá trị điểm tĩnh Q thường được chọn nằm gần điểm chính giữa của đường cong I – V, nghĩa là tại vị trí $I_D = I_{DSS}/2$. Theo phương trình... thì giá trị I_D xấp xỉ bằng một nửa giá trị $I_{DSS}/2$ khi $V_{GS} = V_{GS(off)}/3.4$


$$I_D \cong I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right)^2 = (25\text{ mA}) \left(1 - \frac{V_{GS(off)}/3.4}{V_{GS(off)}} \right)^2 = 0,5 I_{DSS}$$

Với cách chọn như vậy, chúng ta sẽ xác định được điểm giữa của đường cong theo giá trị I_D . Bên cạnh đó, phải chọn R_G đủ lớn để tránh dòng lớn qua tải và giá trị R_D được chọn sao cho $V_{DS} = V_{DD}/2$. Ví dụ sau đây sẽ minh họa rõ hơn điều này.

Ví dụ: Dựa vào bảng thông số linh kiện (hình...). Tính giá trị R_S và R_D trong sơ đồ mạch được mô tả trong bên. Giải Ta có: $I_D \cong \frac{I_{DSS}}{2} = \frac{1 \text{ mA}}{2} = 0,5 \text{ mA}$ $V_{GS} \cong \frac{V_{GS(off)}}{3.4} = \frac{-0,5 \text{ V}}{3.4} = -147 \text{ mV}$ Suy ra $R_S = \left \frac{V_{GS}}{I_D} \right = \frac{147 \text{ mV}}{0,5 \text{ mA}} = 294 \, \Omega$ $R_D = \frac{V_{DD} - V_D}{I_D} = \frac{12 \text{ V} - 6 \text{ V}}{0,5 \text{ mA}} = 12 \text{ k}\Omega$	 Hình 36
---	--

Commented [TQN10]: Trang 418

Ví dụ: xác định giá trị điểm tĩnh Q của linh kiện JFET trong hình sau.



Hình 37: Sơ đồ mạch và đặc tuyến I - V của JFET tự phân cực.

Giải:


Khi $I_D = 0$ thì $V_{GS} = -I_D R_S = (0)(680 \Omega) = 0 V$

Mặt khác, $I_{DSS} = I_D = 4 \text{ mA}$ nên $V_{GS} = -I_D R_S = (4 \text{ mA})(680 \Omega) = -2,72 V$

Từ đó, kẻ một đường thẳng màu đỏ như hình ..., đường thẳng đó cắt đường cong tại đâu thì đó là điểm tĩnh Q. Dựa vào đồ thì đó, giá trị điểm tĩnh Q là $I_D = 2,25 \text{ mA}$ và $V_{GS} = -1,5 V$.

2.3.2 Phân cực bằng cầu chia thế

Phân cực bằng cầu chia thế sử dụng JFET kênh n được mô tả như hình.... Điện thế tại cực nguồn của JFET phải dương hơn điện thế tại cực cổng của JFET sao cho tại vị trí cực cổng – nguồn ở trạng thái phân cực nghịch.



Hình 38: Phân cực bằng cầu chia thế sử dụng JFET kênh n ($I_D = I_S$)

Điện thế tại cực nguồn

$$V_S = I_D R_S$$

Điện thế cực cổng phụ thuộc vào giá trị của R_1 và R_2 và được tính toán bằng phương trình

$$V_G = \left(\frac{R_2}{R_1 + R_2} \right) V_{DD}$$

Điện thế tại cực cổng – nguồn là

$$V_{GS} = V_G - V_S$$

Dòng điện tại cực máng (I_D)

$$I_D = \frac{V_S}{R_S} = \frac{V_G - V_{GS}}{R_S}$$

Ví dụ: Xác định giá trị I_D và V_{GS} của JFET kênh n được phân cực bằng cầu chia thế như **hình** với giá trị $V_D \sim 7 \text{ V}$.

Giải


$$I_D = \frac{V_{DD} - V_D}{R_D} = \frac{12 \text{ V} - 7 \text{ V}}{3,3 \text{ k}\Omega} = \frac{5 \text{ V}}{3,3 \text{ k}\Omega} = 1,52 \text{ mA}$$

Giá trị V_{GS} được tính như sau:

$$V_S = I_D R_S = (1,52 \text{ mA})(2,2 \text{ k}\Omega) = 3,34 \text{ V}$$

$$V_G = \left(\frac{R_2}{R_1 + R_2} \right) V_{DD} = \left(\frac{1 \text{ M}\Omega}{7,8 \text{ M}\Omega} \right) 12 \text{ V} = 1,54 \text{ V}$$

$$V_{GS} = V_G - V_S = 1,54 \text{ V} - 3,34 \text{ V} = -1,8 \text{ V}$$



Hình 39

Đặc tuyến I – V của JFET phân cực bằng cầu chia thế.

Đối với phương pháp phân cực bằng cầu chia thế cho JFET thì chúng ta có thể sử dụng phương pháp tự phân cực cho JFET như mô tả ở trên để tìm tọa độ điểm tĩnh Q trên đường đặc tuyến I – V. Đối với JFET được phân cực bằng cầu chia thế, khi dòng cực máng $I_D = 0$ thì V_{GS} không bằng không. Do đó, đường tải tĩnh (dc load line) ứng với phân cực bằng cầu chia thế được xác định như sau:

Đối với $I_D = 0$

$$V_S = I_D R_S = (0) R_S = 0 \text{ V}$$

$$V_{GS} = V_G - V_S = V_G - 0 \text{ V} = V_G$$


Do đó, một điểm đầu tiên được xác định để biểu diễn đường tải tĩnh là $I_D = 0$ và $V_{GS} = V_G$.

Đối với $V_{GS} = 0$

$$I_D = \frac{V_G - V_{GS}}{R_S} = \frac{V_G}{R_S}$$


Vậy điểm cuối cùng của đường tải tĩnh là $I_D = \frac{V_G}{R_S}$ và $V_{GS} = 0$

Từ đó, đường tải tĩnh (dc load line) của JFET ở trạng thái phân cực bằng cầu chia thế được biểu diễn như hình ...



Hình 40: Đường tải tĩnh của JFET ở trạng thái phân cực bằng cầu chia thế.

Ví dụ: Xác định điểm tĩnh Q của JFET ở trạng thái phân cực bằng cầu chia thế như hình bên dưới.



Hình 41

Giải

Khi $I_D = 0$ thì

$$V_{GS} = V_G = \left(\frac{R_2}{R_1 + R_2} \right) V_{DD} = \left(\frac{2,2 \text{ M}\Omega}{4,4 \text{ M}\Omega} \right) 8 \text{ V} = 4 \text{ V}$$

Suy ra, tọa độ đầu tiên là $I_D = 0$ và $V_{GS} = 4 \text{ V}$

Khi $V_{GS} = 0 \text{ V}$ thì

$$I_D = \frac{V_G - V_{GS}}{R_S} = \frac{V_G}{R_S} = \frac{4 \text{ V}}{3,3 \text{ k}\Omega} = 1,2 \text{ mA}$$

Tọa độ thứ hai để biểu diễn đường tải tĩnh là $I_D = 1,2 \text{ mA}$ và $V_{GS} = 0 \text{ V}$.

Nối hai tọa độ và giao điểm của đường tải tĩnh với đường cong $I - V$ chính là điểm tĩnh Q với giá trị là: $V_{GS} = -1,8 \text{ V}$ và $I_D = 1,8 \text{ mA}$.

2.3.3 Phân cực cố định


Phương pháp này nhằm tăng tính ổn định giá trị điểm tĩnh Q của JFET bằng cách điều khiển dòng cực máng I_D tại ngõ ra mà không phụ thuộc vào điện thế V_{GS} như hai phương pháp mô tả bên trên. Để thực hiện điều này, một nguồn dòng không đổi được cấp vào cực nguồn của JFET kênh n như hình...a. Khi đó, dòng tại cực nguồn được mô tả bằng phương trình:

$$I_E = \frac{V_{EE} - V_{BE}}{R_E} \cong \frac{V_{EE}}{R_E}$$

Với $I_E \cong I_D$

$$I_E \cong \frac{V_{EE}}{R_E}$$

Như vậy, đường tải tĩnh của JFET ở trạng thái phân cực cố định này là đường ngang song song với trục hoành như **hìnhb**



Hình 42: JFET kênh n ở trạng thái phân cực cố định: a) sơ đồ mạch JFET phân cực cố định; b) đường tải tĩnh ứng với trạng thái phân cực cố định.

Ví dụ: JFET phân cực cố định như hình trên... với các thông số sau: $V_{DD} = 9 \text{ V}$, $V_{EE} = -6 \text{ V}$, $R_G = 10 \text{ M}\Omega$, dòng $I_D = 10 \text{ mA}$ và $V_D = 5 \text{ V}$. Xác định giá trị R_E và R_D .

Giải

$$R_E = \frac{V_{EE}}{I_D} = \frac{6 \text{ V}}{10 \text{ mA}} = 600 \Omega$$

$$R_D = \frac{V_{DD} - V_D}{I_D} = \frac{9 \text{ V} - 5 \text{ V}}{10 \text{ mA}} = 400 \Omega$$


2.4 Chuyển tiếp Ohmic

Vùng Ohmic luôn xuất hiện trong đồ thị đặc trưng $I - V$ của linh kiện FET và giá trị điện trở trong vùng Ohmic này sẽ được kiểm soát bởi điện thế V_{GS} . Vùng Ohmic được xác định từ gốc của các đường đặc tuyến kéo dài đến điểm bắt đầu của vùng hoạt động (tại vị trí $V_{GS} = 0 \text{ V}$) như hình.... Các đường cong trong vùng Ohmic này có độ dốc tương đối ổn định ứng với giá trị dòng cực máng I_D nhỏ, hay nói cách khác chính là độ dẫn điện từ cực máng đến cực nguồn (G_{DS}) của JFET:

$$G_{DS} \cong \frac{I_D}{V_{DS}}$$

Mặt khác, điện trở giữa hai cực máng – nguồn là

$$R_{DS} = \frac{1}{G_{DS}} \cong \frac{V_{DS}}{I_D}$$




Hình 43: Vùng Ohmic của JFET

The JFET as a Variable Resistance: JFET có thể phân cực trong cả vùng hoạt động và vùng Ohmic. Trong vùng Ohmic, giá trị điện trở có thể biến thiên tùy thuộc vào sự thay đổi giá trị điện áp V_{GS} ứng với sự thay đổi giá trị điểm tĩnh Q (hình....). Để làm được

điều này, giá trị dòng bão hòa $I_{D(sat)}$ sẽ được chọn nhỏ hơn giá trị dòng I_{DSS} sao cho đường tải tĩnh khi biểu diễn sẽ cắt hầu hết các đường cong $I - V$ trong vùng Ohmic như hình...

Trong trường hợp này, dòng $I_{D(sat)}$ là

$$I_{D(sat)} = \frac{V_{DD}}{R_D} = \frac{12\text{ V}}{24\text{ k}\Omega} = 0,5\text{ mA}$$



Hình 44: Đường tải tĩnh cắt các đường cong trong vùng Ohmic của JFET

Ví dụ: Cho JFET kênh n với các thông số như hình bên dưới. Giá trị V_{GS} từ 0 V đến – 3 V ứng với các giá trị điểm tĩnh Q là:


Q₀: $I_D = 0,360\text{ mA}$; $V_{DS} = 0,13\text{ V}$

Q₂: $I_D = 0,35\text{ mA}$; $V_{DS} = 0,42\text{ V}$

Q₁: $I_D = 0,355\text{ mA}$; $V_{DS} = 0,27\text{ V}$

Q₃: $I_D = 0,33\text{ mA}$; $V_{DS} = 0,97\text{ V}$

Xác định giá trị R_{DS}



Giải

$$Q_0: R_{DS} = \frac{V_{DS}}{I_D} = \frac{0,13 \text{ V}}{0,36 \text{ mA}} = 361 \Omega$$

$$Q_1: R_{DS} = \frac{V_{DS}}{I_D} = \frac{0,27 \text{ V}}{0,355 \text{ mA}} = 760 \Omega$$


$$Q_2: R_{DS} = \frac{V_{DS}}{I_D} = \frac{0,42 \text{ V}}{0,27 \text{ mA}} = 1,2 \text{ k}\Omega$$

$$Q_3: R_{DS} = \frac{V_{DS}}{I_D} = \frac{0,6 \text{ V}}{0,26 \text{ mA}} = 2,9 \text{ k}\Omega$$

Vậy giá trị R_{DS} thay đổi từ 361 Ω đến 2,9 k Ω khi V_{GS} thay đổi từ 0 V đến -3 V

Điểm tĩnh Q.

Trong một số bộ khuếch đại, giá trị điện trở của JFET có thể được thay đổi theo tín hiệu ac mà không ảnh hưởng đến tín hiệu dc bằng cách đặt giá trị dòng I_D và giá trị điện thế V_{DS} là 0, với cách đặt này thì vị trí điểm tĩnh Q sẽ ở vị trí 0 (như hình...). Để giá trị điểm tĩnh Q tại vị trí gốc thì nên thêm một tụ điện tại ngõ ra cực máng của JFET. Việc sử dụng tụ điện này sẽ làm cho các giá trị dc (I_D và V_{GS}) bằng 0 nên chỉ còn giá trị ac của điện thế V_{GS} và dòng I_D cho với giá trị dòng I_D tại cực máng sẽ phụ thuộc rất nhiều vào điện thế V_{GS} .



Hình 45: Điểm tĩnh Q của JFET đặt tại gốc tọa độ.

Tại vị trí gốc O thì $V_{DS} = 0\text{ V}$ và $I_D = 0\text{ mA}$, khi đó, độ dẫn được tính bằng công thức là

$$g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right)$$

Với g_m là độ dẫn và g_{m0} là độ dẫn khi điện thế $V_{GS} = 0\text{ V}$ và g_{m0} được tính như sau:

$$g_{m0} = \frac{2I_{DSS}}{|V_{GS(off)}|}$$

Ví dụ: Dựa vào hình trên, tính giá trị r'_{ds} khi $V_{GS} = -2\text{ V}$, $I_{DSS} = 2,5\text{ mA}$ và $V_{GS(off)} = -4\text{ V}$.

Giải

Khi $V_{GS} = 0\text{ V}$ thì

$$g_{m0} = \frac{2I_{DSS}}{|V_{GS(off)}|} = \frac{2 \cdot (2,5\text{ mA})}{4\text{ V}} = 1,25\text{ mS}$$

Do đó, giá trị g_m là

$$g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right) = 1,25\text{ mS} \left(1 - \frac{-2\text{ V}}{-4\text{ V}} \right) = 0,625\text{ mS}$$

Suy ra

$$r'_{ds} = \frac{1}{g_m} = \frac{1}{0,625 \text{ mS}} = 1,6 \text{ k}\Omega$$


2.5 Tổng quan về MOSFET

Commented [TQN11]: Trang 431

MOSFET là loại linh kiện sử dụng điện trường để điều khiển kênh dẫn dựa trên cấu trúc MOS (metal – oxide – semiconductor). MOSFET khác rất nhiều so với JFET vì linh kiện này không sử dụng chuyển tiếp pn thay vào đó là cấu trúc MOS (kim loại – điện môi – bán dẫn). Có hai loại MOSFET, đó là E-MOSFET và D-MOSFET.

E-MOSFET (Enhancement MOSFET)


E-MOSFET là loại MOSFET có thể tăng cường dòng hạt tải tại kênh dẫn và vùng đảo điện tích có thể thay đổi được (hình...a), chúng khác rất nhiều so với D-MOSFET. Nguyên tắc hoạt động của E-MOSFET chính là khả năng tạo ra vùng đảo điện tích (trong bán dẫn loại p) tại vị trí tiếp giáp điện môi – bán dẫn (dưới lớp SiO₂) như hình...b.



Hình 46: E-MOSFET kênh n: a) cấu trúc cơ bản; b) Vùng đảo điện tích hình thành kênh dẫn electron từ cực nguồn đến cực máng.

Điều này được giải thích như sau, đối với E-MOSFET kênh n, một điện thế dương V_{GS} được cấp vào sao cho xuất hiện vùng đảo điện tích ngay dưới lớp SiO_2 nhằm hình thành kênh dẫn hạt tải (electron) từ cực nguồn đến cực máng. Hơn thế nữa, sự tăng cường số lượng electron trong kênh dẫn (hay nói cách khác là thay đổi độ rộng kênh dẫn) có thể điều khiển bằng cách thay đổi giá trị điện thế V_{GS} . Đây là điểm khác biệt rất quan trọng của E-MOSFET đối với D-MOSFET.

Ký hiệu của E-MOSFET kênh n và kênh p thường sử dụng trong các mạch điện được chỉ ra như hình....




Hình 47: Ký hiệu của E-MOSFET: a) kênh n; b) kênh p

Các đường nét đường chính là kênh dẫn hạt tải từ cực nguồn đến cực máng (hay còn gọi là vùng đảo điện tích), nhưng kênh dẫn này là kênh dẫn ảo, nghĩa là kênh dẫn chỉ xuất hiện khi một điện thế V_{GS} được cấp vào sao cho $V_{GS} > V_{GS(th)}$, với $V_{GS(th)}$ (threshold) là điện thế ngưỡng để E-MOSFET bắt đầu hoạt động.

D-MOSFET (Depletion MOSFET)

D-MOSFET là linh kiện thuộc họ MOSFET nhưng khác với E-MOSFET, sự khác biệt này chính là D-MOSFET có sẵn kênh dẫn hạt tải từ cực nguồn đến cực máng (hình...). Cấu tạo cơ bản của D-MOSFET kênh n chính là cực nguồn và cực máng được tạo ra bên trong bán dẫn loại p và được nối với nhau bằng một kênh dẫn (hay gọi là lớp đảo điện tích loại n) ngay bên dưới lớp điện môi SiO_2 . D-MOSFET kênh p cũng hoạt động tương tự với

kênh n nhưng với điện thế V_{GS} và V_{DS} có giá trị âm trong khi D-MOSFET kênh n thì V_{GS} và V_{DS} có giá trị dương. Trong phần này, D-MOSFET kênh n sẽ được sử dụng xuyên suốt để mô tả quá trình hoạt động.




Hình 48: Cấu trúc cơ bản của D-MOSFET: a) kênh n; b) kênh p

D-MOSFET có thể hoạt động ở hai chế độ: chế độ tăng cường điện tích hoặc chế độ nghèo điện tích. Phần quan trọng nhất của MOSFET chính là cấu trúc MOS, do cấu tạo của MOS mà cực cổng được cách điện hoạt động toàn so với cực nguồn và cực máng. Do đó, có thể cấp điện thế V_{GS} âm hoặc dương để đưa D-MOSFET hoạt động ở chế độ nghèo hoặc tăng cường.


Chế độ nghèo điện tích (Depletion mode): Trong trường hợp này, cực cổng – lớp oxit – lớp bán dẫn loại p như một tụ điện. Khi cấp một điện áp V_{GS} âm ($V_{GS} = V_{GG}$) và nhỏ hơn $V_{GS(off)}$ như hình...a nghĩa là tại cực cổng hầu hết là các electron mang điện tích. Mặt khác, do $V_{GS} < 0$ thì một điện trường được cấp vào sẽ kéo các electron ra khỏi kênh dẫn và để lại các ion dương tại vị trí đó. Do đó, số lượng electron trong kênh dẫn cạn kiệt dẫn đến giảm độ dẫn của kênh. Hơn nữa, điện áp V_{GS} đặt trên cực cổng càng âm thì sự suy giảm electron trong kênh dẫn càng lớn. Khi V_{GS} vừa đủ âm thì kênh dẫn hoàn toàn cạn kiệt electron và điện áp tại cực lúc này bằng 0, lúc này gọi là chế độ nghèo điện tích được minh họa như hình...a.

Chế độ tăng cường điện tích (Enhancement mode): Chế độ này sẽ ngược với chế độ nghèo điện tích như đã trình bày trên. Một điện áp V_{GS} dương điện cấp vào hai cực cổng và cực nguồn (hình...b) khi đó, các electron sẽ được tích đầy kênh dẫn làm cho mật độ electron trong kênh dẫn tăng lên đáng kể, lúc này gọi là chế độ tăng cường điện tích.



Hình 49: Nguyên tắc hoạt động của D-MOSFET kênh n

Ký hiệu của D-MOSFET: Ký hiệu của D-MOSFET kênh n và kênh p được thể hiện như hình ...




Hình 50: Ký hiệu của D-MOSFET: a) kênh n; b) kênh p

2.6 Đặc tuyến và thông số của MOSFET

Trong phần này chúng ta sẽ thảo luận một số vấn đề về thông số và đặc tuyến của MOSFET

Đặc tuyến của E-MOSFET

Đối với E-MOSFET thì loại này chỉ sử dụng chế độ tăng cường điện tích nghĩa là V_{GS} dương đối với kênh n và V_{GS} âm đối với kênh p. Hình.... mô tả các đường cong đặc tuyến chung cho E-MOSFET kênh n và kênh p. Theo như hình đặc tuyến thì dòng I_D bằng 0 khi V_{GS} bằng 0 và E-MOSFET không có giá trị I_{DSS} như JFET và D-MOSFET. Lưu ý rằng, dòng I_D sẽ không bằng không nếu V_{GS} không giảm đến vị trí gần như 0 (như hình...) và vị trí này gọi là điện áp ngưỡng (threshold voltage), ký hiệu là $V_{GS(th)}$.



Hình 51: Đường cong đặc tuyến của E-MOSFET: a) kênh n; b) kênh p

Đồ thị đường cong đặc tuyến của E-MOSFET khác với JFET và D-MOSFET vì đường cong bắt đầu tại vị trí $V_{GS(th)}$ tại trục hoành thay vì $V_{GS(off)}$ và không bao giờ cắt trục tung. Phương trình đường cong đặc tuyến của E-MOSFET là

$$I_D = K(V_{GS} - V_{GS(th)})^2$$

Hằng số K phụ thuộc và từng loại MOSFET và có thể xác định dựa theo bảng thông số linh kiện bằng cách lấy giá trị đỉnh của I_D gọi là $I_{D(on)}$ tại giá trị V_{GS} cho trước và thay vào **phương trình** trên để tính được hằng số K. Ví dụ sau đây sẽ thể cách tính giá trị hằng số K.

Ví dụ: Cho bảng thông số (theo www.fairchild.com) của linh kiện 2N7002 E-MOSFET với $I_{D(on)} = 500 \text{ mA}$ (min) tại $V_{GS} = 10 \text{ V}$ và $V_{GS(th)} = 1 \text{ V}$. Tính dòng I_D khi $V_{GS} = 5 \text{ V}$.

Giải


Đầu tiên, tính hằng số K theo **phương trình ...**

$$K = \frac{I_{D(on)}}{(V_{GS} - V_{GS(th)})^2} = \frac{500 \text{ mA}}{(10 \text{ V} - 1 \text{ V})^2} = 6,17 \text{ mA/V}^2$$

Từ đó I_D khi $V_{GS} = 5 \text{ V}$ được tính như sau

$$I_D = K(V_{GS} - V_{GS(th)})^2 = \left(6,17 \frac{\text{mA}}{\text{V}^2}\right)(5 \text{ V} - 1 \text{ V})^2 = 98,7 \text{ mA}$$

Đặc tuyến của D-MOSFET



Hình 52: Đường cong đặc tuyến của D-MOSFET: a) kênh n; b) kênh p

Như đã trình bày ở trên, D-MOSFET có thể hoạt động ở hai chế độ: chế độ nghèo điện tích ($V_{GS} < 0$), chế độ tăng cường điện tích ($V_{GS} > 0$) và đường cong đặc tuyến của D-MOSFET kênh n và kênh p được thể hiện bởi **hình...** với vị trí $V_{GS} = 0$ ứng với giá trị I_{DSS} và $I_D = 0$ ứng với $V_{GS(off)}$. Giống với JFET, $V_{GS(off)} = -V_P$ đối với D-MOSFET.

Ví dụ: Cho D-MOSFET với thông số $I_{DSS} = 10 \text{ mA}$ và $V_{GS(off)} = -8 \text{ V}$.

- Đây là D-MOSFET kênh n hay kênh p?
- Tính I_D khi $V_{GS} = -3 \text{ V}$
- Tính I_D khi $V_{GS} = +3 \text{ V}$.

Giải

a) Vì $V_{GS(off)} < 0$ nên đây là D-MOSFET kênh n.

b) Khi $V_{GS} = -3 \text{ V}$

$$I_D \cong I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right)^2 = (10 \text{ mA}) \left(1 - \frac{-3 \text{ V}}{-8 \text{ V}} \right)^2 = 3,91 \text{ mA}$$

c) Khi $V_{GS} = +3 \text{ V}$

Làm tương tự, suy ra $I_D = 18,9 \text{ mA}$.

2.7 MOSFET biasing

MOSFET ở trạng thái phân cực có ba dạng, đó là phân cực cố định (zero bias), phân cực bằng cầu chia thế (voltage-divider bias) và phân cực hồi tiếp (drain-feedback bias). Trạng thái phân cực rất quan trọng trong việc khuếch đại tín hiệu sử dụng FET, điều này sẽ được trình bày trong chương sau.

Phân cực cho E-MOSFET

Vì E-MOSFET có giá trị V_{GS} lớn hơn $V_{GS(th)}$ nên dạng phân cực cố định không thể sử dụng. **Hình ...** thể hiện hai dạng phân cực còn lại của E-MOSFET (D-MOSFET cũng có thể sử dụng hai dạng phân cực này). Trong phần này, MOSFET kênh n sẽ được sử dụng để trình bày các dạng phân cực. Dạng phân cực bằng cầu chia thế và phân cực hồi tiếp có chung mục đích là điện thế tại cực cổng phải dương hơn so với điện thế tại cực nguồn,


nghĩa là $V_{GS} > V_{GS(th)}$. Một số công thức của phân cực bằng cầu chia thế trong **hình ...a** là

$$V_{GS} = \left(\frac{R_2}{R_1 + R_2} \right) V_{DD}$$

$$V_{DS} = V_{DD} - I_D R_D$$

Với

$$I_D = K(V_{GS} - V_{GS(th)})^2$$



Hình 53: Phân cực của E-MOSFET: a) phân cực bằng cầu chia thế; b) phân cực hồi tiếp

Trong phân cực hồi tiếp (**hình...b**) thì dòng điện tại cực cổng là không đáng kể dẫn đến không có hiện tượng sụt áp trên R_G . Khi đó $V_{GS} = V_{DS}$. Chú ý, có thể

Ví dụ: Tính giá trị V_{GS} và V_{DS} của E-MOSFET theo mạch điện **hình...** với các thông số sau:

$I_{D(on)} = 200 \text{ mA}$ khi $V_{GS} = 4 \text{ V}$ và $V_{GS(th)} = 2 \text{ V}$.

Giải

Dựa theo công thức phân cực bằng cầu chia thế

$$V_{GS} = \left(\frac{R_2}{R_1 + R_2} \right) V_{DD} = \left(\frac{15 \text{ k}\Omega}{100 \text{ k}\Omega + 15 \text{ k}\Omega} \right) 24 \text{ V} = 3,13 \text{ V}$$

Muốn tính giá trị V_{DS} , trước tiên giá trị hằng số K được tính theo công thức


$$K = \frac{I_{D(on)}}{(V_{GS} - V_{GS(th)})^2} = \frac{200 \text{ mA}}{(4 \text{ V} - 2 \text{ V})^2} = 50 \text{ mA/V}^2$$

Tiếp theo, dòng I_D khi $V_{GS} = 3,13 \text{ V}$ được tính như sau

$$I_D = K(V_{GS} - V_{GS(th)})^2 = \left(50 \frac{\text{mA}}{\text{V}^2} \right) (3,13 \text{ V} - 2 \text{ V})^2 = 63,8 \text{ mA}$$

Cuối cùng, V_{DS} được tính là

$$V_{DS} = V_{DD} - I_D R_D = 24 \text{ V} - (63,8 \text{ mA})(200 \Omega) = 11,2 \text{ V}$$




Hình 54: Mạch phân cực bằng cầu chia thế sử dụng E-MOSFET

Ví dụ: Xác định dòng I_D trong **hình** với $V_{GS(th)} = 3 \text{ V}$

Giải

Theo **hình....** thì $V_{GS} = 8,5 \text{ V}$. Đây là phân cực hồi tiếp cho nên $V_{GS} = V_{DS} = 8,5 \text{ V}$.

$$I_D = \frac{V_{DD} - V_{DS}}{R_D} = \frac{15 \text{ V} - 8,5 \text{ V}}{4,7 \text{ k}\Omega} = 1,38 \text{ mA}$$




Hình 55: Mạch phân cực hồi tiếp sử dụng E-MOSFET

Phân cực cho D-MOSFET

Nhắc lại, D-MOSFET có thể hoạt động ở hai trạng thái là $V_{GS} < 0$ và $V_{GS} > 0$. Một cách đơn giản nhất của phân cực là đặt $V_{GS} = 0$ V sao cho tín hiệu xoay chiều tại cực cổng biến thiên quanh giá trị 0 V. MOSFET ở dạng phân cực cố định được chỉ ra như **hình...a**. Khi $V_{GS} = 0$ V, $I_D = I_{DSS}$ thì V_{DS} được tính như sau:

$$V_{DS} = V_{DD} - I_{DSS}R_D$$

Điện trở R_G (**hình...b**) đóng vai trò cách lý tính hiệu xoay chiều so với đất tại ngõ vào cực cổng. Mặt khác, không có nguồn một chiều áp vào cực cổng, nghĩa là không có dòng điện một chiều I_G tại cực cổng do đó điện trở R_G sẽ không ảnh hưởng đến giá trị điện thế V_{GS} khi MOSFET ở trạng thái phân cực.




Hình 56: Phân cực cố định sử dụng D-MOSFET

Ví dụ: Tính giá trị V_{DS} của mạch điện (hình...) với các thông số của MOSFET cho trước là $V_{GS(off)} = -8\text{ V}$ và $I_{DSS} = 12\text{ mA}$.

Giải

Trong trường hợp này thì $I_D = I_{DSS} = 12\text{ mA}$ nên
 $V_{DS} = V_{DD} - I_{DSS}R_D = 18\text{ V} - (12\text{ mA})(620\Omega) = 10,6\text{ V}$



Hình 57

2.8 Xử lý lỗi khi sử dụng FET


Trong phần này, chúng ta sẽ thảo luận một số lỗi thường xảy ra trong các mạch điện sử dụng linh kiện FET và phương pháp giải quyết lỗi đó.

Một số lỗi trong mạch tự phân cực của JFET

Trường hợp 1: $V_D = V_{DD}$

Khi trường hợp này xảy ra thì dòng điện I_D tại cực máng (dòng ngõ ra) sẽ bằng không vì không xảy ra sụt điện áp trên điện trở R_D được chỉ ra như hình...a. Khắc phục lỗi trong trường hợp này, trước tiên phải kiểm tra kĩ các vị trí tiếp xúc (hay kết nối) có tốt hay không. Tiếp theo, chúng ta sẽ ngắt các nguồn điện cấp vào cực cổng và cực máng để kiểm tra các điện trở còn hoạt động hay không. Nếu tất cả các kiểm tra về vị trí kết nối và điện trở đều tốt thì linh kiện JFET đã bị hỏng. Các lỗi sau đây thường xảy ra trong trường hợp ($V_D = V_{DD}$) này:

1. Không kết nối đất (nối mass) tại điện trở R_S .
2. Điện trở R_S đang bị hở, nghĩa là từ cực nguồn đến vị trí nối đất đang bị hở.
3. Bị hở tại cực máng.
4. Bị hở tại cực nguồn
5. Bị hở giữa cực máng và cực nguồn bên trong linh kiện JFET.



Hình 58: Hai lỗi trong mạch tự phân cực sử dụng JFET

Trường hợp 2: V_D nhỏ hơn giá trị V_D bình thường.

Trong trường hợp này, khi điện thế cấp vào tại cực máng nhỏ thì dòng điện I_D tại cực máng (dòng ngõ ra) sẽ lớn bởi vì sụt áp trên điện trở R_D quá nhiều được chỉ ra như hình...b. Các lỗi xảy ra trong trường hợp này là:


1. Điện trở R_G đang bị hở hoặc có thể bị hỏng.
2. Bị hở mạch tại cực cổng.
3. Bị hở cực cổng bên trong linh kiện JFET.

Bất kỳ lỗi nào trong ba lỗi trên gây ra sẽ các vùng nghèo bên trong linh kiện JFET biến mất. Khi đó kênh dẫn sẽ được mở rộng tối đa dẫn đến giá trị dòng I_D sẽ lớn tại cực máng do dòng I_D lúc này chỉ bị giới hạn bởi điện trở R_D và R_S và điện trở của kênh dẫn lúc này nhỏ

Một số lỗi trong mạch điện sử dụng D-MOSFET và E-MOSFET


Đối với mạch điện phân cực cố định sử dụng D-MOSFET, một lỗi rất khó phát hiện là khi cực cổng để hở, nghĩa là $V_{GS} = 0$ đồng thời giá trị dòng I_D tại ngõ ra đo được là không

thay đổi như hình ... Tuy nhiên, dòng I_D lại hoạt động không bình thường như mạch điện phân cực cố định của D-MOSFET.



Hình 59: Mạch phân cực cố định sử dụng D-MOSFET bị lỗi tại cực cổng dẫn đến dòng I_D không thay đổi: a) mạch bình thường; b) mạch bị hở tại cực cổng



Đối với mạch phân cực bằng cầu chia thế sử dụng E-MOSFET, khi điện trở R_1 bị hở dẫn đến giá trị điện thế tại cực cổng bằng không ($V_G = 0$). Khi đó, linh kiện E-MOSFET sẽ hoạt động như một công tắc thường mở bởi vì $V_{GS(th)} > 0$ được minh họa như hình ...a.




Hình 60: Lỗi trong mạch phân cực bằng cầu chia thế sử dụng E-MOSFET

Nếu R_2 bị hở, lúc này điện thế tại cực cổng sẽ là $+V_{DD}$ và điện trở của kênh dẫn rất thấp dẫn đến linh kiện E-MOSFET hoạt động như một công tắc thường đóng và dòng I_D tại cực máng chỉ bị giới hạn bởi điện trở R_D (hình....b).

Tóm tắt FETs (Field -Effect-Transistors)

JFETS JFETS  n channel p channel	- Chuyển tiếp pn tại cổng – nguồn phải phân cực nghịch - Điện thế V_{GS} điều khiển dòng I_D - Khi I_D là hằng số thì giá trị điện thế V_{DS} chính là điện thế pinch-off. - $I_{DSS} = I_D$ khi $V_{GS} = 0$ - $I_D \cong I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)^2$ - $g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)$ - $g_{m0} = \frac{2I_{DSS}}{ V_{GS(off)} }$
E-MOSFET E-MOSFETS  n channel p channel	- Chỉ hoạt động ở chế độ tăng cường điện tích - $V_{GS} > V_{GS(th)}$ - Chế độ tăng cường điện tích • Kênh n: $V_{GS} > 0$ • Kênh p: $V_{GS} < 0$ - Điện thế V_{GS} điều khiển dòng I_D - Khi $V_{GS} = V_{GS(th)}$ thì dòng I_D bắt đầu xuất hiện - Công thức dòng I_D $I_D = K(V_{GS} - V_{GS(th)})^2$ - Hằng số K được tính từ bảng thông số linh kiện theo giá trị $I_{D(on)}$ ứng với từng giá trị của I_D và V_{GS}.

D-MOSFET



- Có thể hoạt động ở chế độ nghèo điện tích và chế độ tăng cường điện tích

- Chế độ nghèo điện tích

- Kênh n: $V_{GS} < 0$
- Kênh p: $V_{GS} > 0$

- Chế độ tăng cường điện tích

- Kênh n: $V_{GS} > 0$
- Kênh p: $V_{GS} < 0$

- Điện thế V_{GS} điều khiển dòng I_D


- Khi $V_{GS} = V_{GS(off)}$ thì $I_D = 0$


- Khi $V_{GS} = 0$ thì $I_{DSS} = I_D$

- Phương trình dòng I_D

$$I_D \cong I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right)^2$$

Phân cực của JFET, E-MOSFET và D-MOSFET





Chương 9: FET AMPLIFIERS AND SWITCHING CIRCUITS


9.1 Bộ khuếch đại cực nguồn chung (The common – source Amplifiers)

Khi ứng dụng các mạch khuếch đại thì việc sử dụng FET sẽ có những thuận lợi quan trọng hơn so với BJT bởi vì trở kháng rất lớn tại ngõ vào khi sử dụng FET. Tuy nhiên, một số hạn chế của FET chính là độ méo dạng tín hiệu cao hơn và độ lợi thấp hơn so với BJT. Trong trường hợp này, bộ khuếch đại nguồn chung (CS) của FET có thể so sánh với bộ khuếch đại cực phát chung của BJT.

Chế độ tín hiệu AC của FET

Mạch điện tương đương của FET được mô tả như hình..... Trong hình...a xuất hiện điện trở nội giữa cực cổng - nguồn (r'_{gs}) và dòng điện tại cực nguồn sẽ bằng với giá trị $g_m V_{gs}$ sinh ra giữa cực máng - nguồn. Tương tự như vậy đối với điện trở nội giữa cực máng và cực nguồn (r'_{ds}). Hình ...b chính là mạch tương đương lý tưởng. Ở đây, điện trở nội r'_{gs} được đặt vào rất lớn sao cho giữa cực cổng – nguồn có hiện tượng hở mạch. Tương

tự như vậy đối với điện trở nội r'_{ds} nhưng r'_{ds} chỉ đặt vừa đủ lớn sao cho có thể bỏ qua điện trở này.




Hình 61: Mạch tương đương của bộ khuếch đại CS sử dụng FET

Mô hình mạch điện FET lý tưởng sử dụng điện trở R_d được mô tả như hình.....Lúc này, độ lợi của điện thế ac là

$$A_v = \frac{V_{ds}}{V_{gs}}$$

Với $V_{ds} = V_0$ và $V_{gs} = V_{in}$



Hình 62: Mạch tương đương lý tưởng của FET sử dụng điện trở R_d

Từ mạch tương đương (hình...) thì $V_{ds} = I_d R_d$

Mà $g_m = I_d / V_{gs}$

Suy ra $A_v = g_m R_d$


Ví dụ: Tính độ lợi của mạch điện sử dụng FET với thông số $g_m = 4 \text{ mS}$ và $R_d = 1,5 \text{ k}\Omega$

Giải

$$A_v = g_m R_d = (4 \text{ mS})(1,5 \text{ k}\Omega) = 6$$

Hoạt động của bộ khuếch đại sử dụng JFET

Bộ khuếch đại cực nguồn chung (CS) của JFET là một tín hiệu ac sẽ được cấp vào cực cổng và tín hiệu ac sẽ được lấy ra tại cực máng. Bộ khuếch đại CS sẽ không có điện trở tại cực nguồn hoặc có thể bỏ qua điện trở tại cực nguồn bằng cách mắc song song một tụ điện với điện trở R_S như hình...a. Điện trở R_G được mắc như hình... có hai mục đích: điện trở này sẽ giữ cho điện thế dc (điện thế một chiều) tại cực cổng xấp xỉ bằng 0 (bởi vì dòng I_{GSS} lúc này cực kì nhỏ) đồng thời cách ly tín hiệu ac (tín hiệu xoay chiều) với đất. Lúc này, điện áp do phân cực được tạo ra bởi sự sụt áp trên điện trở R_S .




Hình 63: Bộ khuếch đại cực nguồn chung (CS) của JFET

Tín hiệu điện thế ngõ vào gây ra điện thế tại cổng – nguồn biến thiên quay giá trị điểm tĩnh Q (V_{GSQ}) dẫn đến dòng I_D ngõ ra cũng biến thiên tương ứng so với sự biến thiên của tín hiệu ngõ vào. Khi dòng I_D tăng thì điện thế đặt trên điện trở R_D cũng tăng dẫn đến điện thế tại cực máng giảm. Dòng I_D tại ngõ ra sẽ biến thiên quanh giá trị điểm tĩnh Q và cùng pha với điện thế tại cổng – nguồn. Lúc này, điện thế tại cực máng – nguồn (V_{DS}) cũng sẽ biến thiên quanh giá trị điểm tĩnh Q (V_{DSQ}) và ngược pha 180° so với điện thế tại cực cổng – nguồn (V_{GS}) như **hìnhb**.

Đồ thị đặc tuyến

Đồ thị đường đặc tuyến $I_D - V_{GS}$ và $I_D - V_{DS}$ của JFET kênh n được chỉ ra như hình.... Trong hình ... **a**, một tín hiệu hình sin được cấp tại ngõ vào cực cổng – nguồn (V_{gs}) sẽ tạo ra một tín hiệu sin tương ứng tại ngõ ra cực máng – nguồn (I_d). Khi tín hiệu xoay chiều tại V_{gs} di chuyển từ vị trí điểm tĩnh Q đến vị trí âm hơn thì giá trị dòng I_d tại ngõ ra cực máng sẽ bắt đầu giảm từ vị trí điểm tĩnh Q .

Commented [TQN14]: Trang 472




Hình 64: Đường cong đặc tuyến của JFET: a) đặc tuyến $I_D - V_{GS}$; b) đặc tuyến $I_D - V_{DS}$

Hìnhb cũng thể hiện tín hiệu tại ngõ ra cực máng khi có tín hiệu ngõ vào tại cực cổng nhưng được thể hiện bằng đồ thị đặc tuyến $I_D - V_{DS}$. Tín hiệu ngõ vào tại cực cổng tạo ra tín hiệu ngõ dòng ngõ ra tại cực máng sẽ dao động lên xuống tại vị trí điểm tĩnh Q trên đường tải tĩnh (đường màu xanh lá). Bởi vì đường cong đặc tuyến của đồ thì $I_D - V_{DS}$ này không tuyến tính nên tín hiệu ngõ ra sẽ bị méo dạng rất nhiều.


Phân tích tín hiệu DC

Công việc đầu tiên trong quá trình phân tích bộ khuếch đại sử dụng JFET là xác định giá trị dòng I_D và điện thế tại cực nguồn V_S . Giá trị dòng I_D để xác định điểm tĩnh Q và có thể tính được giá trị V_D . Giá trị này có thể được tính toán hoặc xác định dựa vào đồ thị như **đã giới thiệu trong chương 8**. Bộ khuếch đại cực nguồn chung (CS) sử dụng JFET được mô tả như **hình**, mạch khuếch đại này sử dụng cho khuếch đại tín hiệu ac (xoay chiều) và dc (một chiều).



Hình 65: Bộ khuếch đại cực nguồn chung (CS) sử dụng JFET

Đối với bộ khuếch đại tín hiệu dc thì tụ điện C_2 sẽ được loại bỏ như **hình**.



Hình 66: Mạch khuếch đại tín hiệu dc sử dụng JFET

Phương pháp đồ thị

Như đã trình bày trong chương 8, chúng ta có thể sử dụng đường cong đặc tuyến để xác định giá trị tín hiệu ngõ vào và giá trị tín hiệu ngõ ra. Bên cạnh đó, dựa vào vị trí điểm tĩnh Q trên đồ thị thì chúng ta có thể biết được giá trị dòng I_D và giá trị điện thế V_{GS} .

Ví dụ: Xác định giá trị dòng I_D và giá trị điện thế V_{GS} tại vị trí điểm tĩnh Q của bộ khuếch đại JFET như hình... với $I_{DSS} = 4,3 \text{ mA}$ và $V_{GS(off)} = -7,7 \text{ V}$.


Giải

Dựa vào đồ thị đường cong đặc trưng của JFET trong chương 8 thì I_D và V_{GS} được tính như sau:

$$V_{GS} = 0,3V_{GS(off)} = -2,31\text{V} \text{ khi } I_D = I_{DSS}/2 = 2,15 \text{ mA}$$

$$V_{GS} = 0,5V_{GS(off)} = -2,31\text{V} \text{ khi } I_D = I_{DSS}/4 = 2,15 \text{ mA}$$

Từ đó, các tọa độ (I_D , V_{GS}) sẽ được biểu diễn như hình...a. Trong chương 8, đường tải tĩnh là đường thẳng bắt đầu từ vị trí gốc tọa độ O đến tọa độ ($I_D = I_{DSS}$, $V_{GS} = I_{DSS}R_S$). Ngược lại, từ điểm tĩnh Q (hình...b) có thể xác định giá trị I_D và giá trị V_{GS} , cụ thể: $I_D = 2,2 \text{ mA}$ và $V_{GS} = -2,4 \text{ V}$.



Hình 67

Phương pháp tính toán bằng công thức

Phương pháp này thì rất quen thuộc nhưng có phần đơn điệu hơn so với phương pháp đồ thị vì chúng ta sẽ giải hệ phương trình và đưa về phương trình bậc hai để xác định giá trị dòng I_D và giá trị điện thế V_{GS} . Để đưa về phương trình bậc hai, chúng ta thay giá trị $V_{GS} = -I_D R_S$ vào phương trình dòng I_D , từ đó dòng I_D sẽ được xác định theo phương trình sau

$$I_D = I_{DSS} \left(1 - \frac{I_D R_S}{V_{GS(off)}} \right)^2$$

Commented [TQN15]: Trang 474

Ví dụ: Dựa vào hình bên trên, tính I_D và V_{GS} tại vị trí điểm tĩnh Q của bộ khuếch đại JFET bằng phương pháp tính toán với $I_{DSS} = 4,3$ mA và $V_{GS(off)} = -7,7$ V

Giải

Đầu tiên, $V_{GS} = -I_D R_S$

Sau đó, thay V_{GS} vào phương trình, suy ra

$$I_D = I_{DSS} \left(1 - \frac{I_D R_S}{V_{GS(off)}} \right)^2$$


Commented [TQN16]: Trang 474

Giải phương trình bậc hai, suy ra $I_D = 0,0021037 \text{ mA} \sim 2,104 \text{ mA}$

Suy ra $V_{GS} = -I_D R_S = - (2,1 \text{ mA})(1,1 \text{ k}\Omega) = -2,31 \text{ V}$

Mạch tương đương AC

Chúng ta bắt đầu phân tích tín hiệu hoạt động của bộ khuếch đại như hình..... Bỏ qua các giá trị tụ điện, bỏ qua nguồn dc bằng cách nối đất trực tiếp (xem điện trở nội của điện thế tại cực nguồn bằng không) và $V_{DD} = 0 \text{ V}$. Mạch tương đương với tín hiệu ac ngõ vào được mô tả như hình...a.



Hình 68: Mạch tương đương với tín hiệu ac tại ngõ vào của bộ khuếch đại.

Điện thế ở dạng tín hiệu tại cực cổng: Một nguồn ac phát tín hiệu xoay chiều được mắc tại ngõ vào của bộ khuếch đại được mô tả như hìnhb với điện trở ngõ vào của JFET cực kì lớn nên

$$V_{gs} = V_{in}$$

Độ lợi điện thế (độ lợi thế): Độ lợi thế của JFET của bộ khuếch đại cực nguồn chung (CS) được cho bởi phương trình

$$A_V = g_m R_d$$

Khi đó, tín hiệu điện thế V_{ds} tại ngõ ra là

$$V_{out} = V_{ds} = A_v V_{gs}$$

Hoặc


$$V_{out} = g_m R_d V_{in}$$

Với

$$R_d = R_D \parallel R_L$$

$$V_{gs} = V_{in}$$

Ví dụ: Tính điện thế ngõ ra của mạch khuếch đại như hình ... với $I_{DSS} = 4,3 \text{ mA}$ và $V_{GS(off)} = -2,7 \text{ V}$



Hình 69

Giải

Dựa theo phương pháp đồ thị hoặc phương pháp tính toán đã trình bày phần trên để xác định giá trị dòng I_D thì $I_D = 1,91 \text{ mA}$

Từ đó, giá trị điện thế VD là

$$V_D = V_{DD} - I_D R_D = 12 \text{ V} - (1,91 \text{ mA})(3,3 \text{ k}\Omega) = 5,7 \text{ V}$$

Tiếp theo sẽ tính giá trị g_m

$$V_{GS} = -I_D R_S = -(1,91 \text{ mA})(470 \Omega) = -0,9 \text{ V}$$

$$g_{m0} = \frac{2I_{DSS}}{|V_{GS(off)}|} = \frac{2(4,3 \text{ mA})}{2,7 \text{ V}} = 3,18 \text{ mS}$$

$$g_m = g_{m0} \left(1 - \frac{V_{GS}}{V_{GS(off)}} \right) = 3,18 \text{ mS} \left(1 - \frac{-0,9 \text{ V}}{-2,7 \text{ V}} \right) = 2,12 \text{ mS}$$

Cuối cùng, giá trị điện thế ngõ ra


$$V_{out} = A_v V_{in} = g_m R_D V_{in} = (2,12 \text{ mS})(3,3 \text{ k}\Omega)(100 \text{ mV}) = 700 \text{ mV}$$

Ảnh hưởng của tải AC lên độ lợi thế

Khi tải được nối trực tiếp thông qua một tụ điện tại ngõ ra của bộ khuếch đại như **hình...a**, khi đó điện trở R_D sẽ song song với R_L (điện trở tải) được mô tả bởi mạch tương đương như **hìnhb**, suy ra điện trở tương đương tại cực máng

$$R_d = \frac{R_D R_L}{R_D + R_L}$$

Điện trở R_L của tải sẽ làm suy giảm độ lợi thế của bộ khuếch đại, điều này sẽ được thể hiện ra qua ví dụ sau



Hình 70: Bộ khuếch đại JFET và mạch tương đương của tín hiệu xoay chiều

Ví dụ: Nếu điện trở của tải $R_L = 4,7 \text{ k}\Omega$ được mắc vào vị trí ngõ ra của bộ khuếch đại. Tính điện thế ngõ ra khi có tải R_L .

Giải

Điện trở tương đương tại ngõ ra cực máng

$$R_d = \frac{R_D R_L}{R_D + R_L} = \frac{(3,3 \text{ k}\Omega)(4,7 \text{ k}\Omega)}{8 \text{ k}\Omega} = 1,94 \text{ k}\Omega$$

Điện thế ngõ ra khi có tải

$$V_{out} = A_V V_{in} = g_m R_D V_{in} = (2,12 \text{ mS})(1,94 \text{ k}\Omega)(100 \text{ mV}) = 411 \text{ mV rms}$$

Trong khi điện thế ngõ ra khi không có tải là $V_{out} = 700 \text{ mV}$

Đảo pha (Phase Inversion)

Tín hiệu điện thế ngõ ra (tại vị trí cực máng) có tín hiệu đảo pha 180° so với tín hiệu điện thế ngõ vào (tại vị trí cực cổng). Hiện tượng đảo pha này xảy ra do độ lợi thế mang giá trị âm, $-A_V$.


Điện trở ngõ vào

Do ngõ vào của bộ khuếch đại cực nguồn chung (CS) tại vị trí cực cổng nên giá trị điện trở tại cực cổng này cực kì lớn. Giá trị điện trở rất lớn tại ngõ vào này do phân cực nghịch tại chuyển tiếp pn của JFET và lớp cách điện tại cực cổng của linh kiện MOSFET tạo ra. Lúc này, điện trở thực tế có thể nhìn thấy được chỉ là điện trở R_G và điện trở này mắc song song với điện trở nội bên trong FET, điện trở trong này được tính bởi V_{GS}/I_{GSS} với I_{GSS} là dòng rò (hay còn gọi là dòng điện ngược) tại cực cổng. Điện trở ngõ vào cực cổng được tính như sau

$$R_{in} = R_G \parallel \left(\frac{V_{GS}}{I_{GSS}} \right)$$

Vì V_{GS}/I_{GSS} gây ra điện trở R_G rất lớn nên khi tính toán giá trị điện trở ngõ vào sẽ có giá trị gần bằng với giá trị điện trở R_G .

Ví dụ: Tính tổng trở ngõ vào được cho bởi mạch điện (hình...) với $I_{GSS} = 30 \text{ nA}$ và $V_{GS} = 10 \text{ V}$.



Hình 71

Giải

Điện trở ngõ vào tại cực cổng


$$R_{IN(gate)} = \frac{V_{GS}}{I_{GSS}} = \frac{10 \text{ V}}{30 \text{ nA}} = 333 \text{ M}\Omega$$

Tổng trở ngõ vào

$$R_{in} = R_G \parallel R_{IN(gate)} = 10 \text{ M}\Omega \parallel 333 \text{ M}\Omega = 9,7 \text{ M}\Omega$$


Nguyên tắc hoạt động của bộ khuếch đại sử dụng D- MOSFET

Phân cực cố định cực nguồn chung (CS) sử dụng MOSFET kênh n với một tín hiệu điện thế ac được cấp vào cực nguồn như hình.... Lúc này, điện thế dc tại cực cổng gần như bằng 0 V và cực nguồn được nối trực tiếp với đất, do đó $V_{GS} = 0 \text{ V}$.



Hình 72: Bộ khuếch đại cực nguồn chung (CS) sử dụng D-MOSFET ở dạng phân cực cố định

Tín hiệu điện thế V_{gs} tại ngõ vào với dạng sóng hình sin sẽ dao động lên xuống qua vị trí 0 và tạo ra một tín hiệu dòng I_d tại ngõ ra cực máng cũng có dạng sóng hình sin cùng pha với tín hiệu V_{gs} tại ngõ vào được mô tả như hình....



Hình 73: Đường cong đặc tuyến thể hiện D-MOSFET hoạt động ở chế độ nghèo điện tích và chế độ tăng cường điện tích


Khi tín hiệu điện thế V_{gs} ở trạng thái âm (bán kì âm), nghĩa là D-MOSFET đang hoạt động ở chế độ nghèo điện tích thì giá trị dòng I_d sẽ giảm. Ngược lại, khi tín hiệu điện thế V_{gs} ở trạng thái dương (bán kì dương), nghĩa là D-MOSFET hoạt động ở chế độ tăng cường điện tích thì giá trị dòng I_d tăng. Lưu ý rằng, theo như hình ... thì chế độ nghèo điện tích là đường cong bên trái (theo giá trị âm của trục hoành) và chế độ tăng cường điện tích là đường cong bên phải (theo giá trị dương của trục hoành). Phân tích tín hiệu điện thế dc của D-MOSFET thì dễ dàng hơn của linh kiện JFET vì $I_D = I_{DSS}$ và $V_{GS} = 0$ thì I_D sẽ được tính như sau

$$V_D = V_{DD} - I_D R_D$$

Đối với việc phân tích tín hiệu điện thế ac của D-MOSFET thì hoàn toàn tương tự với phân tích tín hiệu điện thế ac của JFET.


Nguyên tắc hoạt động của bộ khuếch đại sử dụng E-MOSFET

Hình mô tả bộ khuếch đại cực nguồn chung (CS) bằng cầu phân thế sử dụng E-MOSFET với một tín hiệu điện thế ac được cấp tại cực cổng và $V_{GS} > V_{GS(th)}$



Hình 74: Bộ khuếch đại cực nguồn chung (CS) bằng cầu phân thế sử dụng E-MOSFET

Tương tự như JFET và D-MOSFET, tín hiệu điện thế V_{gs} của E-MOSFET cũng dao động lên xuống quanh vị trí điểm tĩnh Q (V_{GSQ}), đồng thời tín hiệu dòng I_D tại ngõ ra cực máng cũng biến thiên theo tín hiệu vào (I_{DQ}) như hình ... Trường hợp này, E-MOSFET hoạt động ở chế độ tăng cường điện tích.



Hình 75: E-MOSFET kênh n hoạt động ở chế độ tăng cường điện tích được biểu diễn theo đường cong đặc tuyến $I_D - V_{GS}$

Phân tích tín hiệu điện thế dc trong hình 9-14, sử dụng những tính chất của linh kiện E-MOSFET (phương trình 8 -4) nhằm tính toán giá trị I_D .

$$V_{GS} = \left(\frac{R_2}{R_1 + R_2} \right) V_{DD}$$

$$I_D = K(V_{GS} - V_{GS(th)})^2$$

$$V_{DS} = V_{DD} - I_D R_D$$


Tổng trở ngõ vào

$$R_{in} = R_1 \parallel R_2 \parallel R_{IN(gate)}$$

Với

$$R_{IN(gate)} = \frac{V_{GS}}{I_{GSS}}$$

Ví dụ: Cho mạch khuếch đại CS sử dụng E-MOSFET như hình... Tính giá trị I_D , V_{GS} , V_{DS} và V_{out} ac với thông số: $I_{D(on)} = 200 \text{ mA}$ tại $V_{GS} = 4 \text{ V}$, $V_{GS(th)} = 2 \text{ V}$, $g_m = 23 \text{ mS}$ và $V_{in} = 25 \text{ mV}$



Hình 76

Giải

$$V_{GS} = \left(\frac{R_2}{R_1 + R_2} \right) V_{DD} = \left(\frac{820 \text{ k}\Omega}{5,52 \text{ M}\Omega} \right) 15 \text{ V} = 2,23 \text{ V}$$

Tại vị trí $V_{GS} = 4 \text{ V}$

$$K = \frac{I_{D(on)}}{(V_{GS} - V_{GS(th)})^2} = 50 \frac{\text{mA}}{\text{V}^2}$$

Suy ra $I_D = 2,65 \text{ mA}$

$$V_{DS} = V_{DD} - I_D R_D = 15 \text{ V} - (2,65 \text{ mA})(3,3 \text{ k}\Omega) = 6,26 \text{ V}$$

$$R_d = R_D \parallel R_L = 3 \text{ k}\Omega$$


Vậy tín hiệu ac tại ngõ ra:

$$V_{out} = A_v V_{in} = g_m R_d V_{in} = (23 \text{ mS})(3 \text{ k}\Omega)(25 \text{ mV}) = 1,73 \text{ V}$$

Bộ khuếch đại cực máng chung (The common – drain (CD) amplifier)

Bộ khuếch đại cực máng chung (CD) của FET được so sánh với bộ khuếch đại cực thu chung (CC) của BJT bởi vì điện thế tại cực nguồn của bộ khuếch đại CD có giá trị xấp xỉ với biên độ điện thế tại cực cổng và cùng pha với nhau. Nói cách khác thì điện thế tại cực nguồn phụ thuộc vào điện thế đầu vào tại cực cổng.

Bộ khuếch đại CD sử dụng JFET có tín hiệu điện thế ngõ vào được cấp vào cực cổng và tín hiệu điện thế ngõ ra là tại cực nguồn, trong khi cực máng được nối chung nhau với $+V_{DD}$ cho nên tại cực máng không cần thêm điện trở (R_D). Bộ khuếch đại CD sử dụng JFET phổ biến được mô tả **như hình...** với JFET ở dạng tự phân cực.



Hình 77: Bộ khuếch đại CD sử dụng JFET

Tín hiệu ngõ vào được cấp tại cực cổng thông qua tụ C_1 và tín hiệu ngõ ra được lấy tại cực nguồn thông qua tụ C_2 và cấp cho tải R_L .


Độ lợi thế (A_V)

Hầu hết các bộ khuếch đại thì độ lợi thế là $A_V = V_{out}/V_{in}$. Theo như bộ khuếch đại CD (hình) thì $V_{out} = I_d R_S$ và $V_{in} = V_{gs} + I_d R_S$ với $I_d = g_m V_{gs}$ thì độ lợi thế là

$$A_V = \frac{g_m V_{gs} R_S}{V_{gs} + g_m V_{gs} R_S}$$

V_{gs} được loại bỏ, suy ra

$$A_v = \frac{g_m R_s}{1 + g_m R_s}$$



Hình 78

Tổng trở ngõ vào (R_{in})


Do tín hiệu ngõ vào được cấp tại cực cổng và tín hiệu ngõ ra được lấy tại cực nguồn cho nên điện trở ngõ vào có giá trị rất lớn và điện trở R_G sẽ mắc song song với điện trở nội giữa hai cực cổng – nguồn khi đó tổng trở ngõ vào được tính như sau

$$R_{in} = R_G \parallel R_{IN(gate)}$$

Với

$$R_{IN(gate)} = \frac{V_{GS}}{I_{GSS}}$$

Ví dụ: Tính độ lợi thế và tổng trở ngõ vào của bộ khuếch đại sử dụng 2N5460–2N5465 JFET kênh p như hình.... và sử dụng bảng thông số linh kiện như hình....



Hình 79

Electrical Characteristics ($T_A = 25^\circ\text{C}$ unless otherwise noted.)						
Characteristic	Symbol	Min	Typ	Max	Unit	
OFF Characteristics						
Gate-Source breakdown voltage ($I_G = 10\ \mu\text{A dc}$, $V_{DS} = 0$)	$V_{(BR)GSS}$	40 60	– –	– –	V dc	
Gate reverse current ($V_{GS} = 20\ \text{V dc}$, $V_{DS} = 0$) ($V_{GS} = 30\ \text{V dc}$, $V_{DS} = 0$) ($V_{GS} = 20\ \text{V dc}$, $V_{DS} = 0$, $T_A = 100^\circ\text{C}$) ($V_{GS} = 30\ \text{V dc}$, $V_{DS} = 0$, $T_A = 100^\circ\text{C}$)	I_{GSS}	– – – –	– – – –	5.0 5.0 1.0 1.0	nA dc $\mu\text{A dc}$	
Gate-Source cutoff voltage ($V_{DS} = 15\ \text{V dc}$, $I_D = 1.0\ \mu\text{A dc}$)	$V_{GS(off)}$	0.75 1.0 1.8	– – –	6.0 7.5 9.0	V dc	
Gate-Source voltage ($V_{DS} = 15\ \text{V dc}$, $I_D = 0.1\ \text{mA dc}$) ($V_{DS} = 15\ \text{V dc}$, $I_D = 0.2\ \text{mA dc}$) ($V_{DS} = 15\ \text{V dc}$, $I_D = 0.4\ \text{mA dc}$)	V_{GS}	0.5 0.8 1.5	– – –	4.0 4.5 6.0	V dc	
ON Characteristics						
Zero-gate-voltage drain current ($V_{DS} = 15\ \text{V dc}$, $V_{GS} = 0$, $f = 1.0\ \text{kHz}$)	I_{DSS}	– 1.0 – 2.0 – 4.0	– – –	– 5.0 – 9.0 – 16	mA dc	
Small-Signal Characteristics						
Forward transfer admittance ($V_{DS} = 15\ \text{V dc}$, $V_{GS} = 0$, $f = 1.0\ \text{kHz}$)	$ Y_{fs} $	1000 1500 2000	– – –	4000 5000 6000	μmhos or μS	
Output admittance ($V_{DS} = 15\ \text{V dc}$, $V_{GS} = 0$, $f = 1.0\ \text{kHz}$)	$ Y_{os} $	–	–	75	μmhos or μS	
Input capacitance ($V_{DS} = 15\ \text{V dc}$, $V_{GS} = 0$, $f = 1.0\ \text{MHz}$)	C_{iss}	–	5.0	7.0	pF	
Reverse transfer capacitance ($V_{DS} = 15\ \text{V dc}$, $V_{GS} = 0$, $f = 1.0\ \text{MHz}$)	C_{rss}	–	1.0	2.0	pF	

Hình 75

Giải

Từ bảng thông số linh kiện (hình 75), $g_m = y_{fs} = 1000\ \mu\text{S}$ (min). Độ lợi thế là

$$A_V = \frac{g_m R_S}{1 + g_m R_S} = \frac{(1000\ \mu\text{S})(10\ \text{k}\Omega)}{1 + (1000\ \mu\text{S})(10\ \text{k}\Omega)} = 0,909$$

Theo bảng thông số, tại vị trí $V_{GS} = 20\ \text{V}$ thì $I_{GSS} = 5\ \text{nA}$, suy ra

$$R_{IN(gate)} = \frac{V_{GS}}{I_{GSS}} = \frac{20\ \text{V}}{5\ \text{nA}} = 4000\ \text{M}\Omega$$

$$R_{in} = R_G \parallel R_{IN(gate)} = 10\ \text{M}\Omega \parallel 4000\ \text{M}\Omega \cong 10\ \text{M}\Omega$$


Bộ khuếch đại cực công chung (The common – gate (CG) amplifier)

Commented [TQN19]: Trang 467 (485)

Bộ khuếch đại cực cổng chung (CG) của FET được so sánh với bộ khuếch đại cực nền chung (CB) của BJT. Giống như bộ khuếch đại CB, bộ khuếch đại CG có điện trở tại ngõ vào nhỏ, khác hoàn toàn với bộ khuếch đại CS và CD (điện trở ngõ vào lớn).

Nguyên tắc hoạt động của bộ khuếch đại CG

Bộ khuếch đại CG ở dạng tự phân cực được mô tả như hình với cực cổng được nối trực tiếp xuống đất. Tín hiệu ngõ vào được cấp tại cực nguồn thông qua tụ C_1 và tín hiệu ngõ ra được lấy tại cực máng thông qua tụ C_2 .



Hình 80: Bộ khuếch đại cực cổng chung (CG) sử dụng JFET

Độ lợi thế (A_V)

$$A_V = \frac{V_{out}}{V_{in}} = \frac{V_d}{V_{gs}} = \frac{I_d R_d}{V_{gs}} = \frac{g_m V_{gs} R_d}{V_{gs}}$$

$$A_V = g_m R_d$$

Với

$$R_d = R_D \parallel R_L$$

Tổng trở ngõ vào ($R_{in(sourse)}$)

Như đã trình bày, bộ khuếch đại CS và CD đều có điện trở ngõ vào rất lớn vì tín hiệu được đưa vào tại cực cổng nhưng bộ khuếch đại CG thì ngược hoàn toàn với điện trở ngõ vào tại cực nguồn có giá trị nhỏ. Giá trị điện trở này được tính toán như sau: đầu tiên dòng điện ngõ ra tại cực máng bằng với dòng điện tại ngõ vào và được tính là

$$I_{in} = I_S = I_d = g_m V_{gs}$$

Tiếp theo, điện thế ngõ vào V_{gs} là

$$V_{in} = V_{gs}$$

Cuối cùng, giá trị điện trở ngõ vào tại cực nguồn sẽ là

$$R_{in(sourse)} = \frac{V_{in}}{I_{in}} = \frac{V_{gs}}{g_m V_{gs}}$$

$$R_{in(sourse)} = \frac{1}{g_m}$$

Chương 12 MẠCH KHUẾCH ĐẠI THUẬT TOÁN (OP-AMP)


12.1 Giới thiệu

Mạch khuếch đại thuật toán được sử dụng chính để thực hiện các phép toán như là cộng, trừ, tích phân, đạo hàm,... Những thiết bị này trước đây được tạo thành bởi các ống chân không và hoạt động với điện áp cao. Ngày nay, Op-amps là những mạch tích hợp tuyến tính sử dụng điện áp thấp của dòng điện DC với độ tin cậy cao và giá thành rẻ.


Sau khi tìm hiểu chương này, bạn có thể:

- Miêu tả được mạch khuếch đại thuật toán cơ bản và các đặc tính của chúng
 - Xác định được biểu tượng của mạch khuếch đại thuật toán trong sơ đồ mạch
- Thảo luận về mạch khuếch đại thuật toán lý tưởng
- Thảo luận về mạch khuếch đại thuật toán trong thực tế
 - Vẽ sơ đồ khối của mạch khuếch đại thuật toán


Biểu tượng tiêu chuẩn của mạch khuếch đại thuật toán được trình bày trong Hình 12-1(a). Một mạch khuếch đại thuật toán sẽ có hai cổng tín hiệu đầu vào, tín hiệu đầu vào đảo (-) và tín hiệu đầu vào không đảo (+), và một cổng tín hiệu đầu ra. Hầu hết các mạch khuếch đại thuật toán được cung cấp mức hai điện áp DC để hoạt động, như trong Hình 12-1(b), mặc dù một vài loại op-amp chỉ cần 1 mức điện áp. Thông thường, những cổng kết nối với nguồn DC được xoá khỏi sơ đồ nguyên lý mạch để làm cho sơ đồ mạch đơn giản nhưng phải hiểu rằng chúng luôn tồn tại. Một vài kiểu đóng gói đặc trưng của op-amp được trình bày trong Hình 12-1(c).




(a) Ký hiệu op-amp



(b) Ký hiệu op-amp với cổng cấp nguồn



DIP



SMT



SMT


(c) Những kiểu đóng gói đặc trưng của op-amp. Chân số 1 được đánh dấu bởi 1 chấm tròn

Hình 12-1 Ký hiệu và cách đóng gói các loại op-amp


12.1.a Op-amp lý tưởng:

Để minh họa về op-amp hãy xem xét một op-amp với các đặc tính lý tưởng. Một op-amp thực tế, dĩ nhiên là sẽ thường thiếu một phần so với op-amp lý tưởng, nhưng chắc chắn rằng nó sẽ dễ dàng cho bạn tìm hiểu và phân tích một vật thể với quan điểm lý tưởng.

Trước tiên, một op-amp lý tưởng sẽ có độ lợi về áp vô định (vô cùng lớn) và băng thông vô định. Cũng vậy, nó sẽ có trở kháng đầu vào vô định (khi mạch hở) do đó nó không tiêu thụ nguồn đầu vào. Cuối cùng, nó có trở kháng đầu ra bằng không. Đặc tính của op-amp lý tưởng được minh họa trong Hình 12-2(a). Điện áp đầu vào, V_{in} , được đặt vào giữa 2 ngõ vào, và điện áp đầu ra là $A_v V_{in}$, như được chỉ dẫn bởi biểu tượng điện áp bên trong khối op-amp. Khái niệm trở kháng đầu vào không xác định là một công cụ phân tích đáng chú ý cụ thể cho những dạng op-amp khác nhau, chúng sẽ được phân tích sâu hơn trong phần 4 của chương này.



(a) Op-amp lý tưởng



(b) Op-amp thực tế


Hình 12-2 Biểu diễn op-amp cơ bản

12.1.b Op-amp thực tế:

Mặc dù các mạch khuếch đại thuật toán tích hợp gần đạt được những thông số giá trị như là mạch khuếch đại thuật toán lý tưởng trong nhiều trường hợp, nhưng các mạch khuếch đại thuật toán lý tưởng vẫn không thể được tạo ra. Mỗi thiết bị sẽ có những giới hạn và các IC khuếch đại thuật toán cũng không phải là ngoại lệ. Các mạch khuếch đại thuật toán bị giới hạn cả về điện áp và dòng điện đi qua. Điện áp đỉnh-đỉnh đầu ra thường sẽ bị giới hạn nhỏ hơn điện áp được cung cấp. Dòng điện đầu ra cũng bị giới hạn tương tự bởi sự tiêu hao năng lượng và khả năng dẫn điện của vật liệu sản xuất.

Những đặc tính của một mạch khuếch đại thuật toán thực tế thường có độ lợi điện áp cao, trở kháng đầu vào rất lớn và trở kháng đầu ra rất nhỏ. Những thuộc tính này được mô tả trong Hình 12-2(b). Xem xét trên khía cạnh thực tế khác là các mạch khuếch đại thuật toán thường tạo ra nhiễu bên trong nó. **Nhiều** là một tín hiệu không mong muốn làm ảnh hưởng đến chất lượng của tín hiệu mong muốn. Ngày nay, các nhà thiết kế mạch điện thường sử dụng điện áp nhỏ hơn với yêu cầu độ chính xác cao hơn, vì vậy, các vật liệu ít nhiễu đang có nhu cầu lớn hơn. Tất cả các mạch điện đều tạo ra nhiễu, mạch khuếch đại thuật toán cũng tương tự, nhưng các khoản này có thể được tối ưu hoá.

Sơ đồ khối các khối bên trong của một mạch khuếch đại thuật toán: Một mạch khuếch đại thuật toán thực tế thường được tạo ra bởi ba loại mạch khuếch đại: mạch khuếch đại vi sai, mạch khuếch đại điện áp, và mạch khuếch đại đóng ngắt như mô tả trong Hình 12-3. **Mạch khuếch đại vi sai** là phần ngõ vào của mạch khuếch đại thuật toán. Nó cung cấp những tín hiệu đã được khuếch đại về chênh lệch điện áp giữa hai cổng ngõ vào. Phần thứ hai của mạch khuếch đại thuật toán là một mạch khuếch đại loại A để cung cấp độ lợi tăng thêm cho tín hiệu. Một vài mạch khuếch đại thuật toán có nhiều hơn một mạch khuếch đại điện áp. Mạch khuếch đại đóng ngắt loại B thường được sử dụng cho phần ngõ ra.



Hình 12-3 Sự sắp xếp các khối cơ bản bên trong op-amp

Mạch khuếch đại vi sai đã được giới thiệu trong Chương trước. Từ vi sai bắt nguồn từ khả năng của mạch khuếch đại có thể làm gia tăng sự sai khác của hai tín hiệu được gắn vào 2 ngõ vào. Chỉ có sự sai khác giữa hai tín hiệu được khuếch đại, nếu không có sự sai khác giữa 2 tín hiệu ngõ vào, tín hiệu ngõ ra sẽ bằng không. Mạch khuếch đại vi sai được thể hiện hai chế độ của thuật toán giữa vào loại tín hiệu ngõ vào. Hai chế độ này là chế độ vi sai và chế độ chung, cả hai chế độ sẽ được mô tả trong phần tiếp theo. Bởi vì mạch khuếch đại vi sai là phần ngõ vào của mạch khuếch đại thuật toán, mạch khuếch đại thuật toán cũng sẽ có các chế độ hoạt động giống như vậy.

12.2 Các chế độ ngõ vào của mạch khuếch đại thuật toán và các thông số:

Trong phần này, những chế độ ngõ vào của bộ thuật toán và những thông số sẽ được định nghĩa. Một số loại IC thông thường cũng sẽ được so sánh về các thông số này.

Sau khi tìm hiểu chương này, các bạn sẽ có thể:


- Thảo luận về các chế độ hoạt động của mạch khuếch đại thuật toán và một vài thông số
 - Xác định ký hiệu trong sơ đồ nguyên lý và các chân đóng gói của IC
- Mô tả các chế độ tín hiệu ngõ vào
 - Giải thích chế độ vi sai
 - Giải thích chế độ chung
- Định nghĩa và thảo luận các thông số của mạch khuếch đại thuật toán
 - Định nghĩa tỉ số loại trừ phông chung (Common-mode rejection ratio: CMRR)
 - Tính toán CMRR
 - Biểu diễn CMRR bằng decibel
 - Định nghĩa độ lợi điện áp vòng hở
 - Giải thích độ dao động lớn nhất của điện áp ngõ ra
 - Giải thích mức điều chỉnh điện áp ngõ vào

- Giải thích mức chênh lệch dòng điện ngõ vào
- Giải thích trở kháng ngõ vào
- Giải thích mức điều chỉnh dòng điện ngõ vào
- Giải thích trở kháng ngõ ra
- Giải thích tỉ số sai lệch
- Giải thích tần số đáp ứng
- So sánh các thông số của mạch khuếch đại thuật toán cho một vài thiết bị

12.2.a Những chế độ tín hiệu ngõ vào


Nhớ lại những chế độ tín hiệu ngõ vào đã được xác định bởi mạch khuếch đại vi sai trong phần ngõ vào của mạch khuếch đại thuật toán.

Chế độ vi sai: Trong chế độ vi sai, ngay cả một tín hiệu được áp vào một cổng ngõ vào với cổng ngõ vào còn lại được nối đất hoặc hai cực trái ngược của tín hiệu được áp vào các cổng ngõ vào. Khi một mạch khuếch đại thuật toán hoạt động trong chế độ kết thúc đơn (single-ended), một ngõ vào sẽ được nối đất và một tín hiệu điện áp được áp vào cổng ngõ vào còn lại, như trong Hình 12-4. Trong trường hợp tín hiệu điện áp được áp vào chân ngõ vào đảo như trong phần Hình 12-4(a), một tín hiệu khuếch đại đảo điện áp sẽ xuất hiện ở ngõ ra. Trong trường hợp tín hiệu điện áp được áp vào chân ngõ vào không đảo với cổng ngõ vào đảo được nối đất, như trong phần Hình 12-4(b), một tín hiệu khuếch đại không đảo điện áp sẽ xuất hiện ở ngõ ra.




Hình 12-4 Chế độ vi sai kết thúc đơn

Trong chế độ vi sai kết thúc đôi, hai cực trái nhau của tín hiệu được áp vào các cổng ngõ vào, như trình bày trong Hình 12-5(a). Giá trị sai lệch đã được khuếch đại của các ngõ vào sẽ xuất hiện ở ngõ ra. Chế độ vi sai kết thúc đôi có thể được biểu diễn tương đương bởi một nguồn đơn kết nối trực tiếp vào hai cổng ngõ vào, như trong Hình 12-5(b).



Hình 12-5 Chế độ vi sai kết thúc đôi

Chế độ chung: Trong chế độ chung, hai tín hiệu điện thế có cùng pha, tần số và biên độ được đặt vào hai cổng ngõ vào, như trong Hình 12-6. Khi hai tín hiệu đầu vào bằng nhau được áp vào hai cổng ngõ vào, chúng sẽ được bỏ qua, tín hiệu điện thế đầu ra là không.



Hình 12-6 Op-amp hoạt động ở chế độ chung

Chế độ hoạt động này được gọi là *chế độ loại trừ nhiễu chung*. Nó quan trọng khi sử dụng trong trường hợp có những tín hiệu không mong muốn xuất hiện chung chung trên tất cả các cổng ngõ vào của mạch khuếch đại thuật toán. Chế độ loại bỏ chung có tác dụng loại bỏ các tín hiệu không mong muốn và làm cho chúng không xuất hiện ở tín hiệu đầu ra và làm méo tín hiệu mong muốn. Các tín hiệu ở chế độ chung (nhiều) thường là kết quả của việc thu nhận năng lượng bức xạ trên

các đường đầu vào, từ các đường liền kề, đường dây điện 60 Hz hoặc các nguồn khác.

12.2.b Những thông số của op-amp:

Tỷ số loại trừ nhiễu chung: Các tín hiệu mong muốn chỉ có thể xuất hiện trên một đầu vào hoặc với cả cực đối diện trên cả hai đầu vào. Những tín hiệu mong muốn được khuếch đại và xuất hiện trên đầu ra như đã thảo luận trước đây. Các tín hiệu không mong muốn (nhiều) xuất hiện với cùng một cực trên cả hai dòng đầu vào về cơ bản bị loại bỏ bởi op-amp và không xuất hiện trên đầu ra. Thước đo của khả năng khuếch đại của mạch khuếch đại để loại bỏ các tín hiệu ở chế độ chung là một tham số gọi là **CMRR** (tỷ số loại trừ nhiễu chung).

Trường hợp lý tưởng nhất là một op-amp cung cấp một độ lợi rất cao cho tín hiệu ở chế độ vi sai và độ lợi bằng không đối với tín hiệu ở chế độ chung. Tuy nhiên, các op-amp thực tế thể hiện độ lợi chế độ chung rất nhỏ (thường nhỏ hơn 1), trong khi cung cấp độ lợi điện áp vi sai vòng hở cao

(thường là vài nghìn). Độ lợi của vòng mở càng cao so với độ lợi của chế độ chung, hiệu suất của op-amp càng tốt về mặt loại bỏ tín hiệu của chế độ chung.

Điều này cho thấy rằng cách đo lường tốt về hiệu suất của op-amp trong việc loại bỏ các tín hiệu chế độ chung không mong muốn là tỷ số của độ lợi điện áp vi sai vòng hở, A_{ol} , với độ lợi của chế độ chung, A_{cm} . Tỷ số này là tỷ số loại trừ phổ biến, CMRR.

$$CMRR = \frac{A_{ol}}{A_{cm}} \quad CT\ 12-1$$

CMRR càng cao thì mạch càng tốt. Giá trị rất cao của CMRR có nghĩa là độ lợi của vòng mở, A_{ol} , cao và độ lợi chế độ chung, A_{cm} , là thấp.

CMRR thường được biểu thị bằng decibel (dB) là:

$$CMRR = 20 \log \left(\frac{A_{ol}}{A_{cm}} \right) \quad CT\ 12-2$$

Độ lợi điện áp vòng hở, A_{ol} , của op-amp là độ lợi điện áp bên trong của thiết bị và nó biểu thị tỷ số của điện áp đầu ra so với điện áp đầu vào khi không có các thành phần bên ngoài. Độ lợi điện áp của vòng hở phụ thuộc hoàn toàn vào thiết kế bên trong của op-amp. Độ lợi điện áp vòng hở có thể lên tới 200.000 (106 dB) và không phải là thông số được kiểm soát tốt.

Datasheets thường đề cập đến độ lợi điện áp vòng hở là *độ lợi điện áp tín hiệu lớn (large-signal voltage gain)*.

Ví dụ, CMRR=100.000, có nghĩa là tín hiệu đầu vào mong muốn (vi sai) được khuếch đại gấp 100.000 lần so với nhiễu không mong muốn (chế độ chung). Nếu biên độ của tín hiệu đầu vào vi sai và nhiễu chế độ chung bằng nhau, tín hiệu mong muốn sẽ xuất hiện ở đầu ra với biên độ lớn hơn 100.000 lần so với nhiễu. Do đó, tiếng ồn hoặc nhiễu đã được loại bỏ về cơ bản.

Ví dụ 12-1: Một op-amp cố định có độ lợi điện áp vi sai vòng hở là 100.000 và độ lợi chế độ chung là 0,2. Xác định CMRR và biểu thị bằng decibel.

Giải: $A_{ol} = 100.000$ và $A_{ol} = 0.2$, do đó:

$$CMRR = \frac{A_{ol}}{A_{cm}} = \frac{100.000}{0.2} = 500.000$$

CMRR bằng decibel:

$$CMRR = 20 \log (500.000) = 114 \text{ dB}$$

Bài tập liên quan: * Xác định CMRR và biểu thị bằng dB cho op-amp với độ lợi điện áp vi sai vòng hở là 85.000 và độ lợi chế độ chung là 0,25.

Độ dao động điện áp đầu ra tối đa ($V_{O(p-p)}$): Nếu không có tín hiệu đầu vào, đầu ra của op-amp một cách lý tưởng phải là 0V. Đây được gọi là điện áp đầu ra không hoạt động. Khi có tín hiệu đầu vào được áp vào mạch, các giới hạn lý tưởng của tín hiệu đầu ra từ đỉnh đến đỉnh là $\pm V_{CC}$. Trong thực tế, tuy nhiên, điều kiện lý tưởng này có thể gần đạt được nhưng không bao giờ đạt được. $V_{O(p-p)}$ thay đổi theo tải kết nối với op-amp và tăng trực tiếp theo điện trở tải. Ví dụ: Fairchild KA741 datasheet cho biết $V_{O(p-p)}$ thông thường bằng $\pm 13V$ khi $V_{CC} = \pm 15V$; $R_L = 2k\Omega$. $V_{O(p-p)}$ tăng lên tới $\pm 14V$ khi $V_{CC} = \pm 15V$; $R_L = 10k\Omega$.

Một số op-amps không sử dụng cả điện áp cung cấp dương và âm. Một ví dụ là nguồn điện áp DC được sử dụng để cấp nguồn cho op-amp trong bộ chuyển đổi một tín hiệu tương tự sang tín hiệu số. Trong trường hợp này, đầu ra op-amp được thiết kế để hoạt động giữa đất và đầu ra toàn dải (hoặc tại) điện áp cung cấp dương. Op-amps hoạt động trên một nguồn cung cấp sử dụng thuật ngữ V_{OH} và V_{OL} để chỉ định điện áp đầu ra tối đa và tối thiểu. (Lưu ý rằng những điều này không giống với định nghĩa kỹ thuật số của V_{OL} và V_{OH} .)

Điện áp bù đầu vào: Op-amp lý tưởng tạo ra 0V ở đầu ra cho 0V ở đầu vào. Tuy nhiên, trong một op-amp thực tế một điện áp DC nhỏ, $V_{OUT(0)}$, xuất hiện ở đầu ra khi không có điện áp đầu vào vi sai. Nguyên nhân chính của nó là do sự không tương xứng của hiệu điện thế trên 2 cực base-emitter của đầu vào mạch khuếch đại vi sai của op-amp.

Theo như chỉ định trên datasheet của op-amp, *điện áp bù đầu vào*, V_{OS} , là điện áp vi sai DC cần thiết giữa các đầu vào để điều chỉnh đầu ra về 0 volt. Giá trị phổ biến của điện áp bù đầu vào nằm trong phạm vi từ 2 mV trở xuống. Trong trường hợp lý tưởng, nó là 0V.


Độ lệch điện áp bù đầu vào (input offset voltage drift) là một tham số liên quan đến V_{OS} biểu thị mức độ thay đổi của điện áp bù đầu vào theo sự thay đổi nhiệt độ hoạt động của op-amp. Giá trị phổ biến nằm trong khoảng từ $5\mu V$ mỗi độ C đến khoảng $50\mu V$ mỗi độ C. Thông thường, một op-amp có giá trị danh định của điện áp bù đầu vào cao hơn sẽ có một độ lệch cao hơn.

Dòng điện định thiên đầu vào: Bạn đã thấy rằng các cực đầu vào của mạch khuếch đại vi sai lưỡng cực là các cực base của transistor và do đó, dòng điện đầu vào là dòng điện vào cực base.

Dòng điện định thiên đầu vào là dòng điện DC được yêu cầu bởi các đầu vào của mạch khuếch đại để vận hành đúng giai đoạn đầu tiên. Theo định nghĩa, dòng điện định thiên đầu vào là trung bình của cả hai dòng điện đầu vào và được tính như sau:


$$I_{BIAS} = \frac{I_1 + I_2}{2} \quad \text{CT 12-3}$$

Khái niệm về dòng điện định thiên đầu vào được minh họa trong Hình 12-7.



Hình 12-7 Dòng điện định thiên của op-amp

Trở kháng đầu vào: Hai cách cơ bản để xác định trở kháng đầu vào của op-amp là chế độ vi sai và chế độ chung. *Trở kháng đầu vào vi sai* là tổng trở giữa đầu vào đảo và đầu vào không đảo, như được minh họa trong Hình 12-8(a). Trở kháng vi sai được đo bằng cách xác định sự thay đổi của dòng điện định thiên đầu vào khi thay đổi một mức nhất định điện áp đầu vào vi sai. *Trở kháng đầu vào chế độ chung* là trở kháng giữa mỗi đầu vào và đất và được đo bằng cách xác định sự thay đổi của dòng điện định thiên cho sự thay đổi một mức nhất định trong điện áp đầu vào chế độ chung. Nó được mô tả trong Hình 12-8(b).




Hình 12-8 Trở kháng đầu vào của op-amp

Dòng điện bù đầu vào: Trong điều kiện lý tưởng, hai đầu vào có dòng điện định thiên bằng nhau, và do đó độ chênh lệch của chúng bằng không. Tuy nhiên, trong một op-amp thực tế, các dòng định thiên không bằng nhau.

Dòng điện bù đầu vào, I_{OS} , là sự chênh lệch của dòng điện định thiên đầu vào, được biểu thị bằng một giá trị tuyệt đối.

$$I_{OS} = |I_1 - I_2| \quad CT\ 12-4$$

Độ lớn thực tế của dòng điện bù thường nhỏ hơn ít nhất là một bậc (mười lần) so với dòng điện định thiên. Trong nhiều ứng dụng, dòng điện bù có thể bị bỏ qua. Tuy nhiên, các mạch khuếch đại trở kháng đầu vào cao, hệ số khuếch đại cao nên có I_{OS} nhỏ nhất có thể bởi vì sự chênh lệch về dòng điện qua điện trở đầu vào lớn gia tăng đáng kể điện áp bù, như trong Hình 12-9.



Hình 12-9 Ảnh hưởng của dòng điện bù đầu vào

Điện áp bù được gia tăng bởi dòng bù đầu vào là:

$$V_{OS} = I_1 R_{in} - I_2 R_{in} = (I_1 - I_2) R_{in}$$

$$V_{OS} = I_{OS}R_{in}$$

CT 12-5


Lỗi được tạo bởi I_{OS} được khuếch đại bởi độ lợi A_v của op-amp và xuất dòng điện đầu ra là:

$$V_{OUT(error)} = A_v I_{OS} R_{in}$$

CT 12-6

Sự thay đổi dòng điện bù theo nhiệt độ ảnh hưởng đến điện áp lỗi, $V_{OUT(error)}$. Các giá trị của hệ số nhiệt độ đối với dòng điện bù trong phạm vi 0,5 nA mỗi độ C là phổ biến.


Trở kháng đầu ra: Trở kháng đầu ra là điện trở được xem từ đầu ra của op-amp, như được chỉ ra trong Hình 12-10.



Hình 12-10 Trở kháng đầu ra của op-amp

Vận tốc tăng áp: Mức thay đổi tối đa của điện áp đầu ra để đáp ứng với một nấc điện áp là vận tốc tăng áp của op-amp. Vận tốc tăng áp phụ thuộc vào đáp ứng tần số cao của các bước khuếch đại trong op-amp.

Vận tốc tăng áp được đo với một op-amp được kết nối như trong Hình 12-11(a). Cách kết nối op-amp cụ thể này là một cấu hình unity-gain, không đảo ngược sẽ được thảo luận trong Phần . Nó cho tốc độ quay trong trường hợp xấu nhất (chậm nhất). Hãy nhớ lại rằng các thành phần tần số cao của bước điện áp được chứa trong cạnh tăng và phía trên tần số tới hạn của mạch khuếch đại giới hạn đáp ứng của nó với đầu vào bước. Đối với một bước



(a) Mạch để kiểm tra

Hình 12-11 Đo lường vận tốc tăng áp

(b) Nấc điện áp đầu vào và kết quả điện áp đầu


đầu vào, độ dốc trên đầu ra tỷ số nghịch với tần số tới hạn trên. Độ dốc tăng khi tần số tới hạn giảm.

Một xung điện áp được áp vào đầu vào và điện áp đầu ra lý tưởng được chỉ định trong Hình 12-11(b). Độ rộng của xung đầu vào phải đủ để cho phép đầu ra “*tăng áp*” từ giới hạn dưới sang giới hạn trên. Một khoảng thời gian nhất định, Δt , được yêu cầu để cho điện áp đầu ra đi từ giới hạn dưới $-V_{\max}$ đến giới hạn trên $+V_{\max}$ của nó, khi mà một nấc điện áp được áp vào đầu vào. Tốc độ tăng áp được biểu thị bằng:

$$\text{Vận tốc tăng áp} = \frac{\Delta V_{out}}{\Delta t} \quad \text{CT 12-7}$$

Trong đó, $\Delta V_{out} = +V_{\max} - (-V_{\max})$. Đơn vị của vận tốc tăng áp là vôn trên micro giây (V/ μ s).

Ví dụ 12-2: Điện áp đầu ra của một op-amp được xác định như trong Hình 12-12 khi đáp ứng với tín hiệu nấc đầu vào. Xác định vận tốc tăng áp của op-amp.



Hình 12-12

Giải: Đầu ra đi từ giới hạn dưới đến giới hạn trên trong $1 \mu s$. Vì hồi tiếp này không phải là lý tưởng, các giới hạn được thực hiện ở 90% điểm, như đã được trình bày. Vì vậy, giới hạn trên là +9V

và giới hạn dưới là -9V. Vận tốc tăng áp là:

$$\text{Vận tốc tăng áp} = \frac{\Delta V_{out}}{\Delta t} = \frac{+9V - (-9V)}{1 \mu s} = 18 V/\mu s$$

Bài tập liên quan: Khi một xung được áp vào cho op-amp, điện áp đầu ra đi từ -8 V đến +7 V trong 0,75μs. Vận tốc tăng áp là bao nhiêu?


Đáp ứng tần số: Các giai đoạn khuếch đại bên trong tạo nên cho op-amp có độ lợi điện áp bị giới hạn bởi điện dung tiếp giáp, như đã thảo luận trong Chương trước. Mặc dù mạch khuếch đại vi sai được sử dụng trong op-amps hơi khác so với các mạch khuếch đại cơ bản được thảo luận trước đây, các nguyên tắc tương tự vẫn được áp dụng. Tuy nhiên, một op-amp không có tụ điện ghép bên trong; do đó, đáp ứng tần số thấp mở rộng xuống DC (0 Hz).

Thông số nhiễu: Nhiễu đã trở thành một vấn đề quan trọng hơn trong các thiết kế mạch mới bởi vì yêu cầu hoạt động ở điện áp thấp hơn và với độ chính xác cao hơn trong quá khứ. Chỉ cần hai hoặc ba microvolts có thể gây ra lỗi khi thực hiện chuyển đổi tín hiệu tương tự sang tín hiệu số. Nhiễu cảm biến chỉ tạo ra điện áp nhỏ có thể bị che khuất bởi nhiễu. Kết quả là nhiễu không mong muốn từ op-amps và các thành phần có thể làm giảm hiệu suất của các mạch.

Nhiễu được định nghĩa là tín hiệu không mong muốn ảnh hưởng đến chất lượng của tín hiệu mong muốn. Trong khi sự giao thoa từ nguồn bên ngoài (như đường dây điện gần đó) đủ điều kiện là nhiễu, với mục đích của các thông số kỹ thuật op-amp, không bao gồm sự giao thoa. Chỉ có nhiễu được gây ra trong op-amp được xem xét trong đặc tả nhiễu. Khi op-amp được thêm vào mạch, góp phần bổ sung nhiễu được thêm vào từ các yếu tố khác trong mạch, chẳng hạn như điện trở hồi tiếp hoặc bất kỳ cảm biến. Ví dụ, tất cả các điện trở đều tạo ra nhiễu nhiệt, ngay cả nội trở bên trong linh kiện. Người thiết kế mạch phải xem xét tất cả các nguồn trong mạch, nhưng mối quan tâm ở đây là đặc điểm kỹ thuật op-amp cho nhiễu, do đó chỉ xem xét đối với op-amp.

Có hai dạng nhiễu cơ bản. Ở tần số thấp, nhiễu tỷ lệ nghịch với tần số; đây được gọi là nhiễu 1/f hoặc nhiễu hồng. Ở tần số cao hơn một chút là một tần số nhiễu tới hạn, nhiễu trở nên bằng phẳng và được trải đều trên phổ tần số; đây gọi là nhiễu trắng. Sự phân bố công suất của nhiễu được đo bằng watt trên mỗi hertz (W/Hz). Công suất tỷ số với bình phương của điện áp, vì vậy điện áp nhiễu (mật độ) tìm được bằng cách lấy căn bậc hai của mật độ công suất nhiễu, dẫn đến đơn vị volt trên mỗi căn bậc hai hertz ($V/\sqrt{\text{Hz}}$). Đối với các mạch khuếch đại thuật toán, mức độ nhiễu thường được biểu thị với đơn vị của $nV/\sqrt{\text{Hz}}$ và được xác định liên quan đến đầu vào ở tần số cụ thể trên tần số nhiễu tới hạn. Ví dụ: biểu đồ mức nhiễu cho op-amp có độ nhiễu rất thấp được thể hiện trong Hình 12-13; thông số kỹ thuật cho op-amp này sẽ chỉ ra rằng mật độ nhiễu điện áp đầu vào ở 1 kHz là

$1.1\text{nV}/\sqrt{\text{Hz}}$. Ở tần số thấp, mức nhiễu cao hơn do sự đóng góp nhiễu $1/f$ như bạn có thể thấy từ biểu đồ.



Hình 12-13 Nhiễu như là hàm số của tần số cho op-amp điển hình

12.2.c So sánh các thông số Op-amp

Bảng 12-1 cung cấp thông tin so sánh các giá trị các thông số chọn lọc cho một số op-amps đại diện. Như bạn có thể thấy từ bảng, có một sự khác biệt lớn trong các thông số kỹ thuật nhất định. Tất cả các thiết kế liên quan đến sự thỏa hiệp nhất định, vì vậy để các nhà thiết kế tối ưu hóa

một tham số, họ thường phải hy sinh một tham số khác. Chọn một op-amp cho một ứng dụng cụ thể phụ thuộc vào tham số nào là quan trọng để tối ưu hóa. Các thông số phụ thuộc vào các điều kiện mà chúng được đo. Để biết chi tiết về bất kỳ thông số kỹ thuật nào, hãy tham khảo bảng datasheet.

Hầu hết các op-amp đã được sản xuất đều có ba tính năng quan trọng: bảo vệ ngắn mạch, không có chốt và bù trừ đầu vào. Bảo vệ ngắn mạch giữ cho mạch khỏi bị hư hỏng nếu đầu ra bị chặn và tính năng không có chốt chặn ngăn op-amp bị treo lên ở một trạng thái đầu ra (mức điện áp cao hoặc thấp) trong các điều kiện đầu vào nhất định. Đầu vào bù bằng không đạt được bằng một biến trở bên ngoài đặt điện áp đầu ra chính xác bằng không với đầu vào bằng không.

Bảng 12-1

OP-AMP	CMRR (dB) (TYP)	OPEN- LOOP GAIN (dB) (TYP)	GAIN- BANDWIDTH PRODUCT (MHz) (TYP)	INPUT OFFSET VOLTAGE (mV) (MAX)	INPUT BIAS CURRENT (nA) (MAX)	SLEW RATE (V/ μ s) (TYP)	COMMENT
AD8009	50	N/A	320 ¹	5	150	5500	Extremely fast, low distortion, uses current feedback
AD8055	82	71		5	1200	1400	Low noise, fast, wide bandwidth, gain flatness 0.1 dB, video driver
ADA4891	68	90 ²		2500	0.002	170	CMOS-extremely low bias current, very fast, useful as video amplifier
ADA4092	85	118	1.3	0.2	50	0.4	Single supply (2.7 V to 36 V) or two supply operation, low power
FAN4931	73	102	4	6	0.005	3	Low cost CMOS, low power, output swings to within 10 mV of rail, extremely high input resistance
FHP3130	95	100	60	1	1800	110	High current output (to 100 mA)
FHP3350	90	55	190	1	50	800	High speed; useful as video amp
LM741C	70	106	1	6	500	0.5	General-purpose, overload protection, industry standard
LM7171	110	90	100	1.5	1000	3600	Very fast, high CMRR, useful as an instrumentation amplifier
LMH6629	87	79	800 ³	0.15	23000	530	Fast, ultra low noise, low voltage
OP177	130	142		0.01	1.5	0.3	Ultra-precision; very high CMRR and stability
OPA369	114	134	0.012	0.25	0.010	0.005	Extremely low power, low voltage, rail-to-rail.
OPA378	100	110	0.9	0.02	0.15	0.4	Precision, very low drift, low noise
OPA847	110	98	3900	0.1	42,000	950	Ultra low-noise, wide bandwidth amplifier, voltage feedback

¹Depends on gain; gain = 10 is shown
²Depends on gain; gain = 2 is shown
³Small signal

12.3 Hồi tiếp âm


Hồi tiếp âm là một trong những khái niệm hữu ích nhất trong điện tử, đặc biệt là trong ứng dụng op-amp. Hồi tiếp âm là quá trình theo đó một phần của điện áp đầu ra của mạch khuếch đại được trả về đầu vào với góc pha phản đối (hoặc trừ từ) tín hiệu đầu vào.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- Giải thích hồi tiếp âm trong op-amps

- Thảo luận tại sao hồi tiếp âm được sử dụng
 - Mô tả ảnh hưởng của hồi tiếp âm đến các thông số op-amp nhất định

Hồi tiếp âm được minh họa trong Hình 12-14. Đầu vào đảo làm cho tín hiệu hồi tiếp lệch 180° một cách hiệu quả so với tín hiệu đầu vào.



Hình 12-14 Minh họa của hồi tiếp âm


12.3.a Tại sao sử dụng hồi tiếp âm?

Như bạn có thể thấy trong Bảng 12-1, độ lợi điện áp vòng hở vốn có của một op-amp thông thường là rất cao (thường lớn hơn 100.000). Do đó, một điện áp đầu vào cực kỳ nhỏ điều khiển op-amp vào trạng thái đầu ra bão hòa của nó. Trong thực tế, ngay cả điện áp bù đầu vào của op-amp có thể đưa nó vào trạng thái bão hòa. Ví dụ: giả sử ta có $V_{IN} = 1$ mV và $A_{ol} = 100.000$. Thì,

$$V_{IN}A_{ol} = (1\text{mV})(100.000) = 100\text{V}$$

Vì mức đầu ra của op-amp không bao giờ có thể đạt tới 100 V, nên nó được đưa vào trạng thái bão hòa và đầu ra bị giới hạn ở mức đầu ra tối đa của nó, như được minh họa trong Hình 12-15. Với cả điện áp đầu vào dương và âm là 1 mV.

Tính hữu dụng của op-amp được vận hành mà không có hồi tiếp âm thường bị giới hạn ở các ứng dụng so sánh (sẽ được nghiên cứu trong Chương 13). Với hồi tiếp âm, độ lợi điện áp vòng kín (A_{cl}) có thể bị giảm xuống và có thể kiểm soát để op-amp có thể hoạt động như một mạch khuếch đại tuyến tính. Ngoài việc cung cấp một độ lợi điện áp ổn định, có kiểm soát, hồi tiếp âm cũng cho phép kiểm soát các trở kháng đầu vào và đầu ra và băng thông khuếch đại. Bảng 12-2 tóm tắt những tác động chung của hồi tiếp âm đến hiệu suất của op-amp.



Hình 12-15 Op-amp đạt trạng thái đầu ra cực đại với đầu vào rất nhỏ khi không có hồi tiếp âm

Bảng 12-2

	VOLTAGE GAIN	INPUT Z	OUTPUT Z	BANDWIDTH
Without negative feedback	A_{ol} is too high for linear amplifier applications	Relatively high (see Table 12-1)	Relatively low	Relatively narrow (because the gain is so high)
With negative feedback	A_{cl} is set to desired value by the feedback circuit	Can be increased or reduced to a desired value depending on type of circuit	Can be reduced to a desired value	Significantly wider

12.4 Op-amps với hồi tiếp âm

Một op-amp có thể được kết nối bằng cách sử dụng hồi tiếp âm để ổn định độ lợi và tăng tần số đáp ứng. Hồi tiếp âm lấy một phần tín hiệu đầu ra và áp nó trở lại lệch pha với đầu vào, tạo ra mức giảm đáng kể về độ lợi. Độ lợi khép kín này thường ít hơn nhiều so với độ lợi của vòng mở và không phụ thuộc vào nó.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- Phân tích op-amps với hồi tiếp âm
- Thảo luận về độ lợi điện áp vòng kín
- Xác định và phân tích cấu hình op-amp không đảo
- Xác định và phân tích cấu hình mạch lặp điện áp
- Xác định và phân tích cấu hình mạch khuếch đại đảo

12.4.a Độ lợi điện áp vòng kín, A_{cl}


Độ lợi điện áp vòng kín là độ khuếch đại điện áp của op-amp với hồi tiếp bên ngoài. Cấu hình mạch khuếch đại bao gồm op-amp và mạch hồi tiếp âm bên ngoài kết nối đầu ra với đầu vào đảo của op-amp. Độ lợi điện áp vòng kín được xác định bởi các giá trị thành phần bên ngoài và có thể được điều khiển chính xác bởi chúng.

12.4.b Mạch khuếch đại không đảo

Một op-amp được kết nối trong cấu hình vòng kín dưới dạng mạch khuếch đại không đảo với một

độ lợi điện áp được kiểm soát được trình bày trong Hình 12-3. Tín hiệu đầu vào được áp lên đầu vào không đảo (+). Tín hiệu đầu ra được áp trở lại đầu vào đảo thông qua mạch hồi tiếp (vòng kín) được tạo bởi điện trở đầu vào R_i và điện trở hồi tiếp R_f . Điều này tạo ra hồi tiếp âm như sau: Điện trở R_i và R_f tạo thành một mạch chia điện áp, nó làm giảm điện áp V_{out} thành điện áp V_f và kết nối với đầu vào đảo của op-amp. Các điện áp hồi tiếp được biểu diễn là

$$V_f = \left(\frac{R_i}{R_i + R_f} \right) V_{out}$$



Hình 12-16 Mạch khuếch đại không đảo

Sự sai khác của điện áp đầu vào, V_{in} và điện áp hồi tiếp, V_f , là sự vi sai đầu vào cho op-amp, như trong Hình 12-17. Điện áp vi sai này được khuếch đại bởi độ lợi điện áp vòng hở của op-amp (A_{ol}) và tạo ra điện áp đầu ra được biểu thị bằng


$$V_{out} = A_{ol} (V_{in} - V_f)$$

Hệ số suy hao, B , của mạch hồi tiếp là

$$B = \frac{R_i}{R_i + R_f}$$

Thay thế BV_{out} cho V_f trong phương trình V_{out} ,

$$V_{out} = A_{ol} (V_{in} - BV_{out})$$



Hình 12-17 Vì sai tín hiệu đầu vào

Sau đó, áp dụng các biến đổi đại số cơ bản,

$$V_{out} = A_{ol}V_{in} - A_{ol}BV_{out}$$

$$V_{out} + A_{ol}BV_{out} = A_{ol}V_{in}$$

$$V_{out}(1 + A_{ol}B) = A_{ol}V_{in}$$

Do độ lợi điện áp tổng quan của mạch khuếch đại trong Hình 12-16 là V_{out}/V_{in} , nên nó có thể được biểu thị bằng

$$\frac{V_{out}}{V_{in}} = \frac{A_{ol}}{1 + A_{ol}B}$$

Kết quả $A_{ol}B$ thường lớn hơn 1 rất nhiều, vì vậy phương trình đơn giản hóa thành

$$\frac{V_{out}}{V_{in}} \cong \frac{A_{ol}}{A_{ol}B} = \frac{1}{B}$$

Hệ số khuếch đại vòng kín của mạch khuếch đại không đảo (NI) là nghịch đảo của hệ số suy hao (B) của mạch hồi tiếp (bộ chia điện áp).

$$A_{cl(NI)} = \frac{V_{out}}{V_{in}} \cong \frac{1}{B} = \frac{R_i + R_f}{R_i}$$


Vì thế,

$$A_{cl(NI)} \cong 1 + \frac{R_f}{R_i}$$

CT 12-8

Lưu ý rằng độ lợi điện áp của vòng kín không hoàn toàn phụ thuộc vào độ lợi điện áp vòng hở op-amp theo điều kiện $A_{ol}B \gg 1$. Có thể đặt độ lợi vòng kín bằng cách chọn giá trị của R_i và R_f .

Ví dụ 12-3: Xác định độ lợi điện áp vòng kín của mạch khuếch đại trong Hình 12-18.



Hình 12-18

Giải: Đây là cấu hình op-amp không đảo. Vì vậy, độ lợi điện áp vòng kín là:

$$A_{cl(NI)} \cong 1 + \frac{R_f}{R_i} = 1 + \frac{100k\Omega}{4.7k\Omega} = 22.3$$


Bài tập liên quan: Nếu R_f trong Hình 12-18 tăng lên 150kΩ, xác định độ lợi vòng kín.

12.4.c Mạch lặp điện áp

Cấu hình **mạch lặp điện áp** là trường hợp đặc biệt của mạch khuếch đại không đảo trong đó tất cả điện áp đầu ra được hồi tiếp trở lại đầu vào đảo bằng một kết nối thẳng, như thể hiện trong . Như bạn có thể thấy, kết nối hồi tiếp thẳng có độ lợi điện áp là 1 (nghĩa là không có khuếch đại). Độ lợi điện áp vòng kín của một mạch khuếch đại không đảo như tìm hiểu phía trên là $1/B$. Vì $B = 1$ cho mạch lặp điện áp, độ lợi điện áp vòng kín là

$$A_{cl(VF)} = 1$$

CT 12-9




Hình 12-19 Mạch lặp điện áp dùng op-amp

Các đặc tính quan trọng nhất của cấu hình mạch lặp điện áp là trở kháng đầu vào rất cao và trở kháng đầu ra rất thấp. Những tính năng này làm cho nó gần như lý tưởng để làm bộ đệm cho các giao tiếp cần trở kháng đầu vào cao và trở kháng tải thấp. Điều này sẽ được thảo luận thêm trong Phần 12.5.

12.4.d Mạch khuếch đại đảo

Một op-amp được kết nối như một mạch khuếch đại đảo với độ lợi điện áp được kiểm soát được thể hiện trong . Tín hiệu đầu vào được áp vào mạch thông qua một điện trở nối tiếp R_i với đầu vào đảo (-). Ngoài ra, tín hiệu đầu ra được hồi tiếp trở lại qua R_f cho cùng một đầu vào. Đầu vào không đảo (+) được nối đất.




Hình 12-20 Mạch khuếch đại đảo

Tại điểm này, các thông số của op-amp lý tưởng được đề cập trước đó sẽ hữu ích trong việc đơn giản mạch để phân tích mạch này. Đặc biệt, khái niệm trở kháng đầu vào vô hạn là giá trị rất lớn. Trở kháng đầu vào vô hạn ngụ ý là không có dòng điện đi vào đầu vào đảo. Nếu không có dòng điện đi qua trở kháng đầu vào, thì không có sụt áp giữa đầu vào đảo và đầu vào không đảo. Điều này có nghĩa là điện áp ở đầu vào đảo (-) là bằng không vì đầu vào không đảo (+) được nối đất. Điện áp bằng không này ở cổng đầu vào đảo được coi như là đất ảo. Điều kiện này được minh họa trong Hình 12-21(a).

Vì không có dòng điện đi vào đầu vào đảo, dòng điện đi qua R_i và dòng điện đi qua R_f là bằng nhau, như trong Hình 12-21(b).

$$I_{in} = I_f$$



Hình 12-21 Khái niệm đất ảo và độ lợi điện áp vòng kín của mạch khuếch đại đảo

Điện áp qua R_i bằng V_{in} vì điện trở được kết nối với đất ảo tại đầu vào đảo của op-amp. Vì thế,

$$I_{in} = \frac{V_{in}}{R_i}$$

Ngoài ra, điện áp qua R_f bằng $-V_{out}$ vì đất ảo, và do đó,

$$I_f = \frac{-V_{out}}{R_f}$$

Từ $I_{in} = I_f$,

$$\frac{-V_{out}}{R_f} = \frac{V_{in}}{R_i}$$

Sắp xếp lại các biến, ta có


$$\frac{V_{out}}{V_{in}} = -\frac{R_f}{R_i}$$

Tất nhiên, V_{out}/V_{in} là độ lợi chung của mạch khuếch đại đảo.

$$A_{cl(I)} = - \frac{R_f}{R_i} \quad \text{CT 12-10}$$

Công thức CT 12-10 cho thấy độ lợi điện áp vòng kín của mạch khuếch đại đảo ($A_{cl(I)}$) là tỷ số của điện trở hồi tiếp (R_f) với điện trở đầu vào (R_i). Hệ số khuếch đại vòng kín không phụ thuộc vào hệ số khuếch đại vòng hở của op-amp. Do đó, các hồi tiếp âm ổn định độ lợi điện áp. Dấu âm (-) biểu thị sự ngược pha.

Ví dụ 12-4: Cho một cấu hình op-amp như trong Hình 12-22, xác định giá trị của R_f cần thiết để tạo ra độ lợi điện áp vòng kín là -100.



Hình 12-22

Giải: Chúng ta biết rằng $R_i = 2.2k\Omega$ và giá trị tuyệt đối của độ lợi điện áp vòng kín là $|A_{cl(I)}| = 100$, tính R_f theo công thức:

$$|A_{cl(I)}| = \frac{R_f}{R_i}$$

$$R_f = |A_{cl(I)}| * R_i = (100)(2.2k\Omega) = 220k\Omega$$

Bài tập liên quan: Nếu R_i thay đổi thành $2.7k\Omega$ trong Hình 12-22, giá trị của R_f là bao nhiêu để tạo ra độ lợi điện áp vòng kín có giá trị tuyệt đối là 25?

12.5 Ảnh hưởng của hồi tiếp âm lên trở kháng của op-amp

Hồi tiếp âm ảnh hưởng đến trở kháng đầu vào và trở kháng đầu ra của op-amp. Những tác động trên cả mạch khuếch đại đảo và không đảo sẽ được kiểm tra trong phần này.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- Thảo luận về cách hồi tiếp âm ảnh hưởng đến trở kháng của op-amp
- Phân tích trở kháng của mạch khuếch đại không đảo
 - Xác định trở kháng đầu vào
 - Xác định trở kháng đầu ra
- Phân tích trở kháng của mạch lặp điện áp
 - Xác định trở kháng đầu vào và trở kháng đầu ra
- Phân tích trở kháng của mạch khuếch đại đảo
 - Xác định trở kháng đầu vào
 - Xác định trở kháng đầu ra

12.5.a Trở kháng của mạch khuếch đại không đảo


Trở kháng đầu vào: Trở kháng đầu vào của mạch khuếch đại không đảo có thể được phân tích với sự hỗ trợ của Hình 12-23. Để phân tích vấn đề này, ta giả sử một điện áp vi sai nhỏ, V_d , tồn tại giữa hai đầu vào, như đã thể hiện trên hình. Điều này có nghĩa là bạn không thể giả sử trở kháng đầu vào của op-amp là vô hạn hoặc dòng điện đầu vào bằng không. Biểu diễn điện áp đầu vào là

$$V_{in} = V_d + V_f$$

Thay thế BV_{out} cho điện áp hồi tiếp, V_f , ta được

$$V_{in} = V_d + BV_{out}$$

Hãy nhớ rằng, B là độ suy hao của mạch hồi tiếp âm và bằng $R_i / (R_i + R_f)$.



Hình 12-23

Vì $V_{out} \cong A_{ol}V_d$ (A_{ol} là độ lợi vòng hở của op-amp),

$$V_{in} = V_d + A_{ol}BV_d = (1 + A_{ol}B)V_d$$

Thay thế $I_{in}Z_{in}$ cho V_d ,

$$V_{in} = (1 + A_{ol}B)I_{in}Z_{in}$$

Trong đó, Z_{in} là trở kháng đầu vào vòng hở của op-amp (không có kết nối hồi tiếp).


$$\frac{V_{in}}{I_{in}} = (1 + A_{ol}B)Z_{in}$$

V_{in}/I_{in} là trở kháng đầu vào tổng thể của cấu hình mạch khuếch đại không đảo vòng kín.

$$Z_{in(NI)} = (1 + A_{ol}B)Z_{in} \quad \text{CT 12-11}$$

Phương trình này cho thấy trở kháng đầu vào của cấu hình mạch khuếch đại không đảo với hồi tiếp âm lớn hơn nhiều so với trở kháng đầu vào nội tại của chính op-amp (không có hồi tiếp).

Trở kháng đầu ra: Biểu thức cho trở kháng đầu ra của mạch khuếch đại không đảo có thể được phân tích với sự hỗ trợ của Hình 12-24.



Hình 12-24

Bằng cách áp dụng định luật điện áp Kirchhoff vào mạch đầu ra,

$$V_{out} = A_{ol}V_d - Z_{out}I_{out}$$

Điện áp đầu vào vi sai là $V_d = V_{in} - V_f$; giả sử rằng $A_{ol}V_d \gg Z_{out}I_{out}$, bạn có thể biểu diễn điện áp đầu ra như

$$V_{out} \cong A_{ol}(V_{in} - V_f)$$

Thay thế BV_{out} cho V_f ,

$$V_{out} \cong A_{ol}(V_{in} - BV_{out})$$

Mở rộng và chuyển đổi biểu thức ta có

$$V_{out} \cong A_{ol}V_{in} - A_{ol}BV_{out}$$

$$A_{ol}V_{in} \cong V_{out} + A_{ol}BV_{out} \cong (1 + A_{ol}B)V_{out}$$

Vì trở kháng đầu ra của cấu hình mạch khuếch đại không đảo là $Z_{out(NI)} = V_{out}/I_{out}$, bạn có thể thay thế $I_{out}Z_{out(NI)}$ cho V_{out} ; vì thế,

$$A_{ol}V_{in} = (1 + A_{ol}B)I_{out}Z_{out(NI)}$$

Chia cả hai vế của biểu thức cho I_{out} ,

$$\frac{A_{ol}V_{in}}{I_{out}} = (1 + A_{ol}B)Z_{out(NI)}$$

Thuật ngữ bên vế trái là trở kháng đầu ra nội tại của op-amp (Z_{out}) bởi vì, không có hồi tiếp,

$$A_{ol}V_{in} = V_{out}$$

Vì thế,

$$Z_{out} = (1 + A_{ol}B)Z_{out(NI)}$$


Do vậy,

$$Z_{out(NI)} = \frac{Z_{out}}{(1 + A_{ol}B)} \quad \text{CT 12-12}$$

Phương trình này cho thấy trở kháng đầu ra của cấu hình mạch khuếch đại không đảo với hồi tiếp âm nhỏ hơn nhiều so với trở kháng đầu ra nội tại, Z_{out} , của chính op-amp (không có hồi tiếp) vì Z_{out} được chia cho hệ số $1 + A_{ol}B$.

Ví dụ 12-5: a) Xác định trở kháng đầu ra và trở kháng đầu vào của mạch khuếch đại trong Hình 12-25. Theo datasheet của op-amp $Z_{in} = 2M\Omega$, $Z_{out} = 75\Omega$, và $A_{ol} = 200.000$.

b) Tính hệ số khuếch đại điện áp vòng kín.



Hình 12-25

Giải: a) Hệ số suy hao, B , của mạch hồi tiếp là

$$B = \frac{R_i}{R_i + R_f} = \frac{10k\Omega}{230k\Omega} = 0.0435$$

$$Z_{in(NI)} = (1 + A_{ol}B)Z_{in} = [1 + (200.000)(0.0435)](2M\Omega)$$

$$Z_{in(NI)} = (1 + 8700)(2M\Omega) = \mathbf{17.4G\Omega}$$

Giá trị này rất rất lớn, với các mục tiêu trong thực tế, nó có thể được xem như là vô cùng và là một trường hợp lý tưởng.

$$Z_{out(NI)} = \frac{Z_{out}}{(1 + A_{ol}B)} = \frac{75\Omega}{(1 + 8700)} = \mathbf{8.6m\Omega}$$

Giá trị này rất rất nhỏ, với các mục tiêu trong thực tế, nó có thể được xem như bằng không và là một trường hợp lý tưởng.

$$b) A_{cl(NI)} = 1 + \frac{R_f}{R_i} = 1 + \frac{220k\Omega}{10k\Omega} = \mathbf{23.0}$$

Bài tập liên quan: Xác định trở kháng ngõ vào và trở kháng ngõ ra trong Hình 12-25 của op-amp với datasheet có các giá trị $Z_{in} = 3.5M\Omega$, $Z_{out} = 82\Omega$, và $A_{ol} = 135.000$.

b) Tìm A_{cl} .

12.5.b Trở kháng mạch lặp điện áp

Vì mạch lặp điện áp là trường hợp đặc biệt của cấu hình mạch khuếch đại không đảo, nên các công thức trở kháng tương tự được sử dụng nhưng với $B = 1$.

$$Z_{in(VF)} = (1 + A_{ol}) Z_{in} \quad CT\ 12-13$$

$$Z_{out(VF)} = \frac{Z_{out}}{(1 + A_{ol})} \quad CT\ 12-14$$

Như bạn có thể thấy, trở kháng đầu vào mạch lặp điện áp lớn hơn so với A_{ol} và Z_{in} so với cấu hình mạch khuếch đại không đảo với mạch hồi tiếp cầu phân áp. Ngoài ra, trở kháng đầu ra của nó thì nhỏ hơn rất nhiều.

Ví dụ 12-6: Một op-amp trong Ví dụ 12-5 được sử dụng trong cấu hình mạch lặp điện áp. Xác định trở kháng đầu vào và trở kháng đầu ra.

Giải: Vì $B = 1$,


$$Z_{in(VF)} = (1 + A_{ol})Z_{in} = (1 + 200.000)2M\Omega \cong 4G\Omega$$

$$Z_{out(VF)} = \frac{Z_{out}}{(1 + A_{ol})} = \frac{75\Omega}{1 + 200.000} = 375\mu\Omega$$

Lưu ý rằng, $Z_{in(VF)}$ lớn hơn rất nhiều so với $Z_{in(NI)}$ và $Z_{out(VF)}$ nhỏ hơn rất nhiều so với $Z_{out(NI)}$ từ Ví dụ 12-5. Một lần nữa, với các bài toán trong thực tế, đây có thể được xem như là điều kiện lý tưởng.

Bài tập liên quan: Nếu op-amp trong ví dụ trên được thay bằng op-amp có độ khuếch đại vòng hở cao hơn, trở kháng đầu vào và trở kháng đầu ra sẽ bị ảnh hưởng thế nào?

12.5.c Trở kháng của mạch khuếch đại đảo




Hình 12-26 Mạch khuếch đại đảo

Trở kháng đầu vào và trở kháng đầu ra của cấu hình mạch khuếch đại đảo có thể được phân tích với sự hỗ trợ của Hình 12-26. Cả tín hiệu đầu vào và tín hiệu hồi tiếp âm đều được áp lên cổng đầu vào đảo thông qua các điện trở, như được biểu diễn trong hình.

Trở kháng đầu vào: Trở kháng đầu vào cho mạch khuếch đại đảo là

$$Z_{in(I)} \cong R_i \quad \text{CT 12-15}$$

Điều này là do đầu vào đảo của op-amp là đất ảo (0V) và tín hiệu nguồn đầu vào chỉ đơn giản là nhìn thấy R_i xuống đất, như trong Hình 12-27.




Hình 12-27

Trở kháng đầu ra: Cũng giống như mạch khuếch đại không đảo, trở kháng đầu ra của mạch khuếch đại đảo bị giảm bởi hồi tiếp âm. Trong thực tế, biểu thức là tương tự đối với trường hợp không đảo.

$$Z_{out(I)} = \frac{Z_{out}}{1 + A_{ol}B} \quad \text{CT 12-16}$$

Trở kháng đầu ra của cả cấu hình mạch khuếch đại không đảo và mạch khuếch đại đảo là rất thấp; thậm chí, nó gần như bằng không trong các trường hợp thực tế. Bởi vì trở kháng đầu ra gần bằng không, bất kỳ trở kháng tải nào trong giới hạn có thể được kết nối với đầu ra của op-amp và không thay đổi điện áp đầu ra. Các giới hạn cho trở kháng tải được xác định bởi độ giao động đỉnh-đỉnh cực đại của đầu ra ($V_{O(p-p)}$) và dòng điện giới hạn của op-amp.

Ví dụ 12-7: Tìm các giá trị của trở kháng đầu vào và trở kháng đầu ra trong Hình 12-28. Đồng thời xác định độ lợi điện áp vòng kín. Thông số của op-amp như sau: $A_{ol} = 50.000$; $Z_{in} = 4M\Omega$; và $Z_{out} = 50\Omega$.



Hình 12-28

Giải:

$$Z_{in(I)} \cong R_i = \mathbf{1.0k\Omega}$$

Hệ số suy hao hồi tiếp, B, là

$$B = \frac{R_i}{R_i + R_f} = \frac{1.0k\Omega}{101k\Omega} = \mathbf{0.001}$$

$$Z_{out(I)} = \frac{Z_{out}}{1 + A_{ol}B} = \frac{50\Omega}{1 + (50.000)(0.001)} = \mathbf{980m\Omega}$$

$Z_{out} = 980m\Omega$ gần như là bằng không cho các bài toán thực tế

Hệ số khuếch đại điện áp vòng kín là

$$A_{cl(I)} = -\frac{R_f}{R_i} = -\frac{100k\Omega}{1.0k\Omega} = \mathbf{-100.0}$$

Bài tập liên quan: Xác định trở kháng đầu vào và trở kháng đầu ra và hệ số khuếch đại điện áp vòng kín trong Hình 12-28. Các thông số của op-amp và các giá trị của mạch như sau: $A_{ol}=100.000$; $Z_{in} = 5M\Omega$; $Z_{out} = 75\Omega$; $R_i = 560$; và $R_f = 82k\Omega$.

12.6 Dòng điện định thiên và điện áp bù

Một số sai lệch so với op-amp lý tưởng phải được nhận ra do ảnh hưởng của chúng lên hoạt động của op-amp. Các transistor trong op-amp phải được điều chỉnh để chúng có giá trị chính xác của dòng vào cực base và dòng vào collector và điện áp collector-to-emitter. Các op-amp lý tưởng không có dòng điện đầu vào tại các cổng đầu vào của nó; nhưng trên thực tế, op-amp thực tế có dòng điện định thiên đầu vào nhỏ thường trong phạm vi nA.

Ngoài ra, mất cân bằng nội tại nhỏ trong các transistor có tác dụng tạo ra một điện áp bù nhỏ giữa các đầu vào. Những tham số không lý tưởng được mô tả trong Phần 12.2.


Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Thảo luận về dòng điện định thiên và điện áp bù**
- Mô tả ảnh hưởng của dòng điện định thiên đầu vào
- Thảo luận về dòng điện định thiên bù
 - Giải thích sự bù dòng điện định thiên trong mạch lặp điện áp
 - Giải thích bù sai lệch dòng điện trong các mạch khuếch đại không đảo và đảo
 - Thảo luận về ứng dụng của BIFET
- Mô tả ảnh hưởng của điện áp bù đầu vào
- Thảo luận về bù điện áp đầu vào bù


12.6.a Ảnh hưởng của dòng điện định thiên

Hình 12-29(a) là mạch khuếch đại đảo với điện áp đầu vào bằng không. Lý tưởng nhất là dòng điện đi qua R_i bằng 0 vì điện áp đầu vào bằng 0 và điện áp ở cực đảo là 0. Dòng điện định thiên đầu vào nhỏ, I_I , đi qua R_f từ cổng đầu ra. I_I tạo ra sự sụt giảm điện áp trên R_f , như được biểu diễn trong hình. Cực dương của R_f là cổng đầu ra, và do đó, sai số điện áp lỗi đầu ra là $I_I R_f$ khi nó phải bằng không.

Hình 12-29(b) là một mạch lặp điện áp với điện áp đầu vào bằng 0 và điện trở nguồn, R_s . Trong trường hợp này, dòng điện định thiên đầu vào, I_I , tạo ra sự sụt giảm trên R_s và tạo ra lỗi điện áp đầu ra như được trình bày. Điện áp ở cực đầu vào đảo giảm xuống $-I_I R_s$ vì hồi tiếp âm có xu hướng duy trì điện áp vi sai bằng không, như đã được chỉ ra. Bởi vì cổng vào đảo được kết nối trực tiếp với cổng đầu ra, điện áp lỗi đầu ra là $-I_I R_s$.



(a) Input bias current creates output error voltage ($I_I R_f$) in an inverting amplifier.




(b) Input bias current creates output error voltage in a voltage-follower.

Hình 12-29 Ảnh hưởng của dòng điện định thiên

Hình 12-30 là một mạch khuếch đại không đảo với điện áp đầu vào bằng không. Trường hợp lý tưởng là điện áp tại cổng vào đảo cũng bằng không, như đã được nêu ra. Dòng điện

định thiên đầu vào, I_1 , tạo ra sụt áp trên R_f và do đó tạo ra điện áp lỗi đầu ra $I_1 R_f$, giống như với mạch khuếch đại đảo.




Hình 12-30 Dòng điện định thiên tạo ra sai số điện áp ra trong mạch khuếch đại không đảo

12.6.b Bù dòng điện định thiên

Mạch lặp điện áp: Điện áp lỗi đầu ra do dòng điện định thiên trong mạch lặp điện áp có thể được giảm một cách hiệu quả bằng cách thêm một điện trở, R_f , bằng với điện trở nguồn, R_s , trong đường dẫn hồi tiếp, như trong Hình 12-31. Sự sụt giảm điện áp được tạo ra bởi I_1 qua điện trở bổ sung giảm đi $-I_2 R_s$ từ điện áp lỗi đầu ra. Nếu $I_1 = I_2$ thì điện áp đầu ra là không. Thông thường I_1 không hoàn toàn bằng I_2 ; nhưng ngay cả trong trường hợp này, điện áp lỗi đầu ra vẫn giảm như công thức sau vì I_{OS} nhỏ hơn I_2 .


$$V_{OUT(error)} = |I_1 - I_2| R_s = I_{OS} R_s$$

Trong đó I_{OS} là dòng bù đầu vào.



Hình 12-31 Bù dòng điện định thiên trong mạch lặp điện áp

Mạch khuếch đại không đảo và mạch khuếch đại đảo: Để bù cho hiệu ứng của dòng điện định thiên trong mạch khuếch đại không đảo, một điện trở R_c được thêm vào, như trong Hình 12-32(a). Giá trị điện trở bù bằng với điện trở tương đương của R_i song song với R_f . Dòng điện đầu vào tạo ra sụt giảm điện áp trên R_c , bù cho điện áp rơi trên R_i và R_f , do đó đủ giảm điện áp lỗi đầu ra. Mạch khuếch đại đảo cũng được bù tương tự, như thể hiện trong Hình 12-32(b).



Hình 12-32 Bù dòng điện định thiên trong mạch khuếch đại đảo và không đảo

Sử dụng BIFET Op-amp để loại bỏ sự cần thiết của bù dòng điện định thiên: BIFET op-amp sử dụng cả BJT và JFET trong mạch bên trong của nó. Các JFET được sử dụng làm thiết bị đầu vào để đạt được trở kháng đầu vào cao hơn mức có thể của mạch khuếch đại BJT tiêu chuẩn. Do trở kháng đầu vào rất cao, BIFET thường có dòng điện định thiên đầu vào nhỏ hơn nhiều so với BJT op-amp, do đó giảm hoặc loại bỏ sự cần thiết cho bù dòng điện định thiên.

12.6.c Ảnh hưởng của điện áp bù đầu vào


Điện áp đầu ra của op-amp phải bằng 0 khi đầu vào vi sai bằng không. Tuy nhiên, luôn có một điện áp lỗi đầu ra nhỏ có giá trị thường nằm trong phạm vi từ vài microvolt đến vài millivolt. Điều này là do sự mất cân bằng không thể tránh khỏi bên trong các op-amp transistor ngoài các dòng điện định thiên đã thảo luận trước đây. Trong một cấu hình hồi tiếp âm, điện áp bù đầu vào V_{IO} có thể được hình dung như một nguồn điện áp DC nhỏ

tương đương, như được minh họa trong Hình 12-33 cho một mạch lặp điện áp. Nói chung, lỗi điện áp đầu ra do điện áp bù đầu vào là

$$V_{OUT(error)} = A_{cl} V_{IO}$$

Đối với trường hợp mạch lặp điện áp, $A_{cl} = 1$, vì vậy


$$V_{OUT(error)} = V_{IO}$$



Hình 12-33 Mạch tương đương điện áp bù đầu vào

12.6.d Bù điện áp đầu vào bù

Hầu hết các IC op-amps cung cấp một công cụ để bù cho điện áp bù. Điều này thường được thực hiện bằng cách kết nối một biến trở ngoài với các chân được chỉ định trên IC, như được minh họa trong Hình 12-34(a) và (b) của một op-amp 741. Hai chân IC được dán nhãn *offset null*. Khi không có đầu vào, biến trở được điều chỉnh đơn giản cho đến khi điện áp đầu ra được đo là 0, như trong Hình 12-34(c).



Hình 12-34 Bù của điện áp đầu vào bù cho op-amp 741

12.7 Đáp ứng tần số và đáp ứng pha của vòng hở


Trong phần này, đáp ứng tần số vòng hở và đáp ứng pha vòng hở của một op-amp được khảo sát. Đáp ứng vòng hở liên quan đến một op-amp không có hồi tiếp bên ngoài. Đáp ứng tần số cho biết độ lợi điện áp thay đổi như thế nào với tần số, và đáp ứng pha cho biết mức độ dịch pha giữa đầu vào và tín hiệu đầu ra thay đổi theo tần số. Độ lợi của vòng hở, giống như β của transistor, thay đổi rất nhiều từ thiết bị này sang thiết bị khác cùng loại và không thể phụ thuộc vào để có một giá trị hằng số.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Phân tích đáp ứng tần số vòng hở của op-amp**
- Xem xét và thảo luận về độ lợi điện áp của op-amp
- Thảo luận về giới hạn băng thông
 - Xác định băng thông vòng hở 3 dB
 - Xác định độ lợi thuần của băng thông
- Phân tích độ lợi với tần số
- Phân tích sự dịch pha
- Thảo luận về đáp ứng tần số tổng thể
- Thảo luận về đáp ứng pha tổng thể

12.7.a Đánh giá về độ lợi điện áp của Op-amp

Hình 12-35 minh họa các cấu hình mạch khuếch đại vòng hở và vòng kín. Như được trình bày trong phần (a), độ lợi điện áp vòng hở, A_{ol} , của op-amp là độ lợi điện áp nội tại của thiết bị và đại diện cho tỷ số của điện áp đầu ra với điện áp đầu vào. Lưu ý rằng không có các thành phần bên ngoài, do đó độ lợi điện áp vòng hở được thiết lập hoàn toàn bởi thiết kế bên trong. Trong cấu hình op-amp vòng kín được trình bày trong phần (b), độ lợi điện áp của vòng kín, A_{cl} , là độ lợi điện áp của op-amp với hồi tiếp bên ngoài. Độ lợi điện áp vòng kín được xác định bởi các giá trị thành phần bên ngoài cho cấu hình mạch khuếch đại đảo và luôn luôn nhỏ hơn độ lợi của vòng hở. Độ lợi điện áp vòng kín có thể được điều khiển chính xác bởi các giá trị thành phần bên ngoài. Đáp ứng vòng kín của op-amps được trình bày trong Phần 0.



Hình 12-35 Cấu hình vòng hở và vòng kín của op-amp

12.7.b Giới hạn băng thông

Trong các phần trước, tất cả các biểu thức độ lợi điện áp đều dựa trên độ lợi dải trung và được coi là độc lập với tần số. Độ lợi dải trung vòng hở của một op-amp kéo dài từ tần số 0 (DC) đến tần số tới hạn mà độ lợi nhỏ hơn 3 dB so với giá trị dải trung. Op-amps là mạch khuếch đại DC (không có tụ ghép giữa các khối) và do đó, không có tần số tới hạn dưới. Điều này có nghĩa là độ lợi dải trung kéo dài xuống tần số 0 (DC) và điện áp DC được khuếch đại giống như tín hiệu tần số dải trung.

Đường cong đáp ứng vòng hở (biểu đồ Bode) cho một op-amp nhất định được trình bày trong Hình 12-36. Hầu hết các datasheet của op-amp trình bày đường cong này hoặc chỉ định độ lợi dải trung. Lưu ý rằng đường cong rolls-off (giảm) ở mỗi -20dB/decade (-6dB/octave). Độ lợi dải trung là 200.000, là 106 dB và tần số tới hạn (tần số cắt) là khoảng 10 Hz.

Băng thông vòng hở 3 dB Từ Chương trước ta biết rằng băng thông của mạch khuếch đại ac là dải tần giữa các điểm có độ lợi nhỏ hơn 3 dB so với độ lợi dải trung. Nói chung, băng thông bằng với tần số tới hạn trên (f_{cu}) trừ cho tần số tới hạn dưới (f_{cl}).


$$BW = f_{cu} - f_{cl}$$

Vì f_{cl} cho op-amp bằng 0, băng thông chỉ đơn giản bằng mức tần số tới hạn trên.

$$BW = f_{cu} \quad \text{CT 12-17}$$


Từ bây giờ, chúng ta sẽ đề cập đến f_{cu} đơn giản là f_c ; và chúng ta sẽ sử dụng các ký hiệu vòng hở (ol) hoặc vòng kín (cl), ví dụ, $f_{c(ol)}$.

Băng thông độ lợi đơn Chú ý trong Hình 12-36 đó là độ lợi giảm dần xuống một điểm khi nó bằng đơn vị (1 hoặc 0 dB). Giá trị của tần số tại độ lợi bằng 1 là tần số độ lợi đơn ký hiệu là f_T . f_T cũng được gọi là băng thông độ lợi đơn.



Hình 12-36 Đồ thị lý tưởng của độ lợi điện áp vòng hở so với tần số tiêu biểu của op-amp.

12.7.c Phân tích tần số với hệ số khuếch đại



Hình 12-37 Mạch trễ pha RC

Các mạch trễ pha RC (thông thấp) trong op-amp chịu trách nhiệm cho việc roll-off hệ số khuếch đại khi tần số tăng, giống như đã được thảo luận cho các mạch khuếch đại rời rạc trong Chương trước. Từ lý thuyết mạch điện xoay chiều cơ bản, sự suy hao của mạch trễ pha RC, như trong Hình 12-37, được thể hiện bởi

$$\frac{V_{out}}{V_{in}} = \frac{X_c}{\sqrt{R^2 + X_c^2}}$$

Chia cả tử số và mẫu số ở vế phải cho X_c ,

$$\frac{V_{out}}{V_{in}} = \frac{1}{\sqrt{1 + R^2/X_c^2}}$$

Tần số tới hạn của mạch RC là

$$f_c = \frac{1}{2\pi RC}$$

Chia cả hai phía cho f ta có

$$\frac{f_c}{f} = \frac{1}{2\pi RCf} = \frac{1}{(2\pi fC)R}$$

Vì $X_c = \frac{1}{2\pi fC}$ biểu thức trước có thể được viết là


$$\frac{f_c}{f} = \frac{X_c}{R}$$

Thay thế kết quả này trong phương trình trước cho V_{out}/V_{in} tạo ra biểu thức sau cho sự suy hao của mạch trễ RC theo tần số:

$$\frac{V_{out}}{V_{in}} = \frac{1}{\sqrt{1 + f^2/f_c^2}}$$

CT 12-18

Nếu một op-amp được đại diện bằng một phần tử hệ số khuếch đại điện áp với độ lợi $A_{ol(mid)}$ cộng với một mạch trễ RC đơn, như trong Hình 12-38, nó được gọi là op-amp bù. Hệ số độ lợi vòng hở tổng của op-amp là kết quả của độ lợi vòng hở dải trung, $A_{ol(mid)}$, và hệ số suy hao của mạch RC.



Hình 12-38 Op-amp được biểu diễn bằng thông số hệ số khuếch đại và mạch RC tích hợp

$$A_{ol} = \frac{A_{ol}}{\sqrt{1 + f^2/f_c^2}}$$

CT 12-19

Như bạn có thể thấy trong CT 12-19, hệ số khuếch đại vòng hở bằng với hệ số khuếch đại dải trung khi tần số của tín hiệu f nhỏ hơn rất nhiều so với tần số tới hạn f_c và giảm xuống khi tần số tăng. Vì f_c là một phần của đáp ứng vòng hở của op-amp, nên chúng ta sẽ ký hiệu nó là $f_{c(ol)}$.

Ví dụ sau đây cho thấy độ lợi vòng hở giảm khi tần số tăng trên f_c (ol).

Ví dụ 12-8: Xác định A_{ol} cho những thông số của f . Giả sử $f_{c(ol)} = 100\text{Hz}$ và $A_{ol(mid)} = 100.000$

a) $f = 0\text{Hz}$ b) $f = 10\text{Hz}$ c) $f = 100\text{Hz}$ d) $f = 1000\text{Hz}$

Giải:

a)

$$A_{ol} = \frac{A_{ol(mid)}}{\sqrt{1 + f^2/f_{c(ol)}^2}} = \frac{100.000}{\sqrt{1 + 0}} = \mathbf{100.000}$$

b)

$$A_{ol} = \frac{100.000}{\sqrt{1 + (0.1)^2}} = \mathbf{99.503}$$

c)

$$A_{ol} = \frac{100.000}{\sqrt{1 + (1)^2}} = \mathbf{70.710}$$

d)

$$A_{ol} = \frac{100.000}{\sqrt{1 + (10)^2}} = 9950$$

Bài tập liên quan: Xác định Aol cho những tần số sau. Giả sử $f_c(ol) = 200\text{Hz}$ và $A_{ol}(\text{mid}) = 80.000$ a) $f = 2\text{Hz}$ b) $f = 10\text{Hz}$ c) $f = 2500\text{Hz}$

12.7.d Dịch pha

Như bạn đã biết từ Chương trước, mạch RC gây ra độ trễ lan truyền từ đầu vào sang đầu ra, do đó tạo ra sự dịch pha giữa tín hiệu đầu vào và tín hiệu đầu ra. Một mạch trễ RC như được tìm thấy trong một phần của op-amp làm cho điện áp tín hiệu đầu ra bị trễ pha so với đầu vào, như trình bày trong Hình 12-39. Từ lý thuyết mạch điện cơ bản, sự dịch pha, θ , là


$$\theta = -\tan^{-1}\left(\frac{R}{X_c}\right)$$

Vì $R/X_c = f/f_c$,

$$\theta = -\tan^{-1}\left(\frac{f}{f_c}\right)$$

CT 12-20

Dấu âm (-) chỉ ra rằng tín hiệu đầu ra bị trễ pha. Phương trình này thể hiện rằng sự dịch pha tăng theo tần số và đạt gần đến -90° khi f lớn hơn rất nhiều so với f_c .



Hình 12-39 Điện áp ra trễ pha hơn điện áp vào

Ví dụ 12-9: Tính độ dịch pha của một mạch trễ pha RC cho mỗi tần số sau và vẽ ra đường cong của độ dịch pha theo tần số. Giả sử $f_c = 100\text{Hz}$.

a) $f = 1\text{Hz}$ b) $f = 10\text{Hz}$ c) $f = 100\text{Hz}$ d) $f = 1.000\text{Hz}$ e) $f = 10.000\text{Hz}$

Giải:

a)

$$\theta = -\tan^{-1}\left(\frac{f}{f_c}\right) = -\tan^{-1}\left(\frac{1\text{Hz}}{100\text{Hz}}\right) = -0.573^\circ$$

b)

$$\theta = -\tan^{-1}\left(\frac{10\text{Hz}}{100\text{Hz}}\right) = -5.71^\circ$$

c)

$$\theta = -\tan^{-1}\left(\frac{10\text{Hz}}{100\text{Hz}}\right) = -5.71^\circ$$


d)

$$\theta = -\tan^{-1}\left(\frac{10\text{Hz}}{100\text{Hz}}\right) = -5.71^\circ$$

e)

$$\theta = -\tan^{-1}\left(\frac{10\text{Hz}}{100\text{Hz}}\right) = -5.71^\circ$$

Đường cong độ dịch pha theo tần số được vẽ trong Hình 12-40. Chú ý là trục tần số theo thang logarith.




Hình 12-40

Bài tập liên quan: Tại tần số nào trong ví dụ này, độ dịch pha là 60° ?

12.7.e Đáp ứng tần số tổng quát

Từ kiến thức phía trên, một op-amp được xác định là có hằng số roll-off là -20dB/decade khi tần số lớn hơn tần số tới hạn. Đối với hầu hết các op-amps điều bên trên là đúng, tuy nhiên, với một số op-amp thì tình hình phức tạp hơn nhiều. Mạch IC op-amp phức tạp có thể bao gồm hai hoặc nhiều tầng khuếch đại. Độ lợi của từng giai đoạn phụ thuộc vào tần số và roll-off tại -20dB/decade trên tần số tới hạn của nó. Do đó, đáp ứng tổng của op-amp là tổng hợp các đáp ứng riêng lẻ của các tầng bên trong. Ví dụ, một op-amp ba tầng được trình bày trong Hình 12-41(a) và đáp ứng tần số của từng tầng được trình bày trong Hình 12-41(b). Như bạn đã biết, độ lợi dB được thêm vào để đáp ứng tần số tổng của op-amp được trình bày trong Hình 12-41(c). Vì tỷ số roll-off là phụ trợ, nên tổng tỷ lệ roll-off tăng theo -20dB/decade (-6 dB/decade) cho từng tần số tới hạn đạt được.



Hình 12-41 Đáp ứng tần số mạch hở của op-amp

12.7.f Đáp ứng pha tổng quát

Trong một mạch khuếch đại đa tầng, mỗi tầng đóng góp vào tổng độ trễ pha. Như bạn đã thấy, mỗi mạch trễ pha RC có thể tạo ra một sự dịch pha. Vì mỗi tầng trong một op-amp bao gồm mạch trễ pha RC, ví dụ op-amp ba tầng, có thể có trễ pha tối đa là -270° . Ngoài ra, độ trễ pha của từng tầng nhỏ hơn -45° khi tần số là dưới tần số tới hạn, bằng với -45° tại tần số tới hạn và lớn hơn -45° khi tần số cao hơn tần số tới hạn. Độ trễ pha của các tầng của op-amp được cộng vào để tạo ra độ trễ pha tổng, theo công thức sau cho ba tầng:

$$\theta_{tot} = -\tan^{-1}\left(\frac{f}{f_{c1}}\right) - \tan^{-1}\left(\frac{f}{f_{c2}}\right) - \tan^{-1}\left(\frac{f}{f_{c3}}\right)$$

Ví dụ 12-10: Một op-amp có 3 tầng khuếch đại bên trong với độ lợi và tần số tới hạn như sau:

Tầng 1: $A_{v1} = 40dB$, $f_{c1} = 2kHz$

Tầng 2: $A_{v2} = 32dB$, $f_{c2} = 40kHz$

Tầng 3: $A_{v3} = 20dB$, $f_{c3} = 150kHz$

Xác định độ lợi vòng hở dải trung theo decibel và độ trễ pha tổng khi $f=f_{c1}$.

Giải: $A_{ol(mid)} = A_1 + A_2 + A_3 = 40dB + 32dB + 20dB = 92dB$

$$\begin{aligned}\theta_{tot} &= -\tan^{-1}\left(\frac{f}{f_{c1}}\right) - \tan^{-1}\left(\frac{f}{f_{c2}}\right) - \tan^{-1}\left(\frac{f}{f_{c3}}\right) \\ &= -\tan^{-1}(1) - \tan^{-1}\left(\frac{2}{40}\right) - \tan^{-1}\left(\frac{2}{150}\right) = -45^\circ - 2.86^\circ - 0.76^\circ = -48.6^\circ\end{aligned}$$

Bài tập liên quan: Mạch khuếch đại 2 tầng có các đặc tính sau: $A_{v1} = 50dB$, $f_{c1} = 1500Hz$ và $A_{v2} = 25dB$, $f_{c2} = 3000Hz$. Xác định độ lợi dải trung theo decibel và tổng độ trễ pha khi $f=f_{c1}$.

12.8 Đáp ứng tần số vòng kín

Op-amps thường được sử dụng trong cấu hình vòng kín với hồi tiếp âm để kiểm soát chính xác độ lợi và băng thông. Trong phần này, bạn sẽ thấy hồi tiếp ảnh hưởng đến độ lợi và đáp ứng tần số của op-amp.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Phân tích đáp ứng tần số vòng kín của op-amp**
 - Xem lại độ lợi điện áp vòng kín cho từng cấu hình op-amp
- Phân tích ảnh hưởng của hồi tiếp âm đến băng thông
- Xác định và thảo luận về sản phẩm băng thông khuếch đại

Hãy nhớ lại rằng độ lợi dải trung của op-amp bị giảm bởi hồi tiếp âm, như được biểu thị bằng các biểu thức khuếch đại vòng kín bên dưới cho cấu hình ba mạch khuếch đại được trình bày trước đây, trong đó B là suy hao hồi tiếp. Đối với một mạch khuếch đại không đảo,

$$A_{cl(NI)} = \frac{A_{ol}}{1 + A_{ol}B} \cong \frac{1}{b} = 1 + \frac{R_f}{R_i}$$

Đối với một mạch khuếch đại đảo ngược,

$$A_{cl(I)} \cong -\frac{R_f}{R_i}$$

Đối với một người mạch lặp điện áp,

$$A_{cl(VF)} = 1$$

12.8.a Ảnh hưởng của hồi tiếp âm đối với băng thông

Bạn biết hồi tiếp âm ảnh hưởng thế nào đến độ lợi; bây giờ bạn sẽ tìm hiểu làm thế nào nó ảnh hưởng đến băng thông khuếch đại. Tần số tới hạn của vòng kín của op-amp là

$$f_{c(cl)} = f_{c(ol)}(1 + BA_{ol(mid)}) \quad \text{CT 12-21}$$

Biểu thức này cho thấy tần số tới hạn vòng kín, $f_{c(cl)}$, cao hơn tần số tới hạn $f_{c(ol)}$ của vòng hở theo hệ số $1 + BA_{ol(mid)}$.

Vì $f_{c(cl)}$ bằng băng thông cho mạch khuếch đại vòng kín, băng thông vòng kín (BW_{cl}) cũng được tăng theo cùng hệ số.


$$BW_{cl} = BW_{ol}(1 + BA_{ol(mid)}) \quad \text{CT 12-22}$$

Ví dụ 12-11: Một mạch khuếch đại xác định có độ lợi vòng hở dải trung là 150.000 và băng thông vòng hở 3dB là 200Hz. Hệ số suy hao B của vòng hồi tiếp là 0.002. Băng thông vòng kín là bao nhiêu?

Giải: $BW_{cl} = BW_{ol}(1 + BA_{ol(mid)}) = 200\text{Hz}[1 + (0.002)(150.000)] = 60.2\text{kHz}$

Bài tập liên quan: Nếu $A_{ol(mid)} = 200.000$ và $B = 0.05$. Tìm băng thông vòng kín.

Hình 12-42 minh họa bằng đồ họa khái niệm của đáp ứng vòng kín. Khi mà độ lợi vòng hở của op-amp bị giảm bởi hồi tiếp âm, băng thông được tăng lên. Độ lợi của vòng kín không phụ thuộc vào độ lợi của vòng hở cho đến điểm giao nhau của hai đường cong độ lợi. Điểm giao nhau này là tần số tới hạn, $f_{c(cl)}$, cho đáp ứng vòng kín. Lưu ý rằng độ lợi của vòng kín có cùng hệ số roll-off với độ lợi vòng hở, ngoài tần số tới hạn vòng kín.



Hình 12-42 Độ lợi vòng kín so với độ lợi vòng hở

12.8.b Tích khuếch đại băng thông

Sự gia tăng độ lợi của vòng kín làm giảm băng thông và ngược lại, như vậy tích của độ lợi và băng thông là một hằng số. Điều này đúng miễn là tỷ số roll-off được cố định, như trong trường hợp op-amp bù. Nếu bạn để A_{cl} biểu thị cho độ lợi của bất kỳ cấu hình vòng kín và $f_{c(cl)}$ biểu thị tần số tới hạn của vòng kín (cùng băng thông), thì


$$A_{cl} f_{c(cl)} = A_{ol} f_{c(ol)}$$

Tích khuếch đại băng thông luôn bằng tần số mà op-amp tại tần số đó độ lợi vòng hở là 1 hoặc 0dB (độ lợi băng thông thuần, f_T).

$$f_T = A_{cl} f_{c(cl)}$$

CT 12-23

Ví dụ 12-12: Xác định băng thông của mỗi mạch khuếch đại trong Hình 12-43. Cả hai op-amp có độ lợi vòng hở là 100dB và băng thông độ lợi thuần f_T là 3Hz.



Hình 12-43

Giải:

a) Với mạch khuếch đại không đảo trong Hình 12-43(a), độ lợi vòng kín là

$$A_{cl} = 1 + \frac{R_f}{R_i} = 1 + \frac{220k\Omega}{3.3k\Omega} = 67.7$$

Áp dụng CT 12-23 và giải cho $f_{c(cl)}$ với $f_{c(cl)} = BW_{cl}$

$$f_{c(cl)} = BW_{cl} = \frac{f_T}{A_{cl}}$$

$$BW_{cl} = \frac{3MHz}{67.7} = \mathbf{44.3kHz}$$

b) Với mạch khuếch đại đảo trong Hình 12-43(b), độ lợi vòng kín là

$$A_{cl} = -\frac{R_f}{R_i} = -\frac{47k\Omega}{1.0k\Omega} = -47$$

Áp dụng giá trị tuyệt đối của A_{cl} , băng thông vòng kín là:

$$BW_{cl} = \frac{3MHz}{47} = \mathbf{63.8kHz}$$

Bài tập liên quan: Xác định băng thông của mỗi mạch khuếch đại trong Hình 12-43. Cả hai op-amp có độ lợi vòng hở là 90dB và băng thông độ lợi thuần f_T là 2Hz.

Chương 13 CÁC MẠCH OP-AMP CƠ BẢN

13.1 Mạch so sánh

khuếch đại hoạt động thường được sử dụng làm mạch so sánh để so sánh biên độ của một điện áp với khác. Trong ứng dụng này, op-amp được sử dụng trong cấu hình vòng hở, với điện áp đầu vào ở một đầu vào và điện áp tham chiếu ở đầu vào kia.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Mô tả và phân tích hoạt động của một số loại mạch so sánh**
- Thảo luận về hoạt động của máy dò mức 0
- Mô tả hoạt động của một máy dò mức độ khác
 - Tính điện áp tham chiếu
 - Phân tích mạch phát hiện mức không
- Thảo luận về ảnh hưởng của nhiễu đầu vào đến hoạt động của mạch so sánh
 - Xác định độ trễ
 - Giải thích cách giảm hiệu ứng nhiễu bằng độ trễ
 - Tính toán điểm kích hoạt trên và dưới
 - Giải thích điểm kích hoạt Schmitt là gì
- Mô tả hoạt động của mạch so sánh với giới hạn đầu ra
 - Xác định giới hạn
 - Phân tích mạch so sánh với cả độ trễ và giới hạn đầu ra
- Thảo luận về các ví dụ về ứng dụng so sánh
 - Giải thích hoạt động của mạch cảm biến quá nhiệt
 - Mô tả chuyển đổi tương tự sang kỹ thuật số (A/D)

Mạch so sánh là một mạch op-amp chuyên dụng để so sánh hai điện áp đầu vào và tạo ra một đầu ra luôn ở một trong hai trạng thái, biểu thị mối quan hệ lớn hơn hoặc nhỏ hơn giữa các tín hiệu đầu vào. Mạch so sánh cung cấp thời gian chuyển đổi rất nhanh, và có nhiều chức năng bổ sung (như độ trễ lan truyền nhanh hoặc điện áp tham chiếu nội) để tối ưu hóa chức năng so sánh. Ví dụ, một số mạch so sánh tốc độ cực cao có thể có độ trễ lan truyền rất nhỏ khoảng 500ps. Bởi vì đầu ra luôn ở một trong hai trạng thái, mạch so sánh thường được sử dụng để giao tiếp giữa một mạch tương tự và mạch kỹ thuật số.

Đối với các ứng dụng ít quan trọng hơn, op-amp chạy không có hồi tiếp âm (vòng hở) thường được sử dụng như một mạch so sánh. Mặc dù op-amps chậm hơn nhiều và thiếu các tính năng đặc biệt khác, chúng có độ lợi vòng hở rất cao, cho phép chúng phát hiện những sai số rất nhỏ trong đầu vào. Nói chung, mạch so sánh không thể được sử dụng như op-amp, nhưng op-amp có thể được sử dụng như là mạch so sánh trong các ứng dụng


không quan trọng. Vì op-amp không có hồi tiếp âm về cơ bản là mạch so sánh, chúng ta sẽ xem xét chức năng so sánh bằng cách sử dụng op-amp điển hình.

13.1.a Mạch phát hiện mức không


Một ứng dụng của op-amp được sử dụng làm mạch so sánh là để xác định khi nào điện áp đầu vào

vượt quá một mức độ nhất định. Hình 13-1(a) trình bày một mạch dò mức không. Lưu ý rằng đầu vào đảo (-) được nối đất để tạo ra mức 0 và tín hiệu điện áp đầu vào được áp lên đầu vào không đảo. Bởi vì mức khuếch đại điện áp vòng hở cao, điện áp chênh lệch rất nhỏ giữa hai đầu vào đưa bộ khuếch đại vào vùng bão hòa, làm cho điện áp đầu ra đạt đến giới hạn của nó. Ví dụ, hãy xem xét một op-amp có $A_{ol}=100.000$. Chênh lệch điện áp chỉ $0,25\text{mV}$ giữa các đầu vào có thể tạo ra điện áp đầu ra $(0,25\text{ mV})(100.000)=25\text{V}$ nếu op-amp có khả năng. Tuy nhiên, vì hầu hết op-amps có giới hạn điện áp đầu ra tối đa gần giá trị của điện áp DC được cung cấp cho chúng, thiết bị sẽ được đưa vào trạng thái bão hòa.

Hình 13-1(b) cho thấy kết quả của điện áp đầu vào hình sin được áp lên đầu vào không đảo của máy dò mức không. Khi sóng hình sin dương, đầu ra ở mức dương tối đa. Khi sóng hình sin vượt qua 0, bộ khuếch đại được điều khiển qua trạng thái ngược lại và đầu ra đi đến mức âm tối đa của nó, như được trình bày. Như bạn có thể thấy, máy dò mức không có thể được sử dụng như một mạch xung vuông để tạo ra một sóng vuông từ sóng hình sin.



Hình 13-1 Mạch op-amp phát hiện mức không



Hình 13-2 Mạch dò mức khác không


13.1.b Mạch phát hiện mức khác không

Mạch phát hiện mức 0 trong Hình 13-1 có thể được sửa đổi để phát hiện mức điện áp dương hoặc âm bằng cách kết nối nguồn điện áp tham chiếu cố định với đầu vào đảo (-), như trình bày trong Hình 13-2(a). Một sơ đồ kết nối thực tế được trình bày trong Hình 13-2(b) sử dụng cầu phân áp để đặt điện áp tham chiếu, V_{REF} , như sau:

$$V_{REF} = \frac{R_2}{R_1 + R_2} (+V)$$

Trong đó, +V là điện áp dương DC cung cấp cho op-amp. Mạch trong Hình 13-2(c) sử dụng diode zener để đặt điện áp tham chiếu ($V_{REF} = V_Z$). Nếu V_{in} nhỏ hơn V_{REF} , tín hiệu ngõ ra giữ ở mức âm tối đa. Khi điện áp đầu vào vượt qua điện áp tham chiếu, điện áp đầu ra chuyển sang dương cực đại như trình bày trong Hình 13-2(d) với tín hiệu điện áp hình sin đầu vào.

Ví dụ 13-1: Tín hiệu đầu vào trong Hình 13-3 được áp lên mạch so sánh trong . Vẽ tín hiệu đầu ra thể hiện theo tín hiệu đầu vào. Giả sử rằng mức đầu ra tối đa của mạch so sánh là $\pm 14V$.




Hình 13-3

Giải: Điện áp tham chiếu được đặt bởi R1 và R2 là:

$$V_{REF} = \frac{R_2}{R_1 + R_2} (+V) = \frac{1.0k\Omega}{8.2k\Omega + 1.0k\Omega} (+15) = 1.63V$$

Như trình bày trong Hình 13-4, mỗi lần tín hiệu đầu vào vượt quá $+1.63V$, điện áp đầu ra chuyển sang mức $+14V$, và mỗi lần đầu vào nhỏ hơn $+1.63V$, đầu ra đảo ngược về mức $-14V$.




Hình 13-4

Bài tập liên quan: Xác định điện áp tham chiếu trong Hình 13-3 được áp lên mạch so sánh nếu $R_1 = 22k\Omega$ và $R_2 = 3.3k\Omega$.


13.1.c Ảnh hưởng của nhiễu đầu vào đến hoạt động của mạch so sánh

Trong nhiều tình huống thực tế, nhiễu (dao động điện áp không mong muốn) xuất hiện trên đường tín hiệu đầu vào. Điện áp nhiễu này xếp chồng lên điện áp đầu vào, như trong Hình 13-5 là trường hợp của sóng hình sin và có thể khiến mạch so sánh chuyển trạng thái đầu ra thất thường.



Hình 13-5 Nhiễu xếp chồng lên tín hiệu hình sin

Để hiểu tác động tiềm ẩn của điện áp nhiễu, hãy xem xét điện áp hình sin tần số thấp áp lên đầu vào không đảo (+) của mạch so sánh op-amp được sử dụng như một máy dò mức 0, như trong Hình 13-6(a). Phần (b) của hình cho thấy tín hiệu đầu vào sóng sin cộng với nhiễu và kết quả đầu ra. Khi sóng hình sin tiến đến 0, dao động do nhiễu có thể làm cho tổng đầu vào thay đổi trên và dưới 0 nhiều lần, do đó tạo ra một điện áp đầu ra thất thường.




Hình 13-6 Ảnh hưởng của nhiễu lên mạch so sánh

Giảm hiệu ứng nhiễu với độ trễ: Điện áp đầu ra thất thường gây ra bởi nhiễu trên đầu vào xảy ra do mạch so sánh op-amp chuyển từ trạng thái đầu ra âm sang trạng thái đầu ra dương của nó ở cùng một mức điện áp đầu vào làm cho nó chuyển đổi theo hướng ngược lại, từ dương sang âm. Tình trạng không ổn định này xảy ra khi điện áp đầu vào dao động xung quanh điện áp tham chiếu và bất kỳ dao động nhiễu nhỏ nào đều làm cho mạch so sánh chuyển đổi theo đường thứ nhất và sau đó theo đường khác.

Để làm cho mạch so sánh ít nhạy hơn với nhiễu, có thể sử dụng một kỹ thuật kết hợp hồi tiếp tích cực, được gọi là **độ trễ**. Về cơ bản, độ trễ có nghĩa là có một mức tham chiếu cao hơn khi điện áp đầu vào đi từ giá trị thấp hơn đến giá trị cao hơn so với khi nó đi từ giá trị cao hơn đến giá trị thấp hơn. Một ví dụ điển hình của độ trễ là một bộ điều khiển nhiệt gia dụng thông thường có thể bật lò sưởi ở nhiệt độ này và tắt ở nhiệt độ khác.


Hai mức tham chiếu được gọi là điểm kích hoạt trên (UTP) và điểm kích hoạt dưới (LTP). Độ trễ hai cấp độ này được thiết lập với một sơ đồ kết nối hồi tiếp dương, như trong Hình 13-7. Lưu ý rằng đầu vào không đảo (-) được kết nối đến một bộ cầu phân áp sao cho một phần điện áp đầu ra được hồi tiếp về đầu vào. Tín hiệu đầu vào được áp lên đầu vào đảo (-) trong trường hợp này.



Hình 13-7 Mạch so sánh với tín hiệu hồi tiếp dương gây trễ


Hoạt động cơ bản của mạch so sánh với độ trễ được minh họa trong Hình 13-8. Giả sử rằng điện áp đầu ra ở mức dương cực đại, $+V_{out(max)}$. Điện áp được hồi tiếp trở lại đầu vào không đảo là V_{UTP} và được biểu diễn là

$$V_{UTP} = \frac{R_2}{R_1 + R_2} (+V_{out(max)}) \quad CT\ 13-1$$



(a) When the output is at the maximum positive voltage and the input exceeds UTP, the output switches to the maximum negative voltage.

(b) When the output is at the maximum negative voltage and the input goes below LTP, the output switches back to the maximum positive voltage.



(c) Device triggers only once when UTP or LTP is reached; thus, there is immunity to noise that is riding on the input signal.

Hình 13-8 Hoạt động của mạch so sánh với độ trễ

Khi V_{in} vượt quá V_{UTP} , điện áp đầu ra giảm xuống mức âm tối đa, như trình bày trong phần (a). Bây giờ điện áp được đưa trở lại đầu vào không đảo là V_{LTP} và được biểu thị bằng


$$V_{LTP} = \frac{R_2}{R_1 + R_2} (-V_{out(max)}) \quad CT\ 13-2$$

Điện áp đầu vào bây giờ phải giảm xuống dưới V_{LTP} , như trình bày trong phần (b), trước khi thiết bị sẽ chuyển từ điện áp âm cực đại trở lại điện áp dương cực đại. Điều này có nghĩa là một lượng nhỏ điện áp nhiễu không ảnh hưởng đến đầu ra, như được minh họa bởi Hình 13-8(c).

Một mạch so sánh với độ trễ tích hợp còn được gọi là bộ kích hoạt Schmitt. Các lượng trễ được xác định bởi sai số của hai mức kích hoạt.

$$V_{HYS} = V_{UTP} - V_{LTP} \quad CT\ 13-3$$

Ví dụ 13-2: Xác định điểm kích hoạt trên và điểm kích hoạt dưới của mạch so sánh trong Hình 13-9. Giả sử rằng $+V_{out(max)} = +5V$ và $-V_{out(max)} = -5V$.



Hình 13-9

Giải:


$$V_{UTP} = \frac{R_2}{R_1 + R_2} (+V_{out(max)}) = \frac{100k\Omega}{100k\Omega + 100k\Omega} (5V) = +2.5V$$

$$V_{LTP} = \frac{R_2}{R_1 + R_2} (-V_{out(max)}) = \frac{100k\Omega}{100k\Omega + 100k\Omega} (-5V) = -2.5V$$

Bài tập liên quan: Xác định điểm kích hoạt trên và điểm kích hoạt dưới của mạch so sánh trong Hình 13-9 với $R_1 = 68k\Omega$ và $R_2 = 82k\Omega$. Giả sử rằng $+V_{out(max)} = +7V$ và $-V_{out(max)} = -7V$.


13.1.d Giới hạn đầu ra

Trong một số ứng dụng, cần giới hạn mức điện áp đầu ra của mạch so sánh là giá trị nhỏ hơn giá trị được cung cấp bởi op-amp bão hòa. Một diode zener duy nhất có thể được sử dụng, như được trình bày trong Hình 13-10, để giới hạn điện áp đầu ra ở điện áp zener theo một hướng và để điện áp tới rơi trên diode theo hướng khác. Quá trình giới hạn phạm vi đầu ra này là gọi là giới hạn (bounding).




Hình 13-10 Mạch so sánh giới hạn đầu ra

Mạch hoạt động như sau: Vì cực dương (anode) của diode zener được kết nối với đầu vào đảo, nó được nối đất ảo ($\approx 0V$). Do đó, khi điện áp đầu ra đạt đến một giá trị dương bằng với điện áp zener, nó giới hạn ở giá trị đó, như được minh họa trong Hình 13-11(a). Khi đầu ra chuyển sang âm, diode zener hoạt động như một diode thông thường và trở thành phân cực thuận ở $0,7V$, giới hạn điện áp đầu ra âm đến giá trị này, như được trình bày trong Hình 13-11(b). Xoay ngược diode zener để giới hạn điện áp đầu ra theo hướng ngược lại.




(a) Bounded at a positive value



(b) Bounded at a negative value

Hình 13-11 Hoạt động của mạch so sánh giới hạn đầu ra


Hai diode zener được kết nối như trong Hình 13-12 để giới hạn điện áp đầu ra theo điện áp của diode zener cộng với $0.7V$ điện áp rơi phân cực thuận trên diode. Cả hai chiều tín hiệu âm, dương đều được giới hạn như trình bày trong hình.



Hình 13-12 Mạch so sánh giới hạn đôi

Ví dụ 13-3: Xác định sóng điện áp đầu ra của Hình 13-13.

Giải: Mạch so sánh này có cả trễ và giới hạn điện áp bởi diode zener. Điện áp qua D_1 và D_2 theo mỗi hướng là $4.7V + 0.7V = 5.4V$. Điều này là bởi vì một diode zener thì luôn phân cực thuận với điện áp rơi là $0.7V$ trong khi diode còn lại bị đánh thủng.



Hình 13-13

Điện áp tại đầu vào đảo (-) của op-amp là $V_{out} \pm 5.4V$. Vì, điện áp vi sai là không đáng kể, điện áp tại đầu vào không đảo (+) của op-amp thì khoảng $V_{out} \pm 5.4V$. Do đó,

$$V_{R_1} = V_{out} - (V_{out} \pm 5.4V) = \pm 5.4V$$

$$I_{R_1} = \frac{V_{R_1}}{R_1} = \frac{\pm 5.4V}{100k\Omega} = \pm 5.4\mu A$$


Bởi vì dòng điện vào chân đầu vào không đảo là không đáng kể,

$$I_{R_2} = I_{R_1} = \pm 5.4\mu A$$

$$V_{R_2} = R_2 I_{R_2} = (47k\Omega)(\pm 5.4\mu A) = \pm 2.54V$$

$$V_{out} = V_{R_1} + V_{R_2} = \pm 5.4V \pm 2.54V = \pm 7.94V$$

Dạng sóng đầu ra theo tín hiệu đầu vào được thể hiện trong Hình 13-14.




Hình 13-14

Bài tập liên quan: Xác định điểm kích hoạt trên và điểm kích hoạt dưới cho Hình 13-13 nếu $R_1 = 150k\Omega$, $R_2 = 68k\Omega$ và diode zener là thiết bị 3.3V.

13.1.e Các ứng dụng mạch so sánh

Mạch cảm biến quá nhiệt Hình 13-15 cho thấy một mạch so sánh op-amp được sử dụng trong một mạch cảm biến nhiệt độ chính xác để xác định khi nhiệt độ đạt đến giá trị tới hạn nhất định. Mạch bao gồm một cầu Wheatstone với op-amp được sử dụng để phát hiện khi cầu cân bằng. Một chân của cầu chứa một nhiệt điện trở (R_1), trong đó là một điện trở cảm biến nhiệt độ với hệ số nhiệt độ âm (điện trở của nó giảm khi nhiệt độ tăng). Biến trở (R_2) được đặt ở giá trị bằng điện trở của nhiệt điện trở ở nhiệt độ tới hạn. Ở nhiệt độ bình thường (dưới mức tới hạn), R_1 lớn hơn R_2 , do đó tạo ra một điều kiện không cân bằng điều khiển op-amp đến mức đầu ra bão hòa thấp (đầu ra của op-amp đạt giá trị âm cực đại) và giữ cho transistor Q_1 tắt.



Hình 13-15 Mạch cảm biến quá nhiệt

Khi nhiệt độ tăng, điện trở của nhiệt điện trở giảm. Khi nhiệt độ đạt đến giá trị tới hạn, R_1 trở thành bằng R_2 và cầu trở nên cân bằng (vì $R_3 = R_4$). Tại thời điểm này, op-amp chuyển sang mức đầu ra bão hòa cao, bật Q_1 . Điều này cung cấp năng lượng để kích hoạt rơle, có thể được sử dụng để kích hoạt chuông báo động hoặc khởi tạo một đáp ứng thích hợp với điều kiện nhiệt độ quá cao.

Chuyển đổi tương tự sang kỹ thuật số (A/D): Chuyển đổi A/D là một quá trình giao tiếp phổ biến thường được sử dụng khi một hệ thống tuyến tính tương tự phải cung cấp tín hiệu đầu vào cho một hệ thống kỹ thuật số. Nhiều phương pháp chuyển đổi A/D đã có sẵn. Tuy nhiên, trong phần thảo luận này, chỉ có một loại là được sử dụng để chứng minh khái niệm.


Phương pháp chuyển đổi A/D đồng thời, hoặc chuyển đổi nhanh, sử dụng các mạch so sánh song song để so sánh tín hiệu đầu vào tuyến tính với các điện áp tham chiếu khác nhau được tạo ra bởi một bộ chia điện áp. Khi điện áp đầu vào vượt quá điện áp tham chiếu cho một mạch so sánh nhất định, mức điện áp cao được tạo ra trên đầu ra mạch so sánh đó. Hình 13-16 cho thấy một bộ chuyển đổi tương tự sang số (ADC) tạo ra số nhị phân ba bit ở đầu ra của nó, đại diện cho các giá trị của điện áp đầu vào tương tự khi nó thay đổi. Bộ chuyển đổi này đòi hỏi bảy mạch so sánh. Nói chung, các mạch so sánh $2^n - 1$ được đòi hỏi để chuyển đổi thành số nhị phân n chữ số (số nhị phân n-bit). Số lượng lớn mạch so sánh cần dùng cho một số nhị phân có kích thước hợp lý là một trong những nhược điểm của mạch chuyển đổi ADC đồng thời, nhưng công nghệ vi mạch đã giảm bớt phần nào vấn đề bằng cách kết hợp nhiều mạch so sánh và các mạch liên quan trên một chip IC đơn. Ví dụ, bộ chuyển đổi flash 6 hoặc 8-bit hiện có sẵn. Các mạch chuyển đổi ADC này rất hữu ích trong các ứng dụng yêu cầu thời gian chuyển đổi nhanh nhất có thể, chẳng hạn như xử lý video.

Trong Hình 13-16, điện áp tham chiếu cho mỗi mạch so sánh được đặt bởi cầu phân áp điện trở và điện áp V_{REF} . Đầu ra của mỗi mạch so sánh được kết nối với đầu vào của mạch mã hóa ưu tiên. *Mạch mã hóa ưu tiên* là một thiết bị kỹ thuật số tạo ra số nhị phân trên đầu ra của nó đại diện cho giá trị đầu vào cao nhất.

Bộ mã hóa lấy mẫu đầu vào của nó khi xảy ra xung trên đường cho phép (xung lấy mẫu), và một số nhị phân ba chữ số (3-bit) tỷ lệ với giá trị của tín hiệu đầu vào tương tự xuất hiện trên các đầu ra mã hóa.


Tốc độ lấy mẫu xác định độ chính xác của chuỗi số nhị phân đại diện cho sự thay đổi tín hiệu đầu vào. Càng lấy nhiều mẫu trong một đơn vị thời gian nhất định, tín hiệu tương tự được biểu diễn dưới dạng kỹ thuật số càng chính xác hơn.

Ví dụ sau minh họa hoạt động cơ bản của ADC đồng thời trong Hình 13-16.



Hình 13-16 Mạch chuyển đổi tương tự-số đồng thời đơn giản sử dụng op-amp để so sánh


Ví dụ 13-4: Xác định chuỗi số nhị phân của mạch chuyển đổi tương tự-số ADC đồng thời trong Hình 13-16 cho tín hiệu đầu vào và xung lấy mẫu (encoder enable) được trình bày trong Hình 13-17. Vẽ kết quả dạng sóng số đầu ra.



Hình 13-17

Giải: Chuỗi số nhị phân kết quả được liệt kê bên dưới và được trình bày trong biểu đồ dạng sóng ở Hình 13-18 trong mối quan hệ với xung lấy mẫu.

011, 101, 110, 110, 100, 001, 000, 001, 010, 101, 110, 111



Hình 13-18 Kết quả số cho các giá trị lấy mẫu. D_0 là bit số có trọng số thấp nhất.


Bài tập liên quan: Nếu tần số của xung lấy mẫu trong Hình 13-17 được nhân đôi, kết quả của chuỗi nhị phân đầu ra biểu diễn cho sóng tín hiệu tương tự sẽ chính xác hơn hay ngược lại?

13.1.f Các mạch so sánh đặc biệt

LM111 và LM311 là ví dụ về các mạch so sánh đặc biệt thể hiện tốc độ chuyển mạch cao và các tính năng khác thường không được tìm thấy trên loại op-amp thông thường. Các mạch so sánh này có thể hoạt động với điện áp cung cấp từ $\pm 15\text{V}$ đến một điện áp đơn 5V. Đầu ra của mạch hở collector cung cấp khả năng điều khiển tải yêu cầu điện áp lên đến 50V được tham chiếu đến đất hoặc đến điện áp cung cấp. Một đầu vào bù cân bằng và đầu vào nháp nháy cho phép đầu ra được bật hoặc tắt bất kể đầu vào vì sai.

Câu hỏi ôn tập:

1. Xác định đâu là điện áp tham chiếu cho mỗi mạch so sánh trong Hình 13-19?
2. Mục tiêu của trễ trong mạch so sánh là để làm gì?
3. Xác định thuật ngữ “*giới hạn*” (bounding) trong mối quan hệ với đầu ra của mạch so sánh.



Hình 13-19

13.2 Mạch cộng

Mạch cộng là một ứng dụng của cấu hình op-amp đảo được đề cập trong Chương 12. Mạch khuếch đại trung bình và mạch khuếch đại tỷ lệ là các biến thể của mạch cộng cơ bản.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Mô tả và phân tích hoạt động của một số loại mạch cộng**
- Thảo luận về hoạt động của mạch cộng độ lợi đơn
 - Xác định điện áp đầu ra
- Mô tả cách đạt được độ lợi lớn hơn đơn vị (1)
 - Tính toán độ lợi của mạch cộng cho trước và xác định điện áp đầu ra
- Thảo luận về hoạt động của mạch khuếch đại trung bình
 - Tính điện áp đầu ra cho điện áp đầu vào đã cho
- Mô tả hoạt động của một mạch cộng tỷ lệ
 - Thảo luận về cách các trọng lượng khác nhau có thể được chỉ định cho các đầu vào
- Thảo luận và phân tích bộ chuyển đổi tín hiệu số sang tương tự (DAC) bằng bộ cộng tỷ lệ
 - Giải thích về điện trở có trọng số nhị phân DAC
 - Mô tả phương pháp thang $R/2R$

13.2.a Mạch cộng với độ lợi đơn

Một **mạch cộng** có hai ngõ vào trở lên và điện áp ngõ ra của nó tỷ lệ thuận với trừ của tổng đại số điện áp ngõ vào của nó. Mạch cộng hai ngõ vào được trình bày trong Hình 13-20, nhưng có thể sử dụng bất kỳ số lượng ngõ vào nào. Hoạt động của mạch và nguồn gốc của biểu thức đầu ra như sau: Hai điện áp, V_{IN1} và V_{IN2} , được áp lên các đầu vào và tạo ra dòng I_1 và I_2 , như được trình bày. Sử dụng các khái niệm trở kháng đầu vào vô hạn và đất ảo, bạn có thể xác định rằng đầu vào đảo của op-amp xấp xỉ 0V và không có dòng điện qua nó. Điều này có nghĩa là dòng điện tổng I_T , đi qua R_f chia thành I_1 và I_2 tại điểm A, như được chỉ ra trong Hình 13-20.


$$I_T = I_1 + I_2$$

Vì $V_{out} = -I_T R_f$, các bước tiếp theo được áp dụng:

$$V_{out} = -(I_1 + I_2)R_f = -\left(\frac{V_{IN1}}{R_1} + \frac{V_{IN2}}{R_2}\right)R_f$$

Nếu cả ba điện trở đều bằng nhau ($R_1 = R_2 = R_f = R$), thì

$$V_{out} = -\left(\frac{V_{IN1}}{R} + \frac{V_{IN2}}{R}\right)R = -(V_{IN1} + V_{IN2})$$




Hình 13-20 Mạch cộng hai ngõ vào đảo

Phương trình phía trên cho thấy điện áp đầu ra có cùng độ lớn với tổng của hai điện áp đầu vào nhưng có dấu âm, biểu thị sự đảo ngược cực.


Một phương trình tổng quát được đưa ra trong cho mạch cộng độ lợi đơn với n đầu vào, như trong, trong đó tất cả các điện trở đều có cùng giá trị như nhau.

$$V_{OUT} = -(V_{IN1} + V_{IN2} + V_{IN3} + \dots + V_{INn}) \quad CT\ 13-4$$



Hình 13-21 Mạch cộng với n ngõ

Ví dụ 13-5: Xác định điện áp ngõ ra của Hình 13-22.



Hình 13-22

Giải:

$$V_{OUT} = -(V_{IN1} + V_{IN2} + V_{IN3}) = -(3V + 1V + 8V) = -12V$$

Bài tập liên quan: Nếu một ngõ vào thứ tư với -0.5V được thêm vào mạch trên với điện trở 10kΩ, giá trị ngõ ra là bao nhiêu?


13.2.b Mạch cộng với độ lợi lớn hơn đơn vị (1)

Khi R_f lớn hơn các điện trở đầu vào, bộ khuếch đại có độ lợi R_f/R , trong đó R là giá trị của mỗi điện trở đầu vào giá trị bằng nhau. Biểu thức chung cho đầu ra là

$$V_{OUT} = -\frac{R_f}{R}(V_{IN1} + V_{IN2} + V_{IN3} + \dots + V_{INn}) \quad CT\ 13-5$$

Như bạn có thể thấy, điện áp đầu ra có cùng độ lớn với tổng của tất cả các điện áp đầu vào nhân với một hằng số được xác định bởi tỷ lệ $-(R_f/R)$.

Ví dụ 13-6: Xác định điện áp ngõ ra của mạch cộng trong Hình 13-23.



Hình 13-23

Giải: $R_f = 10k\Omega$ và $R = R_1 = R_2 = 1.0k\Omega$. Do đó,

$$V_{OUT} = -\frac{R_f}{R}(V_{IN1} + V_{IN2}) = -\frac{10k\Omega}{1.0k\Omega}(0.2V + 0.5V) = -7V$$

Bài tập liên quan: Xác định điện áp ngõ ra của mạch cộng trong Hình 13-23 nếu 2 điện trở đầu vào là $2.2k\Omega$ và điện trở hồi tiếp là $18k\Omega$.

13.2.c Bộ khuếch đại trung bình

Một mạch cộng có thể được tạo ra để tạo ra trung bình toán học của đầu vào điện áp. Điều này được thực hiện bằng cách đặt tỷ lệ R_f/R bằng với tỷ lệ nghịch của số lượng đầu vào (n).

$$\frac{R_f}{R} = \frac{1}{n}$$

Bạn sẽ có được giá trị trung bình của một vài số bằng cách trước tiên cộng các số và sau đó chia cho số lượng các số bạn có. Kiểm tra lại CT 13-5 và một chút suy nghĩ sẽ thuyết phục bạn rằng một mạch cộng có thể được thiết kế để làm điều này. Ví dụ tiếp theo sẽ minh họa.


Ví dụ 13-7: Chứng minh rằng mạch khuếch đại trong Hình 13-24 tạo ra một tín hiệu ngõ ra có độ lớn bằng trung bình toán học của các điện áp đầu vào.

Giải: Vì tất cả các trở đầu vào là bằng nhau, $R = 100k\Omega$. Điện áp đầu ra là

$$\begin{aligned} V_{OUT} &= -\frac{R_f}{R}(V_{IN1} + V_{IN2} + V_{IN3} + V_{IN4}) = -\frac{25k\Omega}{100k\Omega}(1V + 2V + 3V + 4V) \\ &= -2.5V \end{aligned}$$

Một phép toán đơn giản để chứng minh giá trị trung bình của các ngõ vào là bằng độ lớn của tín hiệu đầu ra nhưng ngược dấu.

$$V_{IN(avg)} = \frac{1}{4}(1V + 2V + 3V + 4V) = 2.5V$$



Hình 13-24

Bài tập liên quan: Chỉ ra những thay đổi cần thiết cho mạch trên để có mạch khuếch đại trung bình cho 5 ngõ vào.


13.2.d Bộ cộng tỷ lệ

Một trọng số khác có thể được gán cho từng đầu vào của mạch cộng bằng cách điều chỉnh đơn giản các giá trị của điện trở đầu vào. Như bạn đã thấy, điện áp đầu ra có thể được biểu thị bằng

$$V_{OUT} = -\left(\frac{R_f}{R_1}V_{IN1} + \frac{R_f}{R_2}V_{IN2} + \frac{R_f}{R_3}V_{IN3} + \dots + \frac{R_f}{R_n}V_{INn}\right) \quad \text{CT 13-6}$$

Trọng số của một đầu vào cụ thể được đặt theo tỷ lệ của R_f với điện trở, R_x , cho từng đầu vào ($R_x = R_1, R_2, \dots, R_n$). Ví dụ: nếu điện áp đầu vào có trọng số 1, thì $R_x = R_f$. Hoặc, nếu yêu cầu trọng số 0,5 thì $R_x = 2R_f$. Giá trị của điện trở đầu vào càng nhỏ của R_x , trọng số càng lớn và ngược lại.

Ví dụ 13-8: Xác định trọng số của mỗi đầu vào cho mạch cộng tỷ lệ trong Hình 13-25 và tìm tín hiệu điện áp đầu ra.



Hình 13-25

Giải: Trọng số của đầu vào 1: $\frac{R_f}{R_1} = \frac{10k\Omega}{47k\Omega} = 0.213$

Trọng số của đầu vào 2: $\frac{R_f}{R_2} = \frac{10k\Omega}{100k\Omega} = 0.100$

Trọng số của đầu vào 3: $\frac{R_f}{R_3} = \frac{10k\Omega}{10k\Omega} = 1.0$

Tín hiệu điện áp đầu ra là:

$$V_{OUT} = -\left(\frac{R_f}{R_1}V_{IN1} + \frac{R_f}{R_2}V_{IN2} + \frac{R_f}{R_3}V_{IN3}\right) = -[0.213(3V) + 0.1(2V) + 1.0(8V)] \\ = -8.84V$$

Bài tập liên quan: Xác định trọng số của mỗi tín hiệu đầu vào mạch trên với $R_1 = 22k\Omega$, $R_2 = 82k\Omega$, $R_3 = 56k\Omega$ và $R_f = 10k\Omega$. Tìm điện áp đầu ra.


13.2.e Các ứng dụng

Mạch chuyển đổi D/A là một quá trình giao tiếp quan trọng để chuyển đổi tín hiệu số sang tín hiệu tương tự (tuyến tính). Một ví dụ là tín hiệu thoại được số hóa để lưu trữ, xử lý hoặc truyền và phải được chuyển đổi trở lại thành một tín hiệu âm thanh xấp xỉ của tín hiệu gốc để điều khiển một loa.

Một phương pháp chuyển đổi D/A sử dụng bộ cộng tỷ lệ với các giá trị điện trở đầu vào biểu thị các trọng số nhị phân của mã đầu vào kỹ thuật số. Mặc dù đây không phải là phương thức rộng rãi nhất được sử dụng, nó phục vụ để minh họa cách có thể áp dụng một bộ cộng tỷ lệ. Phương thức chuyển đổi D/A phổ biến hơn được gọi là phương pháp bậc


thang $R/2R$. Thang $R/2R$ được giới thiệu ở đây để so sánh mặc dù nó không sử dụng bộ cộng tỷ lệ.

Hình 13-26 cho thấy một bộ chuyển đổi tương tự-số (DAC) bốn bit thuộc loại này (được gọi là DAC điện trở có trọng số nhị phân). Các ký hiệu chuyển đổi đại diện cho các công tắc transistor để áp dụng một trong bốn bit nhị phân cho các đầu vào. Đầu vào đảo là đất ảo, và do đó điện áp đầu ra tỷ lệ với dòng điện qua điện trở hồi tiếp R_f (tổng các dòng điện đầu vào). Giá trị thấp nhất của điện trở R tương ứng với đầu vào nhị phân có trọng số cao nhất (2^3). Tất cả các điện trở khác là bội số của R và tương ứng với các trọng số nhị phân 2^2 , 2^1 và 2^0 .




Hình 13-26 Mạch cộng tỷ lệ như là mạch chuyển đổi DAC 4-bits

Ví dụ 13-9: Xác định điện áp đầu ra của bộ DAC trong Hình 13-27(a). Chuỗi mã hoá 4-bit nhị phân được biểu diễn bởi dạng sóng trong Hình 13-27(b) được áp vào các ngõ vào. Mức cao là giá trị 1 nhị phân và mức thấp là giá trị 0 nhị phân. Bit có trọng số thấp nhất là bit D_0 .



(a)



(b)

Hình 13-27

Giải: Đầu tiên, xác định dòng điện cho mỗi ngõ vào có trọng số. Vì cổng ngõ vào đảo của op-amp là 0V (đất ảo) và một giá trị nhị phân 1 đại diện cho mức cao (5V), dòng điện qua mỗi điện trở ngõ vào bằng 5V chia cho giá trị của điện trở.

$$I_0 = \frac{5V}{200k\Omega} = 0.025mA$$

$$I_1 = \frac{5V}{100k\Omega} = 0.05mA$$

$$I_2 = \frac{5V}{50k\Omega} = 0.1mA$$

$$I_3 = \frac{5V}{25k\Omega} = 0.2mA$$

Dường như không có dòng điện đi vào các ngõ vào đảo của op-amp bởi vì nó có trở kháng cao. Vì vậy, giả sử rằng tất cả các dòng điện ngõ vào đều đi qua R_f. Vì một đầu của R_f là 0V (đất ảo), điện áp rơi trên R_f bằng với điện áp ngõ ra, điện áp này là âm so với đất ảo.


$$V_{OUT(D0)} = -R_f I_0 = -(10k\Omega)(0.025mA) = -0.25V$$

$$V_{OUT(D1)} = -R_f I_1 = -(10k\Omega)(0.05mA) = -0.5V$$

$$V_{OUT(D2)} = -R_f I_2 = -(10k\Omega)(0.1mA) = -1V$$

$$V_{OUT(D3)} = -R_f I_3 = -(10k\Omega)(0.2mA) = -2V$$


Từ Hình 13-27(b), giá trị ngõ vào nhị phân đầu tiên là 0000, nó tạo ra điện áp ngõ ra là 0V. Ngõ vào tiếp theo có giá trị là 0001 (đại diện cho giá trị 1 trong hệ thập phân). Với giá trị này, điện áp đầu ra là -0.25V. Giá trị ngõ vào tiếp theo là 0010, tạo ra điện áp đầu ra là -0.5V. Mỗi giá trị ngõ vào tiếp theo sẽ tăng điện áp ngõ ra -0.25V. Trong trường hợp này, chuỗi nhị phân liên tiếp của tín hiệu đầu vào, tín hiệu đầu ra là tín hiệu sóng dạng bậc thang đi từ 0V đến -3.75V với -0.25V cho mỗi bước, như được thể hiện trong Hình 13-28. Nếu mỗi bước có giá trị rất nhỏ, tín hiệu đầu ra sẽ xấp xỉ như một đường thẳng (tuyến tính).



Hình 13-28



Bài tập liên quan: Nếu điện trở $200\text{k}\Omega$ trong Hình 13-27(a) được thay bằng điện trở $400\text{k}\Omega$, thì các giá trị điện trở khác có cần phải thay đổi? Nếu phải thay đổi thì giá trị điện trở cụ thể là bao nhiêu để mạch hoạt động ổn định?



Như đã đề cập trước đó, thang $R/2R$ được sử dụng phổ biến cho mạch chuyển đổi D/A hơn là bộ cộng tỷ lệ và được trình bày trong Hình 13-29 cho bốn-bit. Nó khắc phục một trong những nhược điểm của bộ chuyển đổi DAC có trọng số nhị phân vì nó chỉ yêu cầu hai giá trị điện trở.



Hình 13-29 Mạch chuyển đổi DAC thang $R/2R$

Giả sử rằng đầu vào D_3 ở mức CAO (+5V) và các đầu vào khác ở mức THẤP (đất, 0V). Điều kiện này đại diện cho số nhị phân 1000. Một phân tích mạch sẽ chứng minh rằng điều này làm giảm đến dạng tương đương được trình bày trong Hình 13-30(a). Về cơ bản không có dòng điện đi qua điện trở tương đương $2R$ vì đầu vào đảo là đất ảo. Như vậy, tất cả dòng điện ($I=5V/2R$) qua R_7 cũng đi qua R_f và điện áp đầu ra là $-5V$. Op-amp giữ đầu vào đảo gần 0 volt vì hồi tiếp âm. Do đó, tất cả dòng điện là đi qua R_f chứ không phải từ đầu vào đảo.





Hình 13-30 Phân tích mạch bậc thang $R/2R$ chuyển đổi DAC

Hình 13-30(b) trình bày mạch tương đương khi đầu vào D_2 ở +5V và các đầu vào khác là đất. Điều kiện này đại diện cho 0100. Nếu chúng ta biến đổi Thevenin từ R_8 , chúng ta nhận được 2,5V nối tiếp với R , như được trình bày. Kết quả là dòng điện đi qua R_f là $I = 2,5V/2R$, mang lại điện áp đầu ra là -2.5V. Hãy nhớ rằng không có dòng điện từ đầu vào đảo op-amp và không có dòng điện qua R_7 vì nó có 0 V trên nó, do đất ảo.

Hình 13-30(c) trình bày mạch tương đương khi đầu vào D_1 ở mức +5V và các đầu vào khác ở đất. Điều kiện này đại diện cho 0010. Một lần nữa biến đổi Thevenin từ R_8 , bạn có 1,25 V nối tiếp với R như hình. Kết quả là dòng điện đi qua R_f là $I = 1,25V/2R$, cung cấp một điện áp đầu ra là -1.25V.

Trong phần (d) của Hình 13-30, mạch tương đương đại diện cho trường hợp D_0 ở +5V và các đầu vào khác là đất được trình bày. Điều kiện này thể hiện 0001. Biến đổi Thevenin từ R_8 cho tương đương 0,625 V nối tiếp với R như được trình bày. Dòng điện đi qua R_f là $I = 0,625V/2R$, cho điện áp đầu ra là -0.625V.

Lưu ý rằng mỗi đầu vào có trọng số thấp hơn liên tiếp tạo ra một điện áp đầu ra giảm một nửa, do đó điện áp đầu ra tỷ lệ với trọng số nhị phân của các bit đầu vào.

Câu hỏi ôn tập:

1. Định nghĩa điểm cộng.
2. Giá trị của R_f/R cho một mạch trung bình bốn đầu vào có ý nghĩa gì?
3. Một mạch cộng tỷ lệ 2 ngõ vào, một có trọng số gấp đôi cái còn lại. Nếu giá trị điện trở của đầu vào có trọng số thấp là $10k\Omega$ thì giá trị của điện trở đầu vào còn lại là bao nhiêu?

13.3 Mạch tích phân và mạch vi phân


Một mạch tích phân op-amp mô phỏng tích phân toán học, về cơ bản là một quá trình tổng hợp xác định tổng diện tích dưới đường cong của hàm. Một mạch vi phân op-amp mô phỏng sự khác biệt toán học, là một quá trình xác định tốc độ thay đổi tức thời của một hàm. Tại thời điểm này, bạn không cần phải hiểu tích phân hoặc vi phân toán học để tìm hiểu làm thế nào mạch tích phân và vi phân hoạt động. Các mạch tích phân và vi phân lý tưởng được sử dụng để chứng minh các nguyên tắc cơ bản. Các mạch tích phân thực tế thường có một điện trở bỏ sung song song với các tụ hồi tiếp để ngăn chặn bão hòa. Mạch vi phân thực tế có thể bao gồm một điện trở nối tiếp với mạch so sánh để giảm nhiễu tần số cao.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Mô tả và phân tích hoạt động của các mạch tích phân và vi phân**
- Mô tả và xác định mạch tích phân op-amp
 - Thảo luận về mạch tích phân lý tưởng
 - Giải thích cách sạc (nạp) tụ điện
 - Thảo luận về điện áp tụ điện, điện áp đầu ra và tốc độ thay đổi của điện áp đầu ra
 - Mô tả mạch tích phân thực tế
- Mô tả và xác định mạch vi phân op-amp
 - Thảo luận về mạch vi phân lý tưởng
 - Thảo luận về mạch vi phân thực tế

13.3.a Mạch tích phân Op-Amp

Mạch tích phân lý tưởng: Một mạch tích phân lý tưởng được trình bày trong Hình 13-31. Lưu ý rằng phần tử hồi tiếp là một tụ điện tạo thành mạch RC với điện trở đầu vào.



Hình 13-31 Mạch tích phân op-amp

Cách sạc tụ điện: Để hiểu cách thức hoạt động của mạch tích phân, điều quan trọng là phải xem lại cách sạc tụ điện. Hãy nhớ lại rằng điện tích Q trên tụ điện tỷ lệ với dòng điện sạc (I_c) và thời gian (t).

$$Q = I_c t$$

Ngoài ra, về mặt điện áp, điện tích nạp trên một tụ điện là

$$Q = C V_c$$


Từ hai mối quan hệ này, điện áp tụ điện có thể được biểu thị như sau

$$V_c = \left(\frac{I_c}{C} \right) t$$

Biểu thức này có dạng phương trình cho một đường thẳng bắt đầu từ 0 với một độ dốc không đổi của I_c/C . Hãy nhớ từ đại số rằng công thức chung cho một đường thẳng là $y=mx+b$. Trong trường hợp này, $y=V_c$, $m=I_c/C$, $x=t$ và $b=0$.

Hãy nhớ lại rằng điện áp tụ trong mạch RC đơn giản không phải là tuyến tính mà là theo cấp số nhân. Điều này là do dòng sạc liên tục giảm khi sạc tụ điện và làm cho tốc độ thay đổi của điện áp liên tục giảm. Điều quan trọng về sử dụng op-amp với mạch RC để tạo thành mạch tích phân là sạc cho tụ điện được tạo ra không đổi, do đó tạo ra điện áp thẳng (tuyến tính) chứ không phải điện áp theo cấp số nhân. Bây giờ hãy để ý xem tại sao điều này là đúng.

Trong Hình 13-32, đầu vào đảo của op-amp là đất ảo (0V), do đó điện áp trên R_i bằng V_{in} . Do đó, dòng điện đầu vào là




Hình 13-32 Dòng điện trong mạch tích phân

Nếu V_{in} là điện áp không đổi thì I_{in} cũng là hằng số vì đầu vào đảo luôn luôn ở mức 0V, giữ điện áp không đổi trên R_i . Do trở kháng đầu vào rất cao của op-amp, có dòng điện không đáng kể ở đầu vào đảo. Điều này làm cho tất cả các dòng điện đầu vào đi qua tụ điện, như được chỉ ra trong Hình 13-32, do đó

$$I_C = I_{in}$$

Điện áp của tụ điện: Bởi vì I_{in} không đổi, I_C cũng vậy. Dòng điện không đổi I_C sạc cho tụ điện tuyến tính và tạo ra một điện áp tuyến tính trên C. Cực dương của tụ điện được giữ ở 0V bởi đất ảo của op-amp. Điện áp ở phía âm của tụ điện, là điện áp đầu ra op-amp, giảm tuyến tính từ 0 như tụ điện sạc, như trong Hình 13-33. Điện áp này, V_C , được gọi là đường dốc âm và là kết quả của một đầu vào dương không đổi.



Hình 13-33 Một điện áp dốc tuyến tính được tạo ra qua tụ điện bởi dòng điện sạc không đổi


Điện áp đầu ra: V_{out} giống như điện áp ở cực âm của tụ điện. Khi điện áp đầu vào cực dương không đổi ở dạng bước hoặc xung (xung có hằng số biên độ khi ở mức cao) được

áp vào mạch, đoạn dốc đầu ra giảm xuống âm cho đến khi op-amp bão hòa ở mức âm tối đa của nó. Điều này được chỉ ra trong Hình 13-34.

Tốc độ thay đổi của điện áp đầu ra: Tốc độ mà tụ điện nạp và do đó độ dốc của đường dốc đầu ra, được đặt theo tỷ lệ I_C/C , như bạn đã thấy. Từ $I_C = V_{in}/R_i$, tốc độ thay đổi hoặc độ dốc của điện áp đầu ra tích phân là $\Delta V_{out} / \Delta t$.

$$\frac{\Delta V_{out}}{\Delta t} = - \frac{V_{in}}{R_i C} \quad \text{CT 13-7}$$


Các mạch tích phân đặc biệt hữu ích trong các bộ dao động sóng tam giác.



Hình 13-34

Ví dụ 13-10: a) Xác định tốc độ thay đổi của điện áp đầu ra trong đáp ứng với tín hiệu vào là sóng vuông, như được thể hiện cho mạch tích phân lý tưởng trong Hình 13-35(a). Điện áp ngõ ra khởi tạo là 0. Độ rộng xung là $100\mu s$.

b) Miêu tả ngõ ra và vẽ dạng sóng.



Hình 13-35

Giải: a) Tốc độ thay đổi của điện áp ngõ ra trong suốt thời gian mà tín hiệu đầu vào là 2.5V (tụ điện được nạp) là

$$\frac{\Delta V_{out}}{\Delta t} = - \frac{V_{in}}{R_i C} = - \frac{2.5V}{(10k\Omega)(0.01\mu F)} = -25kV/s = -25mV/\mu s$$

Tốc độ thay đổi của ngõ ra trong suốt thời gian mà tín hiệu ngõ vào âm (tụ điện xả) thì tương đương với thời gian nạp ngoại trừ điện áp là dương.

$$\frac{\Delta V_{out}}{\Delta t} = + \frac{V_{in}}{R_i C} = +25mV/\mu s$$

b) Khi đầu vào là +2.5V, đầu ra là dốc âm. Khi tín hiệu đầu vào là -2.5V, đầu ra là dốc dương.


$$\Delta V_{out} = \left(\frac{25mV}{\mu s} \right) (200ms) = 5V$$

Trong suốt thời gian tín hiệu ngõ vào là +2.5V, tín hiệu ngõ ra sẽ đi từ 0V đến -5V. Trong suốt thời gian tín hiệu ngõ vào là -2.5V, tín hiệu ngõ ra đi từ -5V đến 0V. Do đó, tín hiệu ngõ ra là sóng tam giác với cực đại là 0V và cực tiểu là -5V như thể hiện trong Hình 13-35(b).

Bài tập liên quan: Điều chỉnh mạch tích phân trong Hình 13-35 để tạo ra ngõ ra thay đổi từ 0V đến -5V trong 100μs với cùng tín hiệu đầu vào.

Mạch tích phân thực tế: Mạch tích phân lý tưởng sử dụng tụ điện trong đường dẫn hồi tiếp, tạo ra hở mạch cho tín hiệu DC. Điều này ngụ ý rằng hệ số khuếch đại tại tín hiệu DC là hệ số khuếch đại vòng lặp mở của op-amp. Trong một mạch tích phân thực tế, bất kỳ điện áp lỗi DC do bù lỗi sẽ khiến đầu ra tạo ra một đoạn dốc đi chuyển về phía bão hòa dương hoặc âm (tùy thuộc vào giá trị bù), ngay cả khi không có tín hiệu đầu vào.


Các mạch tích phân thực tế phải có một số công cụ để khắc phục ảnh hưởng của bù và dòng điện định thiên. Nhiều giải pháp khác nhau đã có sẵn, chẳng hạn như bộ khuếch đại ổn định chopper; tuy nhiên, giải pháp đơn giản nhất là sử dụng điện trở song song với tụ điện trong đường dẫn hồi tiếp, như trong Hình 13-36. Điện trở hồi tiếp, R_f , phải lớn so với điện trở đầu vào R_{in} , để có ảnh hưởng không đáng kể đến dạng sóng đầu ra. Ngoài ra, một điện trở bù, R_c , có thể được thêm vào đầu vào không đảo để cân bằng các hiệu ứng của dòng điện định thiên.



Hình 13-36

13.3.b Mạch vi phân Op-amp

Mạch vi phân lý tưởng: Một mạch vi phân lý tưởng được trình bày trong Hình 13-37. Lưu ý cách sắp xếp vị trí của tụ điện và điện trở khác với mạch tích phân. Các tụ điện bây giờ là phần tử đầu vào, và điện trở là phần tử hồi tiếp. Một mạch vi phân tạo ra một đầu ra tỷ lệ thuận với tốc độ thay đổi của điện áp đầu vào.




Hình 13-37 Mạch vi phân op-amp

Để xem cách thức hoạt động của mạch vi phân, áp vào điện áp dốc dương cho đầu vào như được chỉ ra trong Hình 13-38. Trong trường hợp này, $I_C = I_{in}$ và điện áp trên tụ là bằng với V_{in} mọi lúc ($V_C = V_{in}$) vì đất ảo tại đầu vào đảo.

Từ công thức cơ bản, $V_C = (I_C/C)t$, dòng điện qua tụ là

$$I_C = (V_C/t)C$$



Hình 13-38 Mạch vi phân với tín hiệu dốc đầu vào


Vì dòng điện ở đầu vào đảo không đáng kể, $I_R = I_C$. Cả hai dòng điện là không đổi bởi vì độ dốc của điện áp tụ (V_C/t) không đổi. Điện áp đầu ra cũng không đổi và bằng với điện áp trên R_f vì một bên của điện trở hồi tiếp luôn luôn 0V (đất ảo).

$$V_{out} = I_R R_f = I_C R_f$$

$$V_{out} = - \frac{V_C}{t} R_f C \quad \text{CT 13-8}$$

Đầu ra là âm khi đầu vào là đường dốc dương và đầu ra dương khi đầu vào là đường dốc âm, như được minh họa trong Hình 13-39. Trong suốt đoạn dốc dương của đầu vào, tụ điện được sạc từ nguồn đầu vào và dòng điện không đổi đi qua điện trở hồi tiếp là theo


hướng trình bày. Trong suốt đoạn dốc âm của đầu vào, dòng điện đi ngược chiều vì tụ điện bị phóng điện.



Hình 13-39 Ngõ ra của mạch vi phân với chuỗi tín hiệu vào dốc dương và dốc âm

Lưu ý rằng trong CT 13-8 thuật ngữ V_C/t là độ dốc của tín hiệu đầu vào. Nếu độ dốc tăng, V_{out} tăng. Nếu độ dốc giảm, V_{out} giảm. Điện áp đầu ra thì tỷ lệ với độ dốc (tốc độ thay đổi) của đầu vào. Hằng số của tỷ lệ là hằng số thời gian, $R_f C$.

Ví dụ 13-11: Xác định điện áp ngõ ra của mạch vi phân op-amp lý tưởng trong Hình 13-40 với tín hiệu sóng tam giác đầu vào như được thể hiện.



Hình 13-40

Giải: Bắt đầu tại $t = 0$, điện áp ngõ vào là tín hiệu dốc dương trong phạm vi từ -5V đến +5V (thay đổi +10V) trong $5\mu s$. Sau đó, nó thay đổi sang tín hiệu dốc âm trong phạm vi từ +5V đến -5V (thay đổi -10V) trong $5\mu s$.

Hằng số thời gian là:

$$R_f C = (2.2k\Omega)(0.001\mu F) = 2.2\mu s$$

Xác định độ dốc hoặc tốc độ thay đổi (V/t) của tín hiệu dốc dương và tính toán điện áp ngõ ra như sau:


$$\frac{V_C}{t} = \frac{10V}{5\mu s} = 2V/\mu s$$

$$V_{out} = -\frac{V_C}{t} R_f C = -\left(\frac{2V}{\mu s}\right) 2.2\mu s = -4.4V$$

Tương tự, độ dốc của đường dốc âm là $-2V/\mu s$ và điện áp đầu ra là

$$V_{out} = -\left(\frac{-2V}{\mu s}\right) 2.2\mu s = +4.4V$$


Hình 13-41 trình bày đồ thị dạng sóng của điện áp đầu ra theo tín hiệu đầu vào.



Hình 13-41

Bài tập liên quan: Điện áp đầu ra là bao nhiêu nếu điện trở hồi tiếp trong Hình 13-40 được thay đổi là $3.3k\Omega$.

Mạch vi phân thực tế: Mạch vi phân lý tưởng sử dụng tụ điện nối tiếp với đầu vào đảo. Bởi vì một tụ điện có trở kháng rất thấp ở tần số cao, sự kết hợp của R_f và C tạo ra một hệ số khuếch đại cao tại tần số cao. Điều này có nghĩa là một mạch vi phân có xu hướng gây ra nhiễu vì nhiễu điện chủ yếu bao gồm tần số cao. Giải pháp cho vấn đề này chỉ đơn giản là thêm một điện trở, R_{in} , nối tiếp với tụ điện để hoạt động như một bộ lọc thông thấp và giảm hệ số khuếch đại ở tần số cao. Điện trở nên rất nhỏ so với điện trở hồi tiếp để có hiệu ứng không đáng kể lên tín hiệu mong muốn. Hình 13-42 cho thấy một sự khác biệt thực tế. Một điện trở bù định thiên cũng có thể được sử dụng trên đầu vào không đảo.



Hình 13-42

Câu hỏi ôn tập:

1. Thành phần hồi tiếp của một mạch tích phân lý tưởng là gì?
2. Cho một điện áp không đổi áp lên ngõ vào của mạch tích phân, tại sao tín hiệu điện áp qua tụ điện lại tuyến tính?
3. Thành phần hồi tiếp của một mạch vi phân là gì?
4. Ngõ ra của mạch vi phân liên quan thế nào với ngõ vào?

Chương 14 MẠCH LỌC CHỦ ĐỘNG

14.1 Đáp ứng của mạch lọc cơ bản

Các bộ lọc thường được phân loại theo cách điện áp đầu ra thay đổi theo tần số của điện áp đầu vào. Các loại bộ lọc hoạt động là thông thấp (low-pass), thông cao (high-pass), thông dải (band-pass) và chắn dải (band-stop). Mỗi đáp ứng phổ biến này đều được kiểm tra.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Mô tả và phân tích các đáp ứng tần số so với độ lợi của các loại bộ lọc cơ bản**
- Mô tả đáp ứng bộ lọc thông thấp
 - Định nghĩa *băng thông* và *tần số tới hạn*
 - Xác định băng thông
 - Định nghĩa *cực*
 - Giải thích tỷ lệ roll-off và xác định đơn vị của nó
 - Tính toán tần số tới hạn
- Mô tả đáp ứng mạch lọc thông cao
 - Giải thích cách băng thông bị giới hạn
 - Tính toán tần số tới hạn
- Mô tả đáp ứng mạch lọc thông dải
 - Xác định băng thông
 - Xác định tần số trung tâm
 - Tính toán yếu tố chất lượng (Q)
- Mô tả đáp ứng mạch lọc chắn dải
 - Xác định băng thông

14.1.a Đáp ứng của bộ lọc thông thấp

Bộ lọc là một mạch cho phép các tần số nhất định đi qua và làm suy giảm hoặc loại bỏ tất cả các tần số khác. **Băng thông** của bộ lọc là dải tần số được phép vượt qua bộ lọc với độ suy giảm tối thiểu (thường được xác định là nhỏ hơn suy hao). **Tần số tới hạn**, (còn được gọi là tần số cắt) định nghĩa tần số kết thúc của băng thông và thường được chỉ định tại điểm đáp ứng giảm -3dB (70,7%) so với đáp ứng băng thông. Theo sau băng thông là một khu vực được gọi là khu vực chuyển tiếp dẫn đến một khu vực được gọi là băng chặn. Không có điểm chính xác giữa vùng chuyển tiếp và dải dừng.

Bộ lọc thông thấp là bộ lọc truyền được tần số từ DC đến f_c và làm suy giảm đáng kể tất cả các tần số khác. Băng thông của bộ lọc thông thấp lý tưởng được trình bày trong vùng được tô màu xanh của Hình 14-1(a); đáp ứng giảm xuống 0 ở tần số ngoài băng thông.


Đáp ứng lý tưởng này đôi khi được gọi là một “*bức tường gạch*” (brick-wall) vì không có gì xuyên được qua tường. Băng thông của bộ lọc thông thấp lý tưởng bằng f_c .

$$BW = f_c$$


CT 14-1

Đáp ứng lý tưởng được trình bày trong Hình 14-1(a) không thể đạt được bởi bất kỳ bộ lọc thực tế nào. Thực tế đáp ứng của bộ lọc phụ thuộc vào số **cực**, thuật ngữ được sử dụng với các bộ lọc để mô tả số lượng mạch RC có trong bộ lọc. Bộ lọc thông thấp cơ bản nhất là mạch RC đơn giản chỉ bao gồm một điện trở và một tụ điện; đầu ra được lấy ra qua tụ điện như trình bày trong Hình 14-1(b). Bộ lọc RC cơ bản này có một cực duy nhất và nó roll-off tại -20dB/decade ngoài tần số tới hạn. Đáp ứng thực tế được chỉ định bởi đường màu xanh trong Hình 14-1(a). Đáp ứng được vẽ trên một biểu đồ tiêu chuẩn được sử dụng cho các bộ lọc để trình bày chi tiết của đường cong khi độ khuếch đại giảm. Lưu ý rằng độ khuếch đại giảm từ từ cho đến khi tần số đạt tần số tới hạn; sau đó, độ khuếch đại giảm nhanh chóng.


Tốc độ **roll-off** -20dB/decade cho độ khuếch đại của bộ lọc RC cơ bản có nghĩa là ở tần số $10f_c$, đầu ra sẽ là -20dB (10%) của đầu vào. Tốc độ roll-off này không phải là một đặc tính cụ thể của bộ lọc tốt vì có quá nhiều tần số không mong muốn (ngoài băng thông) được phép thông qua bộ lọc.



(a) Comparison of an ideal low-pass filter response (blue area) with actual response. Although not shown on log scale, response extends down to $f_c = 0$.



(b) Basic low-pass circuit



(c) Idealized low-pass filter responses

Hình 14-1 Đáp ứng bộ lọc thông thấp

Tần số tới hạn của bộ lọc RC thông thấp xảy ra khi có $X_c = R$, khi đó:

$$f_c = \frac{1}{2\pi RC}$$


Nhớ lại từ các kiến thức DC/AC cơ bản của bạn đó là đầu ra ở tần số tới hạn là 70,7% đầu vào. Đáp ứng này tương đương với sự suy giảm -3dB.

Hình 14-1(c) minh họa ba đường cong lý tưởng hóa đáp ứng của mạch lọc thông thấp bao gồm đáp ứng mạch lọc một cực cơ bản (-20dB/decade). Các phép xấp xỉ cho thấy đáp ứng phẳng tới tần số cắt và roll-off ở tốc độ không đổi sau tần số cắt. Các bộ lọc thực tế không có đáp ứng phẳng hoàn toàn đến tần số cắt nhưng giảm xuống -3dB tại điểm vừa được mô tả.


Để tạo cho bộ lọc có vùng chuyển tiếp dốc hơn (và do đó hình thành nên bộ lọc hiệu quả hơn), cần bổ sung thêm thiết bị vào bộ lọc cơ bản. Những đáp ứng mà dốc hơn - 20dB/decade trong khu vực chuyển tiếp không thể có được bằng cách xếp tầng các giai đoạn RC giống hệt nhau (do hiệu ứng tải). Tuy nhiên, bằng cách kết hợp một op-amp với các mạch hồi tiếp chọn lọc tần số, các bộ lọc có thể được thiết kế với tốc độ giới thiệu là hoặc nhiều dB / thập kỷ. Các bộ lọc bao gồm một hoặc nhiều op-amps trong thiết kế là gọi là bộ lọc hoạt động. Các bộ lọc này có thể tối ưu hóa tỷ lệ roll-off hoặc thuộc tính khác (chẳng hạn như đáp ứng pha) với một thiết kế bộ lọc cụ thể. Nói chung, bộ lọc càng sử dụng nhiều cực, dốc hơn khu vực chuyển tiếp của nó sẽ được. Đáp ứng chính xác phụ thuộc vào loại bộ lọc và số cực.

14.1.b Đáp ứng của bộ lọc thông cao


Bộ lọc thông cao là bộ lọc làm suy giảm hoặc loại bỏ đáng kể tất cả các tần số nhỏ hơn f_c và cho phép đi qua tất cả các tần số lớn hơn f_c . Tần số tới hạn là, một lần nữa, tần số mà tại tần số đó tín hiệu đầu ra là 70,7% của tín hiệu đầu vào (hoặc -3dB) như được thể hiện trong Hình 14-2(a). Đáp ứng lý tưởng, được biểu thị bằng vùng bóng mờ màu xanh, có sự sụt giảm tức thời tại f_c , chắc chắn không thể đạt được. Một cách lý tưởng thì băng thông của bộ lọc thông cao là tất cả các tần số trên tần số tới hạn. Đáp ứng tần số cao của các mạch thực tế bị giới hạn bởi op-amp hoặc các thành phần khác tạo nên bộ lọc.



(a) Comparison of an ideal high-pass filter response (blue area) with actual response



(b) Basic high-pass circuit



(c) Idealized high-pass filter responses

Hình 14-2 Đáp ứng của bộ lọc thông cao

Một mạch RC đơn giản bao gồm một điện trở và một tụ điện có thể được cấu hình như một bộ lọc thông cao bằng cách lấy đầu ra qua điện trở như được trình bày trong Hình 14-2(b). Như trong trường hợp bộ lọc thông thấp, mạch RC cơ bản có tốc độ roll-off là -20dB/decade, như được biểu thị bằng đường màu xanh trong Hình 14-2(a). Ngoài ra, tần số tới hạn cho bộ lọc thông cao cơ bản xảy ra khi $X_c = R$, khi đó:

$$f_c = \frac{1}{2\pi RC}$$

Hình 14-2(c) minh họa ba đường cong đáp ứng thông cao lý tưởng hóa bao gồm đáp ứng cho mạch RC thông cao một cực cơ bản (-20dB/decade). Như trong trường hợp bộ lọc thông thấp, các phép tính xấp xỉ cho thấy đáp ứng phẳng tới tần số cắt và roll-off với tỷ lệ không đổi sau khi vượt qua tần số cắt. Bộ lọc thông cao thực tế không có đáp ứng phẳng hoàn hảo như được chỉ ra hoặc tỷ lệ roll-off chính xác như được trình bày. Đáp ứng sẽ dốc

hơn -20dB/decade trong khu vực chuyển tiếp cũng có thể với các bộ lọc thông cao chủ động; các đáp ứng cụ thể phụ thuộc vào loại bộ lọc và số lượng cực.


14.1.c Đáp ứng của bộ lọc thông dải

Bộ lọc thông dải cho phép đi qua tất cả các tín hiệu nằm trong dải giữa tần số giới hạn dưới và tần số giới hạn trên và cơ bản loại bỏ tất cả các tần số khác ở bên ngoài dải được chỉ định này. Đường cong đáp ứng bộ lọc thông cao tổng quát hóa được trình bày trong Hình 14-3. Băng thông (BW) được định nghĩa là sự khác biệt giữa tần số tới hạn trên (f_{c2}) và tần số tới hạn thấp hơn (f_{c1}).

$$BW = f_{c2} - f_{c1} \quad CT\ 14-2$$

Tất nhiên, các tần số tới hạn là các điểm tại đó đường cong đáp ứng đạt 70,7% tối đa của nó. Nhớ lại từ Chương 12 rằng các tần số tới hạn này cũng được gọi là *tần số 3dB*. Tần số mà nằm ở chính giữa băng thông được gọi là tần số trung tâm, được định nghĩa là giá trị trung bình hình học của các tần số tới hạn.

$$f_0 = \sqrt{f_{c2} f_{c1}} \quad CT\ 14-3$$



Hình 14-3 Đường cong đáp ứng phổ biến của bộ lọc thông dải

Hệ số chất lượng: Hệ số chất lượng (Q) của bộ lọc thông dải là tỷ số giữa tần số trung tâm với băng thông.

$$Q = \frac{f_0}{BW} \quad CT\ 14-4$$

Giá trị của Q là một dấu hiệu cho thấy độ chọn lọc của bộ lọc thông dải. Giá trị của Q càng cao, băng thông càng hẹp và độ chọn lọc càng tốt cho một giá trị đã cho là f_0 . Bộ lọc thông dải đôi khi được phân loại là băng hẹp ($Q < 10$) hoặc băng rộng ($Q > 10$). Hệ số chất lượng (Q) cũng có thể được thể hiện dưới dạng hệ số giảm xóc (DF) của bộ lọc như :

$$Q = \frac{1}{DF}$$

Bạn sẽ nghiên cứu hệ số giảm xóc trong Phần 14.2.

Ví dụ 14-1: Một bộ lọc thông dải cụ thể có giá trị tần số trung tâm là 15kHz và độ rộng băng thông là 1kHz. Xác định hệ số chất lượng Q và phân loại bộ lọc này là bộ lọc băng hẹp hay bộ lọc băng rộng.

Giải:


$$Q = \frac{f_0}{BW} = \frac{15kHz}{1kHz} = 15$$

Bởi vì $Q > 10$, đây là bộ lọc băng hẹp.

Bài tập liên quan: Nếu hệ số chất lượng của bộ lọc được nhân đôi, băng thông của bộ lọc là bao nhiêu?

14.1.d Đáp ứng của bộ lọc chắn dải

Một loại bộ lọc chủ động khác là bộ lọc chắn dải, còn được gọi là bộ lọc khe núi (notch), bộ lọc triệt dải, bộ lọc từ chối băng tần, hoặc bộ lọc loại bỏ băng tần. Bạn có thể nghĩ nó hoạt động trái ngược lại với hoạt động của bộ lọc thông dải vì tần số trong một băng thông nhất định bị từ chối và tần số bên ngoài băng thông được thông qua. Đường cong hồi tiếp chung cho bộ lọc chắn dải tần được trình bày trong Hình 14-4. Lưu ý rằng băng thông là dải tần số giữa các điểm 3dB, giống như trong trường hợp đáp ứng bộ lọc thông dải.



Hình 14-4 Đáp ứng chung của bộ lọc chắn dải

Câu hỏi ôn tập:

1. Điều gì xác định băng thông của bộ lọc thông thấp?
2. Điều gì giới hạn băng thông của một bộ lọc thông cao chủ động?
3. Hệ số chất lượng Q và băng thông của bộ lọc thông dải có quan hệ thế nào? Giải thích hệ số chọn lọc ảnh hưởng thế nào đến hệ số Q của bộ lọc?

14.2 Đặc điểm đáp ứng của mạch lọc


Mỗi loại đáp ứng của bộ lọc (thông thấp, thông cao, thông dải hoặc chắn dải) có thể được điều chỉnh bởi giá trị các thành phần trong mạch để có Butterworth, Chebyshev hoặc đặc tính Bessel. Mỗi đặc điểm này được xác định bởi hình dạng của đường cong đáp ứng và mỗi cái có một lợi thế trong các ứng dụng nhất định.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- Mô tả ba loại đặc tính đáp ứng của bộ lọc và các tham số khác
- Thảo luận về đặc tính Butterworth
- Mô tả đặc tính Chebyshev
- Thảo luận về đặc tính Bessel

- Xác định hệ số giảm xóc
 - Tính toán hệ số giảm xóc
 - Trình bày sơ đồ khối của bộ lọc hoạt động
- Phân tích bộ lọc cho tần số tới hạn và tốc độ cuộn
 - Giải thích cách có được các bộ lọc đa đơn hàng
 - Mô tả các tác động của việc xếp tầng trên tỷ lệ roll-off

Các đặc điểm đáp ứng Butterworth, Chebyshev hoặc Bessel có thể được nhận ra với hầu hết các cấu hình mạch lọc chủ động bằng cách lựa chọn đúng giá trị các thành phần nhất định. Một so sánh chung về ba đặc điểm đáp ứng cho đường cong đáp ứng của bộ lọc thông thấp được trình bày trong Hình 14-5. Bộ lọc thông cao và bộ lọc thông dải cũng có thể được thiết kế để có bất kỳ một trong những đặc điểm này.



Hình 14-5 So sánh ba loại đặc điểm đáp ứng của bộ lọc

Đặc tính Butterworth: Đặc tính **Butterworth** cung cấp đáp ứng biên độ rất phẳng trong vùng dải thông và tốc độ roll-off -20dB/decade/cực . Đáp ứng pha thì không tuyến tính, tuy nhiên, độ dịch pha (do đó có độ trễ thời gian) của tín hiệu đi qua bộ lọc thay đổi phi tuyến theo tần số. Do đó, một xung được áp lên bộ lọc có đáp ứng Butterworth sẽ gây ra tình trạng vọt lố (overshoot) trên đầu ra bởi vì mỗi thành phần tần số của xung: cạnh lên và cạnh xuống có thời gian trễ khác nhau. Bộ lọc với đáp ứng Butterworth thường được sử dụng khi tất cả các tần số trong băng thông phải có cùng hệ số khuếch đại. Đáp ứng Butterworth thường được gọi là đáp ứng phẳng tối đa.

Đặc tính Chebyshev: Những bộ lọc với đáp ứng có đặc tính **Chebyshev** là hữu ích khi yêu cầu roll-off nhanh vì nó cung cấp tỷ lệ roll-off lớn hơn -20dB/decade/cực . Đây là một

tỷ lệ lớn hơn so với Butterworth, vì vậy các bộ lọc có thể được thực hiện với đáp ứng Chebyshev với số cực ít hơn và mạch ít phức tạp hơn cho một tỷ lệ roll-off nhất định. Loại đáp ứng bộ lọc này được đặc trưng bởi độ vọt lố hoặc gợn sóng trong băng thông (tùy thuộc vào số cực) và đáp ứng pha thậm chí ít tuyến tính hơn Butterworth.


Đặc tính Bessel: Đáp ứng Bessel thể hiện một đặc tính pha tuyến tính, có nghĩa là độ lệch pha tăng tuyến tính với tần số. Kết quả gần như không có vọt lố trên đầu ra với một đầu vào xung tín hiệu. Vì lý do này, các bộ lọc có đáp ứng Bessel được sử dụng để lọc các dạng sóng xung mà không làm biến dạng hình dạng của dạng sóng.

14.2.a Hệ số giảm xóc

Như đã đề cập, một bộ lọc chủ động có thể được thiết kế để có đặc tính đáp ứng Butterworth, Chebyshev hoặc Bessel bất kể đó là loại bộ lọc thông thấp, thông cao, thông dải, hoặc chắn dải. **Hệ số giảm xóc (DF)** của mạch lọc chủ động xác định đặc điểm đáp ứng của bộ lọc được xem xét. Để giải thích khái niệm cơ bản, một bộ lọc chủ động tổng quát được trình bày trong Hình 14-6. Nó bao gồm một bộ khuếch đại, một mạch hồi tiếp âm và một phần lọc. Bộ khuếch đại và hồi tiếp được kết nối trong một cấu hình mạch khuếch đại không đảo. Hệ số giảm xóc được xác định bởi mạch hồi tiếp âm và được xác định bởi phương trình sau:

$$DF = 2 - \frac{R_1}{R_2}$$

CT 14-5



Hình 14-6 Sơ đồ chung của một mạch lọc chủ động

Về cơ bản, hệ số giảm xóc ảnh hưởng đến đáp ứng của bộ lọc bởi hoạt động hồi tiếp âm. Bất kỳ sự cố gắng tăng hoặc giảm điện áp đầu ra đều được bù đắp bởi hiệu ứng đối nghịch của hồi tiếp âm. Điều này có xu hướng làm cho đường cong đáp ứng phẳng trong băng thông của bộ lọc nếu giá trị cho hệ số giảm xóc được đặt chính xác. Bằng toán cao cấp, mà chúng ta sẽ không đề cập sâu, các giá trị cho hệ số giảm xóc đã được lấy từ các bậc của các bộ lọc để đạt được đáp ứng phẳng tối đa của đặc tính Butterworth.

Giá trị của hệ số giảm xóc cần thiết để tạo ra một đặc tính đáp ứng mong muốn phụ thuộc vào bậc (số cực) của bộ lọc. Một cực, cho mục đích của chúng ta, chỉ đơn giản là một mạch điện với một điện trở và một tụ điện. Bộ lọc càng có nhiều cực thì tốc độ roll-off của nó càng nhanh. Để đạt được đáp ứng Butterworth bậc hai, ví dụ, hệ số giảm xóc phải là 1.414. Để thực hiện hệ số giảm xóc này, tỷ lệ điện trở hồi tiếp phải là

$$\frac{R_1}{R_2} = 2 - DF = 2 - 1.414 = 0.586$$

Tỷ lệ này mang lại độ lợi vòng kín của phần khuếch đại không đảo của bộ lọc, $A_{cl(NI)}$, giá trị 1,586, có nguồn gốc như sau:

$$A_{cl(NI)} = \frac{1}{B} = \frac{1}{R_2/(R_1 + R_2)} = 1 + \frac{R_1}{R_2} = 0.586 + 1 = 1.586$$

Ví dụ 14-2: Nếu điện trở R_2 trong mạch hồi tiếp của một mạch lọc chủ động đơn cực của loại mạch trong Hình 14-6 là $10k\Omega$, giá trị của R_1 phải là bao nhiêu để đạt được đáp ứng Butterworth phẳng tối đa?

Giải:

$$\frac{R_1}{R_2} = 2 - DF = 2 - 1.414 = 0.586$$

$$R_1 = 0.586R_2 = 0.586(10k\Omega) = 5.86k\Omega$$

Sử dụng điện trở tiêu chuẩn có sai số 5% là điện trở $5.6k\Omega$ sẽ đạt được đáp ứng đặc điểm Butterworth gần lý tưởng.


Bài tập liên quan: Hệ số giảm xóc (DF) là bao nhiêu cho $R_2 = 10k\Omega$ và $R_1 = 5.6k\Omega$

14.2.b Tần suất tới hạn và tỷ lệ roll-off

Tần số tới hạn được xác định bởi các giá trị của điện trở và tụ điện trong mạch RC chọn lọc tần số được trình bày trong Hình 14-6. Đối với bộ lọc đơn cực (bậc một), như được trình bày trong Hình 14-7, tần số tới hạn là

$$f_c = \frac{1}{2\pi RC}$$


Mặc dù chúng ta trình bày cấu hình thông thấp, công thức tương tự được sử dụng cho bộ lọc thông cao đơn cực. Số lượng cực xác định tốc độ roll-off của bộ lọc. Một đáp ứng Butterworth tạo ra -20dB/decade/cực. Vì vậy, bộ lọc bậc một (một cực) có mức giảm của -20 dB/decade; bộ lọc bậc hai (hai cực) có tỷ lệ roll-off là -40dB/decade; bộ lọc bậc ba (ba cực) có tỷ lệ roll-off là -60dB/decade và tiếp tục như vậy.



Hình 14-7 Mạch lọc thông thấp bậc một

Nói chung, để có được bộ lọc có ba cực trở lên, các bộ lọc một cực hoặc hai cực được xếp tầng, như trong Hình 14-8. Để có được bộ lọc bậc ba, ví dụ, kết nối xếp tầng bộ lọc bậc hai và bộ lọc bậc một; để có được bộ lọc bậc bốn, kết nối xếp tầng hai bộ lọc bậc hai;... Mỗi bộ lọc trong một sơ đồ kết nối theo tầng được gọi là một giai đoạn hoặc phần.

Do đáp ứng phẳng tối đa của đặc tính Butterworth, nó được sử dụng rộng rãi nhất. Do đó, chúng ta sẽ giới hạn phạm vi trình bày của chúng ta đối với đáp ứng Butterworth để minh họa các khái niệm bộ lọc cơ bản. Bảng 14-1 liệt kê các tỷ lệ roll-off, hệ số giảm xóc và tỷ số điện trở hồi tiếp cho các bộ lọc Butterworth bậc sáu. Chỉ định điện trở tương ứng với các điện trở cài đặt hệ số khuếch đại trong Hình 14-8 và có thể khác biệt trong các sơ đồ mạch khác.



Hình 14-8 Số cực của bộ lọc có thể tăng lên bởi kết nối nhiều tầng

Bảng 14-1 Các giá trị của đáp ứng Butterworth

ORDER	ROLL-OFF DB/DECADE	1ST STAGE			2ND STAGE			3RD STAGE		
		POLES	DF	R_1/R_2	POLES	DF	R_3/R_4	POLES	DF	R_5/R_6
1	-20	1	Optional							
2	-40	2	1.414	0.586						
3	-60	2	1.00	1	1	1.00	1			
4	-80	2	1.848	0.152	2	0.765	1.235			
5	-100	2	1.00	1	2	1.618	0.382	1	0.618	1.382
6	-120	2	1.932	0.068	2	1.414	0.586	2	0.518	1.482

Câu hỏi ôn tập:

1. Giải thích các đặc điểm đáp ứng Butterworth, Chebyshev và Bessel khác nhau thế nào?
2. Điều gì xác định đặc điểm đáp ứng của bộ lọc?
3. Kể tên các thành phần cơ bản của một bộ lọc chủ động?

14.3 Mạch lọc tích cực thông thấp

Các bộ lọc sử dụng op-amps làm thành phần chủ động cung cấp một số lợi thế so với bộ lọc thụ động (chỉ có các phần tử R, L và C). Op-amp cung cấp độ khuếch đại, do đó tín hiệu không bị suy giảm khi truyền qua bộ lọc. Trở kháng đầu vào cao của op-amp ngăn chặn tải quá mức nguồn điều khiển và trở kháng đầu ra thấp của op-amp ngăn bộ lọc khỏi bị ảnh hưởng bởi tải mà nó đang điều khiển. Bộ lọc chủ động cũng dễ dàng điều chỉnh trên một dải tần số rộng mà không làm thay đổi đáp ứng mong muốn.


Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Xác định và phân tích các bộ lọc thông thấp chủ động**
- Xác định mạch lọc thông thấp một cực
 - Xác định hệ số khuếch đại điện áp vòng kín
 - Xác định tần số tới hạn
- Xác định mạch lọc thông thấp Sallen-Key
 - Mô tả hoạt động của bộ lọc
 - Tính toán tần số tới hạn
- Phân tích các bộ lọc thông thấp đa tầng
 - Giải thích tỷ lệ roll-off bị ảnh hưởng như thế nào

14.3.a Bộ lọc đơn cực

Hình 14-9(a) trình bày bộ lọc chủ động với mạch chọn lọc tần số RC thông thấp cung cấp hệ số roll-off -20dB/decade trên tần số tới hạn, như được chỉ ra bởi đường cong đáp ứng trong Hình 14-9(b). Tần số tới hạn của bộ lọc đơn cực là $f_c = 1/(2\pi RC)$. Op-amp trong bộ lọc này được kết nối như là mạch khuếch đại không đảo với hệ số khuếch đại điện áp vòng kín trong bảng thông được đặt bởi các giá trị của R_1 và R_2 .

$$A_{cl(NI)} = 1 + \frac{R_1}{R_2} \quad \text{CT 14-6}$$




Hình 14-9 Mạch lọc chủ động thông thấp đơn cực và đường cong đáp ứng

14.3.b Bộ lọc thông thấp Sallen-Key

Sallen-Key là một trong những cấu hình phổ biến nhất cho bộ lọc bậc hai (hai cực). Nó còn được gọi là bộ lọc VCVS (voltage-controlled voltage source: nguồn điện áp được điều khiển bằng điện áp). Một phiên bản của bộ lọc thông thấp Sallen-Key được trình bày trong Hình 14-10. Lưu ý rằng có hai đường mạch RC thông thấp cung cấp mức roll-off -40dB/decade trên tần số tới hạn (giả sử một đặc tính Butterworth). Một mạch RC bao gồm

R_A và C_A , mạch thứ hai bao gồm R_B và C_B . Một tính năng độc đáo của bộ lọc thông thấp Sallen-Key là tụ điện C_A cung cấp thông tin hồi tiếp để định hình đáp ứng gần rìa của băng thông. Tần số tới hạn của bộ lọc Sallen-Key là

$$f_c = \frac{1}{2\pi\sqrt{R_A R_B C_A C_B}} \quad \text{CT 14-7}$$




Hình 14-10 Mạch lọc thông thấp Sallen-Key cơ bản

Các giá trị thành phần có thể được cho bằng nhau $R_A = R_B = R$ và $C_A = C_B = C$. Trong trường hợp này, biểu thức cho tần số tới hạn đơn giản hóa thành

$$f_c = \frac{1}{2\pi RC}$$

Như trong bộ lọc đơn cực, op-amp trong bộ lọc Sallen-Key bậc hai hoạt động như một bộ khuếch đại không đảo với các hồi tiếp âm được cung cấp bởi các điện trở R_1 và R_2 . Như bạn đã được học, hệ số giảm xóc được thiết lập bởi các giá trị R_1 và R_2 , do đó làm cho đáp ứng của bộ lọc là Butterworth, Chebyshev hoặc Bessel. Ví dụ: từ Bảng 14-1, tỷ lệ R_1/R_2 phải là 0,586 để tạo ra hệ số giảm xóc là 1.414 cho đáp ứng bậc hai Butterworth.

Ví dụ 14-3: Xác định tần số tới hạn của bộ lọc thông thấp Sallen-Key trong Hình 14-11, và tìm giá trị của R_1 để đáp ứng xấp xỉ Butterworth.



Hình 14-11

Giải: Vì $R_A = R_B = R = 1.0\text{k}\Omega$ và $C_A = C_B = C = 0.022\mu\text{F}$

$$f_c = \frac{1}{2\pi RC} = \frac{1}{2\pi(1.0\text{k}\Omega)(0.022\mu\text{F})} = 7.23\text{kHz}$$

Để có hiệu ứng Butterworth, $R_1/R_2 = 0.586$


$$R_1 = 0.586R_2 = 0.586(1\text{k}\Omega) = 586\Omega$$

Chọn lựa điện trở tiêu chuẩn có giá trị gần nhất có thể với giá trị tính toán bên trên.


Bài tập liên quan: Xác định tần số cắt f_c cho Hình 14-11 nếu $R_A = R_B = R = 2.2\text{k}\Omega$ và $C_A = C_B = C = 0.01\mu\text{F}$. Xác định giá trị của R_1 để có đáp ứng Butterworth.

14.3.c Bộ lọc thông thấp đa tầng

Một bộ lọc ba cực là cần thiết để có được đáp ứng thông thấp bậc ba (-60dB/decade). Điều này được thực hiện bằng cách xếp tầng bộ lọc thông thấp Sallen-Key hai cực và một bộ lọc thông thấp đơn cực, như trong Hình 14-12(a). Hình 14-12(b) cho thấy cấu hình bốn cực thu được bằng cách xếp tầng hai bộ lọc thông thấp Sallen-Key (2 cực). Nói chung, một bộ lọc bốn cực được ưa thích vì nó sử dụng cùng số lượng op-amps để đạt được roll-off nhanh hơn.



(a) Third-order configuration



(b) Fourth-order configuration

Hình 14-12 Mạch lọc thông thấp đa tầng

Ví dụ 14-4: Với bộ lọc 4 cực trong Hình 14-12(b), xác định giá trị của tụ điện cần thiết để tạo một tần số tới hạn là 2680Hz nếu tất cả các điện trở trong mạch lọc thông thấp RC là 1.8kΩ. Chọn giá trị của điện trở hồi tiếp để có thể đạt được đáp ứng Butterworth.

Giải: Cả hai giai đoạn phải có cùng tần số cắt f_c . Giả sử rằng các tụ điện có cùng giá trị,

$$f_c = \frac{1}{2\pi RC}$$

$$C = \frac{1}{2\pi R f_c} = \frac{1}{2\pi(1.8k\Omega)(2680Hz)} = 0.033\mu F$$

$$C_{A1} = C_{B1} = C_{A2} = C_{B2} = \mathbf{0.033\mu F}$$

Ta cũng lựa chọn $R1 = R2 = 1.8k\Omega$ để đơn giản các phép tính. Tham khảo số liệu trong Bảng 14-1. Cho một đáp ứng Butterworth trong giai đoạn thứ nhất, $DF = 1.848$ và $R1/R2 = 0.152$. Do đó,

$$R1 = 0.152R2 = 0.152(1800\Omega) = \mathbf{274\Omega}$$

Chọn $R1 = 270\Omega$

Trong giai đoạn thứ hai, $DF = 0.756$ và $R3/R4 = 1.235$. Do đó,

$$R3 = 1.235R4 = 1.235(1800\Omega) = \mathbf{2.22k\Omega}$$

Chọn $R3 = 2.2k\Omega$

Bài tập liên quan: Cho mạch lọc trong Hình 14-12(b), xác định giá trị tụ điện để có $f_c = 1kHz$ nếu tất cả các điện trở của bộ lọc là 680Ω . Đồng thời chỉ ra giá trị cho điện trở hồi tiếp để tạo ra đáp ứng Butterworth.

14.4 Mạch lọc tích cực thông cao


Trong các bộ lọc thông cao, vai trò của tụ điện và điện trở được đảo ngược so với trong các mạch RC. Mặt khác, các tham số cơ bản giống như đối với các bộ lọc thông thấp.

Sau khi hoàn thành phần này, bạn sẽ có thể:

- **Xác định và phân tích các bộ lọc thông cao chủ động**
- Xác định mạch lọc thông cao đơn cực
 - Giải thích các giới hạn ở tần số băng thông cao hơn
- Xác định mạch lọc thông cao Sallen-Key
 - Mô tả hoạt động của bộ lọc
 - Tính toán các giá trị thành phần
- Thảo luận về các bộ lọc thông cao đa tầng
 - Mô tả bộ lọc sáu cực

14.4.a Bộ lọc đơn cực


Một bộ lọc chủ động thông cao có roll-off -20dB/decade được trình bày trong Hình 14-13(a). Lưu ý rằng mạch đầu vào là một mạch RC thông cao. Mạch hồi tiếp âm là tương tự như đối với các bộ lọc thông thấp đã thảo luận trước đây. Đường cong đáp ứng thông cao được trình bày trong Hình 14-13(b).



Hình 14-13 Mạch lọc thông cao chủ động đơn cực và đường cong đáp ứng

Một cách lý tưởng là bộ lọc thông cao cho phép vượt qua tất cả các tần số ở trên f_c mà không giới hạn, như được chỉ ra trong Hình 14-14(a), mặc dù trong thực tế, đây không phải là trường hợp. Như bạn đã được học, tất cả các op-amps vốn có các mạch RC bên trong giới hạn đáp ứng của bộ khuếch đại ở tần số cao.


Do đó, có một tần số giới hạn trên cho đáp ứng của bộ lọc thông cao, làm cho nó trở thành bộ lọc thông dải với băng thông rất rộng. Trong phần lớn các ứng dụng, giới hạn tần số cao bên trong lớn hơn nhiều so với tần số tới hạn của bộ lọc mà giới hạn đó có thể được bỏ qua. Trong một số ứng dụng, các transistor rời rạc được sử dụng cho phần tử khuếch đại để tăng giới hạn tần số cao vượt quá mức có thể thực hiện với op-amps có sẵn.



Hình 14-14 Đáp ứng của bộ lọc thông cao

14.4.b Bộ lọc thông cao Sallen-Key

Cấu hình Sallen-Key thông qua được trình bày trong Hình 14-15. Các thành phần R_A , C_A , R_B , và C_B hình thành mạch chọn lọc tần số hai cực. Lưu ý rằng các vị trí của các điện trở và tụ điện trong mạch chọn tần số ngược với các điện trở và tụ điện trong cấu hình thông thấp. Cũng như các bộ lọc khác, đặc tính đáp ứng có thể được tối ưu hóa bằng cách lựa chọn đúng các điện trở hồi tiếp R_1 và R_2 .



Hình 14-15 Mạch lọc thông cao Sallen-Key cơ bản

Ví dụ 14-5: Chọn giá trị các thành phần cho mạch lọc thông cao Sallen-Key trong Hình 14-15 để hiện thực một đáp ứng Butterworth bậc hai, các thành phần có cùng giá trị với tần số tới hạn của mạch lọc xấp xỉ 10kHz.

Giải: Bắt đầu bằng việc lựa chọn các giá trị R_A và R_B (R_1 hoặc R_2 có thể có cùng giá trị với R_A và R_B để đơn giản việc tính toán).

$$R = R_A = R_{AB} = R_2 = 3.3k\Omega \text{ (một lựa chọn thông thường)}$$

Tiếp theo, tính toán các giá trị tụ điện từ $f_c = 1/(2\pi RC)$.

$$C = C_A = C_B = \frac{1}{2\pi R f_c} = \frac{1}{2\pi (3.3k\Omega)(10kHz)} = 0.0048\mu F$$

Để có đáp ứng Butterworth, hệ số giảm xóc phải là 1.414 và $R_1/R_2 = 0.586$.

$$R_1 = 0.586R_2 = 0.586(3.3k\Omega) = 1.93k\Omega$$

Nếu bạn chọn $R_1 = 3.3k\Omega$ thì:


$$R_2 = \frac{R_1}{0.586} = \frac{3.3k\Omega}{0.586} = 5.63k\Omega$$

Một đáp ứng xấp xỉ Butterworth có thể được hiện thực bằng việc chọn lựa các giá trị tiêu chuẩn gần đúng nhất.

Bài tập liên quan: Đặt các giá trị cho các thành phần trong mạch lọc thông cao của Hình 14-15 để có được một tần số cắt $f_c = 300\text{Hz}$. Sử dụng các thành phần có cùng giá trị với $R = 10\text{k}\Omega$ và tối ưu để có hiệu ứng Butterworth.

14.4.c Bộ lọc thông cao đa tầng

Cũng như cấu hình thông thấp, các bộ lọc thông cao bậc nhất và bậc hai có thể được xếp tầng để cung cấp ba cực trở lên và do đó tạo ra tốc độ roll-off nhanh hơn. Hình 14-16 trình bày bộ lọc thông cao sáu cực bao gồm ba giai đoạn hai cực Sallen-Key. Với kiểu cấu hình này tối ưu hóa cho đáp ứng Butterworth, hệ số roll-off -120dB/decade sẽ đạt được.



Hình 14-16 Mạch lọc thông cao bậc sáu

14.5 Mạch lọc thông dải tích cực


Như đã đề cập, bộ lọc thông dải cho đi qua tất cả các tần số giới hạn bởi tần số giới hạn dưới và tần số giới hạn trên và từ chối tất cả những tần số khác nằm ngoài dải chỉ định này. Đáp ứng băng thông có thể được coi là sự chồng lấp của đường cong đáp ứng tần số thấp và đường cong đáp ứng tần số cao.

Sau khi hoàn thành phần này, bạn sẽ có thể:


- **Phân tích các loại bộ lọc thông dải chủ động cơ bản**
- Mô tả cách xếp tầng các bộ lọc thông thấp và thông cao để tạo bộ lọc thông dải
 - Tính tần số tới hạn và tần số trung tâm
- Xác định và phân tích bộ lọc thông dải nhiều hồi tiếp
 - Xác định tần số trung tâm, hệ số chất lượng (Q) và băng thông

- Tính toán hệ số khuếch đại điện áp
- Xác định và mô tả bộ lọc thay đổi trạng thái
 - Giải thích hoạt động của bộ lọc cơ bản
 - Xác định Q
- Xác định và thảo luận về bộ lọc biquad

14.5.a Bộ lọc Low-Pass và High Pass Pass



(a)



(b)

Hình 14-17 Mạch lọc thông dải kết hợp mạch lọc thông cao 2 cực và mạch lọc thông thấp 2 cực

Một cách để thực hiện bộ lọc thông dải là sự sắp xếp đa tầng của bộ lọc thông cao và bộ lọc thông thấp, như trong Hình 14-17(a), miễn là các tần số tới hạn đủ tách rời. Mỗi bộ

lọc được trình bày là cấu hình Sallen-Key Butterworth sao cho tỷ lệ roll-off -40dB/decade, được chỉ định trong đường cong đáp ứng tổng hợp của Hình 14-17(b). Tần số tới hạn của mỗi bộ lọc được chọn sao cho đường cong đáp ứng chồng lấp hiệu quả, như được chỉ định. Tần số tới hạn của bộ lọc thông cao phải đủ thấp hơn tần số của giai đoạn thông thấp. Bộ lọc này thường giới hạn trong các ứng dụng băng thông rộng.

Tần số giới hạn dưới f_{c1} của băng thông là tần số tới hạn của bộ lọc thông cao. Tần số giới hạn trên f_{c2} là tần số tới hạn của bộ lọc thông thấp. Lý tưởng nhất, như đã thảo luận trước đó, tần số trung tâm f_0 của băng thông là giá trị trung bình hình học của f_{c1} và f_{c2} . Các công thức sau đây biểu thị ba tần số của bộ lọc thông dải trong Hình 14-17.

$$f_{c1} = \frac{1}{2\pi\sqrt{R_{A1}R_{B1}C_{A1}C_{B1}}}$$


$$f_{c2} = \frac{1}{2\pi\sqrt{R_{A2}R_{B2}C_{A2}C_{B2}}}$$

$$f_0 = \sqrt{f_{c1}f_{c2}}$$

Tất nhiên, nếu các thành phần của mạch có giá trị bằng nhau được sử dụng trong việc hiện thực từng bộ lọc, các phương trình tần số tới hạn sẽ đơn giản hóa thành dạng $f_c = 1/(2\pi RC)$.

14.5.b Bộ lọc thông dải nhiều hồi tiếp

Một loại cấu hình bộ lọc khác, được trình bày trong Hình 14-18, là bộ lọc thông dải nhiều hồi tiếp. Hai đường dẫn hồi tiếp thông qua R_2 và C_1 . Các thành phần R_1 và C_1 cung cấp đáp ứng thông thấp, và R_2 và C_2 cung cấp đáp ứng thông cao. Mức khuếch đại tối đa, A_0 , xảy ra ở tần số trung tâm. Giá trị Q nhỏ hơn 10 là điển hình trong loại bộ lọc này.



Hình 14-18 Mạch lọc thông dải nhiều hồi tiếp

Một biểu thức cho tần số trung tâm được phát triển như sau, nhận ra rằng R_1 và R_3 xuất hiện song song khi được nhìn từ đường dẫn hồi tiếp C_1 (với nguồn V_{in} được thay thế bằng ngắn mạch).

$$f_0 = \frac{1}{2\pi\sqrt{(R_1 \parallel R_3)R_2C_1C_2}}$$

Cho các giá trị $C_1 = C_2 = C$, thu được:

$$\begin{aligned} f_0 &= \frac{1}{2\pi\sqrt{(R_1 \parallel R_3)R_2C^2}} = \frac{1}{2\pi C\sqrt{(R_1 \parallel R_3)R_2}} \\ f_0 &= \frac{1}{2\pi C} \sqrt{\frac{1}{(R_1 \parallel R_3)R_2}} = \frac{1}{2\pi C} \sqrt{\left(\frac{1}{R_2}\right)\left(\frac{1}{(R_1R_3)/R_1 + R_3}\right)} \\ f_0 &= \frac{1}{2\pi C} \sqrt{\frac{R_1 + R_3}{R_1R_2R_3}} \end{aligned}$$

CT 14-8

Một giá trị cho các tụ điện được chọn và sau đó ba giá trị điện trở được tính toán để đạt được các giá trị mong muốn cho f_0 , BW và A_0 . Như bạn đã biết, Q có thể được xác định từ mối quan hệ $Q = f_0/BW$. Các giá trị điện trở có thể được tìm thấy bằng cách sử dụng các công thức sau (trạng thái mà không có đạo hàm):

$$R_1 = \frac{Q}{2\pi f_0 C A_0}$$

$$R_2 = \frac{Q}{\pi f_0 C}$$

$$R_3 = \frac{Q}{2\pi f_0 C (2Q^2 - A_0)}$$

Để phát triển biểu thức khuếch đại, giải quyết Q trong R1 và R2 được các công thức như sau:

$$Q = 2\pi f_0 A_0 C R_1$$

$$Q = \pi f_0 C R_2$$

Khi đó,

$$2\pi f_0 A_0 C R_1 = \pi f_0 C R_2$$


Rút gọn ta được

$$2A_0 R_1 = R_2$$

$$A_0 = \frac{R_2}{2R_1}$$

CT 14-9

Ví dụ 14-6: Xác định tần số trung tâm, độ khuếch đại lớn nhất, và băng thông của bộ lọc trong Hình 14-19.



Hình 14-19

Giải:

$$f_0 = \frac{1}{2\pi C} \sqrt{\frac{R_1 + R_3}{R_1 R_2 R_3}} = \frac{1}{2\pi(0.01\mu F)} \sqrt{\frac{68k\Omega + 2.7k\Omega}{(68k\Omega)(180k\Omega)(2.7k\Omega)}} = \mathbf{736Hz}$$

$$A_0 = \frac{R_2}{2R_1} = \frac{180k\Omega}{2(68k\Omega)} = \mathbf{1.32}$$


$$Q = \pi f_0 C R_2 = \pi(736Hz)(0.01\mu F)(180k\Omega) = \mathbf{4.16}$$

$$BW = \frac{f_0}{Q} = \frac{736Hz}{4.16} = \mathbf{177Hz}$$

Bài tập liên quan: Nếu R2 trong Hình 14-19 được tăng lên 330kΩ, xác định hệ số khuếch đại, tần số trung tâm và băng thông của bộ lọc?

14.5.c Bộ lọc biến đổi trạng thái


Bộ lọc chủ động biến đổi trạng thái hoặc bộ lọc chủ động phổ dụng được sử dụng rộng rãi cho các ứng dụng băng thông. Như được trình bày trong Hình 14-20, nó bao gồm một mạch cộng và hai mạch tích phân op-amp (hoạt động như các bộ lọc thông thấp đơn cực) được kết hợp theo cách sắp xếp nối tầng để tạo thành bộ lọc bậc hai. Mặc dù được sử dụng chủ yếu như bộ lọc thông dải (BP), cấu hình mạch lọc biến đổi trạng thái cũng cung cấp các đầu ra thông thấp (LP) và thông cao (HP). Tần số trung tâm được đặt bởi các mạch RC trong cả hai mạch tích phân. Khi được sử dụng làm bộ lọc thông dải, tần số tới hạn của các mạch tích phân thường được làm cho bằng nhau, do đó cài đặt tần số trung tâm của băng thông.



Hình 14-20 Bộ lọc biến đổi trạng thái

Hoạt động cơ bản Ở tần số đầu vào dưới f_c , tín hiệu đầu vào đi qua mạch cộng và mạch tích phân và được hồi tiếp 180° ra khỏi pha. Do đó, tín hiệu hồi tiếp và tín hiệu đầu vào loại bỏ tất cả các tần số dưới khoảng f_c . Là đáp ứng thông thấp của các mạch tích phân roll-off, tín hiệu hồi tiếp giảm, do đó cho phép đầu vào vượt qua băng thông đầu ra. Tần số trên f_c , hồi tiếp thông thấp biến mất, do đó ngăn chặn tín hiệu đầu vào đi qua các mạch tích phân. Kết quả là, đầu ra bộ lọc thông dải đạt đỉnh nhọn tại f_c , như được chỉ ra trong Hình 14-21. Có thể thu được Q ổn định lên tới 100 với loại bộ lọc này. Q được đặt bởi các điện trở hồi tiếp R_5 và R_6 theo phương trình sau:


$$Q = \frac{1}{3} \left(\frac{R_5}{R_6} + 1 \right)$$



Hình 14-21 Đường cong đáp ứng chung của bộ lọc biến đổi trạng thái

Bộ lọc biến đổi trạng thái không thể được tối ưu hóa hiệu suất cho thông thấp, thông cao và thông dải hẹp đồng thời vì lý do này: Để tối ưu hóa cho thông thấp hoặc thông cao có đáp ứng Butterworth, DF phải bằng 1.414. Vì $Q = 1/DF$, Q là 0,707 sẽ có kết quả. Q thấp như vậy cung cấp đáp ứng băng thông rất rộng (BW lớn và độ chọn lọc kém). Để tối ưu hóa như một bộ lọc thông dải hẹp, Q phải được đặt ở mức cao.

Ví dụ 14-7: Xác định tần số trung tâm, Q và độ rộng băng thông BW cho bộ lọc biến đổi trạng thái trong Hình 14-22.



Hình 14-22

Giải: Cho mỗi mạch tích phân:

$$f_0 = \frac{1}{2\pi R_4 C_1} = \frac{1}{2\pi R_7 C_2} = \frac{1}{2\pi (1.0k\Omega)(0.022\mu F)} = 7.23kHz$$

Tần số trung tâm thì bằng xấp xỉ tần số tới hạn của các mạch tích phân:

$$f_0 = f_c = 7.23kHz$$


$$Q = \frac{1}{3} \left(\frac{R_5}{R_6} + 1 \right) = \frac{1}{3} \left(\frac{100k\Omega}{1.0k\Omega} + 1 \right) = 33.7$$

$$BW = \frac{f_0}{Q} = \frac{7.23kHz}{33.7} = 215Hz$$

Bài tập liên quan: Xác định tần số trung tâm, Q và độ rộng băng thông BW cho bộ lọc trong Hình 14-22 nếu $R_4 = R_6 = R_7 = 330\Omega$ với tất cả các thành phần khác có cùng giá trị như trong hình.

14.5.d Bộ lọc Biquad

Bộ lọc biquad tương tự như bộ lọc biến đổi trạng thái ngoại trừ nó bao gồm một mạch tích phân, theo sau là bộ khuếch đại đảo ngược và sau đó là một mạch tích phân khác, như được thể hiện trong Hình 14-23. Những sự khác biệt trong cấu hình giữa biquad và bộ lọc biến đổi trạng thái dẫn đến một số khác biệt về hoạt động mặc dù cả hai đều cho phép giá trị Q rất cao. Trong bộ lọc biquad, băng thông là độc lập và Q phụ thuộc vào tần số tới hạn; tuy nhiên, trong bộ lọc biến trạng thái thì ngược lại: băng thông phụ thuộc và Q độc lập với tần số tới hạn. Ngoài ra, bộ lọc biquad chỉ cung cấp các đầu ra băng thông và thông thấp.



Hình 14-23 Bộ lọc biquad

Câu hỏi ôn tập:

1. Điều gì xác định hệ số chọn lọc của một bộ lọc thông dải/
2. Một bộ lọc có $Q = 5$, và một bộ lọc khác có $Q = 25$. Bộ lọc có băng thông hẹp hơn?
3. Liệt kê các thành phần tích cực làm nên bộ lọc biến đổi trạng thái?
4. Liệt kê các thành phần làm nên bộ lọc biquad?

14.6 Mạch lọc chắn dải tích cực


Bộ lọc chắn dải tần từ chối một dải tần số được chỉ định và cho vượt qua tất cả các tần số khác. Các hồi tiếp ngược lại so với bộ lọc thông dải. Bộ lọc chắn dải đôi khi gọi là bộ lọc khe núi (notch).

Sau khi hoàn thành phần này, bạn sẽ có thể:

- Mô tả các loại cơ bản của bộ lọc chắn dải tần chủ động
- Xác định và mô tả bộ lọc chắn dải đa hồi tiếp
- Xác định và phân tích bộ lọc biến đổi trạng thái

14.6.a Bộ lọc chắn dải đa hồi tiếp


Hình 14-24 trình bày bộ lọc chắn dải đa hồi tiếp. Lưu ý rằng cấu hình này là tương tự như phiên bản band-pass trong Hình 14-18 ngoại trừ R_3 đã được di chuyển và R_4 đã được thêm vào.



Hình 14-24 Bộ lọc chắn dải đa hồi tiếp


14.6.b Bộ lọc chắn dải biến đổi trạng thái

Tóm tắt các hồi tiếp thông thấp và thông cao của bộ lọc biến đổi trạng thái được đề cập trong Phần 14.5 với mạch cộng tạo bộ lọc chắn dải tần, như trong Hình 14-25. Một ứng dụng quan trọng của bộ lọc này là giảm thiểu 60 Hz âm thanh ‘hum’ trong các hệ thống âm thanh bằng cách đặt tần số trung tâm thành 60 Hz.



Hình 14-25 Bộ lọc chắn dải biến đổi trạng thái

Ví dụ 14-8: Xác thực lại rằng bộ lọc chắn dải trong Hình 14-26 có tần số trung tâm là 60Hz, và tối ưu bộ lọc để có $Q = 10$.



Hình 14-26

Giải: Tần số trung tâm f_0 bằng với tần số tới hạn f_c trong giai đoạn tích phân. (Trong thực tế, các giá trị thành phần trong mạch là tới hạn)

$$f_0 = \frac{1}{2\pi R_4 C_1} = \frac{1}{2\pi R_7 C_2} = \frac{1}{2\pi (12k\Omega)(0.22\mu F)} = \mathbf{60Hz}$$

Bạn có thể đạt được $Q = 10$ bằng cách chọn R_6 và sau đó tính toán R_5 :

$$Q = \frac{1}{3} \left(\frac{R_5}{R_6} + 1 \right)$$

$$R_5 = (3Q - 1)R_6$$

Chọn $R_6 = 3.3\text{k}\Omega$ ta có

$$R_5 = [3(10) - 1](3.3\text{k}\Omega) = 95.7\text{k}\Omega$$

Chọn giá trị điện trở tiêu chuẩn gần nhất là $100\text{k}\Omega$.

Bài tập liên quan: Làm thế nào nếu thay đổi tần số trung tâm thành 120Hz trong Hình 14-26?

Câu hỏi ôn tập:

1. Đáp ứng của bộ lọc chắn dải khác đáp ứng của bộ lọc thông dải thế nào?
2. Làm thế nào để biến đổi bộ lọc thông dải biến đổi trạng thái thành bộ lọc chắn dải?

14.7 Đo lường đáp ứng mạch lọc

Hai phương pháp để xác định hồi tiếp mạch lọc bằng cách đo là đo điểm rời rạc và đo quét tần số.

Sau khi hoàn thành phần này, bạn sẽ có thể:


- **Thảo luận về hai phương pháp đo đáp ứng tần số**
- Giải thích phép đo điểm rời rạc
 - Liệt kê các bước trong quy trình
 - Trình bày thiết lập thử nghiệm
- Giải thích đo quét tần số
 - Trình bày thiết lập thử nghiệm cho phương pháp này bằng máy phân tích phổ
 - Trình bày thiết lập thử nghiệm cho phương pháp này bằng máy hiện sóng

14.7.a Đo điểm rời rạc

Hình 14-27 cho thấy sự sắp xếp để thực hiện các phép đo điện áp đầu ra của bộ lọc ở các giá trị riêng biệt của tần số đầu vào bằng các dụng cụ thí nghiệm thông thường. Quy trình chung như sau:

1. Đặt biên độ của bộ tạo sóng hình sin đến mức điện áp mong muốn.
2. Đặt tần số của bộ tạo sóng hình sin thành một giá trị thấp hơn mức mong đợi tần số tới hạn của bộ lọc được thử nghiệm. Đối với bộ lọc thông thấp, hãy đặt tần số là gần nhất có thể đến 0 Hz. Đối với bộ lọc thông dải, đặt tần số thấp hơn tần số tới hạn dưới dự kiến.
3. Tăng tần số trong các bước được xác định trước đủ để cho phép đủ các điểm dữ liệu cho một đường cong đáp ứng chính xác.
4. Duy trì biên độ điện áp đầu vào không đổi trong khi thay đổi tần số.
5. Ghi lại điện áp đầu ra ở mỗi giá trị tần số.
6. Sau khi ghi đủ số điểm, vẽ đồ thị điện áp đầu ra so với tần số.

Nếu tần số cần đo vượt quá đáp ứng tần số của DMM, có thể phải sử dụng máy hiện sóng để thay thế.




Hình 14-27 Thiết lập kiểm tra để đo đáp ứng tần số với các điểm rời rạc

14.7.b Đo quét tần số


Phương pháp quét tần số đòi hỏi thiết bị kiểm tra phức tạp hơn so với phương pháp điểm rời rạc, nhưng hiệu quả hơn nhiều và có thể dẫn đến đường cong phản hồi chính xác hơn. Thiết lập thử nghiệm chung được hiển thị trong Hình 14-28(a) bằng cách sử dụng bộ tạo tần số quét để phân tích phổ. Hình 14-28(b) trình bày cách thiết lập đo đáp ứng tần số với phương pháp quét tần số sử dụng dao động ký (oscilloscope).

Máy tạo tần số quét tạo ra một tín hiệu ra có biên độ không đổi với tần số tăng tuyến tính trong hai giá trị giới hạn đã được cài đặt trước, như được chỉ ra trong Hình 14-28. Máy phân tích phổ về cơ bản là một máy hiện sóng phức tạp có thể được hiệu chuẩn cho khoảng

độ chia tần số thay vì cài đặt độ chia thời gian thông thường. Do đó, khi tần số đầu vào của bộ lọc quét qua một phạm vi được chọn trước, đường cong phản ứng được vạch ra trên màn hình của máy phân tích phổ hoặc máy hiện sóng.



a) Thiết lập đo đáp ứng tần số với máy phân tích



b) Thiết lập đo đáp ứng tần số với máy

Hình 14-28 Thiết lập đo đáp ứng tần số bằng quét tần số

