


Họ và tên	MSSV
Nguyễn Đặng Phương Duy	23520372
Vũ Đại Dương	23520359
Phan Thành Duy	23520386

Báo cáo bài tập về nhà
ngày 04/02/2026

I. Thiết kế inverter

1. Schematic



Hình 1: Schematic inverter

Inverter được tạo nên từ 1 pMOS M0 và 1 nMOS M1 được kết nối như hình, trong đó:


- Đối với pMOS:
 - Độ rộng cổng (width) là $1.8\mu\text{m}$
 - Chiều dài cổng (length) là $0.18\mu\text{m}$
- Đối với nMOS:
 - Độ rộng cổng (width) là $0.36\mu\text{m}$
 - Chiều dài cổng (length) là $0.18\mu\text{m}$

=> Các giá trị trên đều thỏa mãn yêu cầu so với quy tắc thiết kế được đề ra.

2. Mạch test-bench và mô phỏng kết quả

a. Mạch test-bench

Từ thiết kế schematic của inverter, ta tạo symbol và đưa vào mạch test-bench như sau:




Hình 2: Mạch test-bench của inverter

- Nguồn áp DC có $V_{dd} = 1.2\text{V}$ phù hợp với chiều dài cổng là $0.18\mu\text{m}$
- Nguồn xung V_{pulse} có các thông số như sau:
 - $V1 = 0\text{V}$
 - $V2 = 1.2\text{V}$
 - $Pw = 2\text{ns}$
 - $Per = 4\text{ns}$

b. Mô phỏng SAE


Chạy mô phỏng SAE với time step là 1ps và stop time là 20ns ta được waveview sau:



Hình 3: Waveview mạch inverter sau khi chạy mô phỏng SAE

Kết luận: Kết quả chạy mô phỏng cho schematic của test-bench đã đúng, có sự khác biệt trong thời gian rise và fall giữa net5 và result là do điện trở của kênh dẫn.

3. Layout inverter



Hình 4: Layout inverter

a. Kiểm tra DRC

reference_drc.drc.evx	inv.RESULTS	inv.LAYOUT_ERRORS	stdout.drc.log
<pre>Hercules (R) Hierarchical Design Verification, AMD.64 Release B-2008.09.SP5.26005 2012/07/14 (C) Copyright 1996, 1997, 1998, 1999, 2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009, 2010, 2011, 2012. Synopsys, Inc. All rights reserved. Called as: /usr/synopsys/hercules/B-2008.09-SP5/bin/AMD.64/hercules -f openaccess -i inv -b inv -p . -O gdsii -o inv_result.gds / root/lablvlsi/synopsys_custom/inv.hercules.drc/reference_drc.drc.evx - Parsing runset "/root/lablvlsi/synopsys_custom/inv.hercules.drc/reference_drc.drc.evx" ... DONE - Checking input conditions ... DONE - Performing DRC checks and/or device extraction ... DONE No layout errors Hercules Run: Time= 0:00:05 User=1.35 System=1.15 Hercules is done.</pre>			

Hình 5: Kết quả kiểm tra DRC

* Kết luận: layout inverter được thiết kế không vi phạm luật thiết kế.


b. Kiểm tra LVS

reference_lvs.lvs.evx	inv.RESULTS	inv.LAYOUT_ERRORS	inv.LVS_ERRORS	stdout.lvs.log
<pre>Hercules (R) Hierarchical Design Verification, AMD.64 Release B-2008.09.SP5.26005 2012/07/14 (C) Copyright 1996, 1997, 1998, 1999, 2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009, 2010, 2011, 2012. Synopsys, Inc. All rights reserved. Called as: /usr/synopsys/hercules/B-2008.09-SP5/bin/AMD.64/hercules -f openaccess -i inv -b inv -p . -O gdsii -o inv_result.gds - s /root/lablvlsi/synopsys_custom/inv.hercules.lvs/inv.custom_compiler.sp -sf CDL -stb inv /root/lablvlsi/synopsys_custom/inv.herc ules.lvs/reference_lvs.lvs.evx - Parsing runset "/root/lablvlsi/synopsys_custom/inv.hercules.lvs/reference_lvs.lvs.evx" ... DONE - Checking input conditions ... DONE - Translating input schematic netlist ... DONE - Performing DRC checks and/or device extraction ... DONE No layout errors - Outputting Hercules netlist ... DONE - Performing layout vs schematic comparison ... DONE No LVS errors - Creating EVaccess data ... DONE - Outputting SPICE netlist ... DONE This Hercules run has performed operations that do not need to be duplicated in subsequent runs. Use the following Hercules command line option(s) to avoid that unnecessary processing: -s inv.sch_out Hercules Run: Time= 0:00:06 User=2.53 System=1.93 Hercules is done.</pre>				

Hình 6: Kết quả kiểm tra LVS

* Kết luận: layout inverter được thiết kế đúng với thiết kế schematic


c. Kiểm tra LPE



Hình 7: Kết quả chạy LPE

* Kết quả: Có một số tụ và trở kí sinh tại các via và các chân pin

4. Mô phỏng post layout




Hình 8: Waveview mô phỏng SAE post layout

* Kết luận: Kết quả chạy mô phỏng của post layout đã chính xác.

II. Thiết kế mạch Logic NAND2


1. Schematic NAND2



Hình 9: Schematic NAND2

NAND2 được thiết kế từ 2 pMOS kéo lên VDD và nMOS kéo xuống GND được kết nối như hình, trong đó:

- Đối với pMOS:
 - Độ rộng (width): 1.8um
 - Chiều dài (length): 0.18um
- Đối với nMOS:
 - Độ rộng (width): 0.19um
 - Chiều dài (length): 0.18um
 - ⇒ Các giá trị trên đều thỏa mãn yêu cầu so với quy tắc thiết kế được đề ra
- Kiểm tra schematic:




Hình 10: Kết quả Check and Save

2. Thiết kế testbench NAND2 và mô phỏng kết quả

a. Testbench

Từ thiết kế schematic, ta tạo symbol và đưa vào testbench:




Hình 11: Thiết kế testbench

- Nguồn áp DC có $V_{dc} = 1.2V$ phù hợp với chiều dài cổng là $0.18\mu m$
- Nguồn xung V_{pulse} có các thông số như sau:
 - $V1 = 0V$

- $V_2 = 1.2V$
 - Lần lượt $Pw = 2ns$ và $4ns$
 - Lần lượt $Per = 4ns$ và $8ns$
- ⇒ Tạo ra các tín hiệu 00, 01, 10, 11 để kiểm tra kết quả mô phỏng

b. Mô phỏng SAE


Chạy mô phỏng SAE với time-step = 1ps và stop time = 20ns:



Hình 12: Waveview testbench NAND2 khi chạy mô phỏng SAE


Kết luận: Kết quả chạy mô phỏng cho schematic testbench đã đúng.

3. Thiết kế layout NAND2



Hình 13: Layout NAND2

a. Kiểm tra DRC:



Hình 14: Kết quả kiểm tra DRC

*Kết luận: layout NAND2 không vi phạm thiết kế.


b. Kiểm tra LVS:



Hình 15: Kết quả kiểm tra LVS

*Kết luận: layout NAND2 được thiết kế đúng với thiết kế schematic.


c. Kiểm tra LPE:



Hình 16: Kết quả kiểm tra LPE

*Kết luận: LPE hoàn thành chiết xuất trở và tụ kí sinh.

4. Mô phỏng Post Layout



Hình 17: Waveview mô phỏng SAE sau khi thiết lập Post Layout

*Kết luận: Kết quả chạy mô phỏng của post layout đã chính xác.