

THỰC HÀNH THIẾT KẾ HỆ THỐNG SỐ VỚI HDL - LỚP CE213.Q23.2

BÀI THỰC HÀNH 1

Giảng viên hướng dẫn	Hồ Ngọc Diễm		ĐIỂM
Sinh viên thực hiện	Vũ Đại Dương	23520359	
	Nguyễn Đặng Phương Duy	23520372	


Câu 1:

a. Thiết kế bộ Mux 2to1 1 bit:

```
module Mux21_1bit (  
    input wire x, y, s,  
    output wire m  
);  
  
    assign m = s ? y : x;  
  
endmodule
```

Hình 1 Code verilog Mux21 1 bit


- Waveform:



Hình 2 Waveform Mux21 1 bit

- 0 – 40ns: $s = 0 \rightarrow m = x$
- 40 – 80ns: $s = 1 \rightarrow m = y$

- Netlist:



Hình 3 Netlist Mux21 1 bit

b. Thiết kế Mux 5to1 1 bit từ Mux 2to1 1 bit:

```


module Mux51_1bit (
    input wire [2:0] s,
    input wire u, v, w, x, y,
    output wire m
);
    wire uv, wx, uvwx;
    Mux21_1bit mux1 (u, v, s[0], uv);
    Mux21_1bit mux2 (w, x, s[0], wx);
    Mux21_1bit mux3 (uv, wx, s[1], uvwx);
    Mux21_1bit mux4 (uvwx, y, s[2], m);

endmodule

```

Hình 4 Code verilog Mux 51 bit


- Waveform:



Hình 5 Waveform Mux 51 1 bit

- 0 – 20ns: s = 000 → m = u
- 20 – 40ns: s = 001 → m = v
- 40 – 60ns: s = 010 → m = w
- 60 – 80ns: s = 011 → m = x
- 80 – 100ns: s = 100 → m = y

- Netlist:



Hình 6 Netlist Mux51 1 bit

c. Thiết kế Mux 5to1 3 bit:

```

module Mux51_3bit (
    input wire [2:0] s, U, V, W, X, Y,
    output wire [2:0] M
);


Mux51_1bit bit0 (s, U[0], V[0], W[0], X[0], Y[0], M[0]);
Mux51_1bit bit1 (s, U[1], V[1], W[1], X[1], Y[1], M[1]);
Mux51_1bit bit2 (s, U[2], V[2], W[2], X[2], Y[2], M[2]);

endmodule

```

Hình 7 Code verilog Mux51 3 bit


- Waveform:



Hình 8 Waveform Mux51 3 bit

- 0 – 20ns: s = 000 → m = u
- 20 – 40ns: s = 001 → m = v
- 40 – 60ns: s = 010 → m = w
- 60 – 80ns: s = 011 → m = x
- 80 – 100ns: s = 100 → m = y


- Netlist:



Hình 9 Netlist Mux51 3 bit

Câu 2:

- a. Thiết kế Decoder 7 segments theo bảng sự thật:



Hình 10 Thứ tự led và bảng sự thật

```

module Decoder_7segments(
    input [17:15] SW,
    output wire [6:0] HEX0
);
    assign HEX0[0] = (SW == 3'b001 || SW == 3'b100) ? 1'b0 : 1'b1;

    assign HEX0[1] = (SW == 3'b000 || SW == 3'b100) ? 1'b0 : 1'b1;

    assign HEX0[2] = (SW == 3'b000 || SW == 3'b100) ? 1'b0 : 1'b1;

    assign HEX0[3] = (SW == 3'b001 || SW == 3'b010 || SW == 3'b011 || SW == 3'b100) ? 1'b0 : 1'b1;

    assign HEX0[4] = (SW <= 3'b100) ? 1'b0 : 1'b1;

    assign HEX0[5] = (SW <= 3'b100) ? 1'b0 : 1'b1;


    assign HEX0[6] = (SW == 3'b000 || SW == 3'b001) ? 1'b0 : 1'b1;

endmodule

```


Hình 11 Code verilog Decoder 7 segments

- Với các LED: 0 = sáng, 1 = tối
 - HEXx0 chỉ sáng khi hiển thị E, O → Kiểm tra HEXx0 = 001 | 100
 - HEXx1 chỉ sáng khi hiển thị H, O → Kiểm tra HEXx1 = 000 | 100
 - HEXx2 chỉ sáng khi hiển thị H, O → Kiểm tra HEXx2 = 000 | 100
 - HEXx3 chỉ sáng khi hiển thị E, L, O → Kiểm tra HEXx3 = 001 | 010 | 011 | 100
 - HEXx4 chỉ sáng khi hiển thị HELLO → Kiểm tra HEXx4 <= 100
 - HEXx5 như HEXx4
 - HEXx6 chỉ sáng khi hiển thị H, E → Kiểm tra HEXx6 = 000 | 001
- Waveform:



Hình 12 Waveform Decoder 7 segments

- SW = 000 → 0001001 = H
 - SW = 001 → 0000110 = E
 - SW = 010 | 011 → 1000111 = L
 - SW = 100 → 1000000 = O
 - 1111111 → Tắt hết led
- Netlist:



Hình 13 Netlist Decoder 7 segments

b. Kết hợp với Mux 5to1 3 bit:

```

module hello (
    input wire [17:0] SW,
    output wire [6:0] HEX0
);
    wire [2:0] MuxOut;

    Mux5l_3bit mux1 (
        SW[17:15],
        SW[14:12],
        SW[11:9],
        SW[8:6],
        SW[5:3],
        SW[2:0],
        MuxOut
    );


    Decoder_7segments del (
        MuxOut,
        HEX0
    );

endmodule

```


Hình 14 Code verilog

- Waveform:



Hình 15 Waveform

- Netlist:



Hình 16 Netlist

c. Hiện thị HELLO cho 5 HEX

```
module hex5 (
    input [17:15] SW,
    output [6:0] HEX4, HEX3, HEX2, HEX1, HEX0
);
    wire [2:0] m0, m1, m2, m3, m4;

    wire [2:0] H = 3'b000;
    wire [2:0] E = 3'b001;
    wire [2:0] L1 = 3'b010;
    wire [2:0] L2 = 3'b011;
    wire [2:0] O = 3'b100;
    wire [2:0] X = 3'b111;


    Mux51_3bit mux4 (SW, H, E, L1, L2, O, m4);
    Mux51_3bit mux3 (SW, E, L1, L2, O, H, m3);
    Mux51_3bit mux2 (SW, L1, L2, O, H, E, m2);
    Mux51_3bit mux1 (SW, L2, O, H, E, L1, m1);
    Mux51_3bit mux0 (SW, O, H, E, L1, L2, m0);

    Decoder_7segments dec4 (m4, HEX4);
    Decoder_7segments dec3 (m3, HEX3);
    Decoder_7segments dec2 (m2, HEX2);
    Decoder_7segments dec1 (m1, HEX1);
    Decoder_7segments dec0 (m0, HEX0);

endmodule
```


Hình 17 Code verilog

- Waveform:



Hình 18 Waveform

- 0 – 10ns: hiển thị HELLO
 - 10 – 20ns: hiển thị ELLOH
 - 20 – 30ns: hiển thị LLOHE
 - 30 – 40ns: hiển thị LOHEL
 - 40 – 50ns: hiển thị OHELL
 - 50 – 80ns: giữ nguyên trạng thái trước đó
- Netlist:



Hình 19 Netlist

- d. Hiển thị trên 8 HEX
- Thiết kế bộ Mux 8to1 3 bit:

```

module Mux21_3bit (
    input [2:0] x, y,
    input s,
    output [2:0] m
);
    Mux21_1bit b0 (x[0], y[0], s, m[0]);
    Mux21_1bit b1 (x[1], y[1], s, m[1]);
    Mux21_1bit b2 (x[2], y[2], s, m[2]);
endmodule

module Mux81_3bit (
    input [2:0] s,
    input [2:0] d0, d1, d2, d3, d4, d5, d6, d7,
    output [2:0] q
);
    wire [2:0] m01, m23, m45, m67;
    wire [2:0] m03, m47;

    Mux21_3bit stage1_0 (d0, d1, s[0], m01);
    Mux21_3bit stage1_1 (d2, d3, s[0], m23);
    Mux21_3bit stage1_2 (d4, d5, s[0], m45);
    Mux21_3bit stage1_3 (d6, d7, s[0], m67);


    Mux21_3bit stage2_0 (m01, m23, s[1], m03);
    Mux21_3bit stage2_1 (m45, m67, s[1], m47);

    Mux21_3bit stage3 (m03, m47, s[2], q);
endmodule

```


Hình 20 Code verilog Mux81 3 bit

- Waveform:



Hình 21 Waveform

- Netlist:



Hình 22 Netlist

Câu 3:

a. Thiết kế D_latch:

```

module D_latch (
    input D, Clk,
    output wire Qa, Qb
);


    assign Qa = ~( ~(D & Clk) & Qb );
    assign Qb = ~( ~(~D & Clk) & Qa );

endmodule

```

Hình 23 Code verilog D_latch


- Waveform:



Hình 24 Waveform D_latch

- Có thể thấy giá trị Output (Qa, Qb) luôn cập nhật theo giá trị Input (D) mỗi khi Clk = 1 → Waveform đã chạy đúng.

- Netlist:



Hình 25 Netlist D_latch

b. Thiết kế D_FlipFlop

```

module D_FF (
    input wire D, Clock,
    output wire Q, Qn
);

    wire Qm;


    D_latch d0 (D, ~Clock, Qm, );
    D_latch d1 (Qm, Clock, Q, Qn);

endmodule

```

Hình 26 Code verilog D_FlipFlop


- Waveform:



Hình 27 Waveform D_FlipFlop

- Có thể thấy giá trị Output (Q, Qn) luôn cập nhật giá trị Input (D) tại mỗi cạnh lên của Clock → Waveform đã đúng

- Netlist:



Hình 28 Netlist D_FlipFlop

c. Thiết kế mạch sử dụng D_latch, DFF tích cực cạnh lên/xuống

```

module D_LF (
    input D, Clock,
    output wire Qa, Qan, Qb, Qbn, Qc, Qcn
);


    D_latch d1 (D, Clock, Qa, Qan);
    D_FF d2 (D, Clock, Qb, Qbn);
    D_FF d3 (D, ~Clock, Qc, Qcn);

endmodule

```

Hình 29 Code verilog của mạch tổng hợp

- Waveform:




Hình 30 Waveform của mạch tổng hợp

o Kiểm tra kết quả:

- Output của Latch (Qa, Qan) thay đổi theo Input mỗi khi Clock = 1
- Output của DFF1 (Qb, Qbn) thay đổi theo Input tại mỗi cạnh lên của Clock
- Output của DFF2 (Qc, Qcn) thay đổi theo Input tại mỗi cạnh xuống của Clock

⇒ Waveform đã đúng theo yêu cầu.

- Netlist:



Hình 31 Netlist của mạch tổ hợp