

Thiết kế bộ tăng tốc xử lý nhân ma trận cho mô hình Transformer có trong model AI Qwen trên nền tảng SoC FPGA

1. Giới thiệu Tổng quan

Sự bùng nổ của các Mô hình Ngôn ngữ Lớn (LLMs) như **Qwen** đòi hỏi khối lượng tính toán khổng lồ, đặc biệt là trong cơ chế Attention và các lớp Feed-Forward của kiến trúc Transformer. Lỗi của các tính toán này phụ thuộc phần lớn vào phép nhân ma trận cường độ cao (GEMM). Đề tài này tập trung nghiên cứu, thiết kế và thực thi một bộ tăng tốc phần cứng chuyên dụng để tối ưu hóa phép nhân ma trận cho mô hình Qwen, triển khai trên nền tảng SoC FPGA.

Bằng cách ứng dụng kiến trúc **Systolic Array** kết hợp với hệ thống đệm dữ liệu FIFO, thiết kế hướng tới việc khai thác tối đa tính toán song song, giảm thiểu độ trễ truy xuất bộ nhớ và tăng thông lượng so với việc chạy phần mềm thuần túy trên CPU, mở ra hướng đi hiệu quả cho việc triển khai AI tại biên.

2. Kiến trúc Hệ thống

Hệ thống được thiết kế theo mô hình phân chia Phần cứng - Phần mềm (Hardware-Software Co-design), cụ thể:

- **Phân hệ Phần cứng (Programmable Logic - PL):**
 - **Lỗi tính toán Systolic Array:** Gồm một mảng các phần tử xử lý (Processing Elements - PE) hoạt động đồng bộ. Mỗi PE chịu trách nhiệm thực hiện phép nhân và cộng dồn (MAC) độc lập, giúp tính toán toàn bộ ma trận trong một số lượng nhịp clock cực kỳ thấp và có thể dự đoán được.
 - **Hệ thống Bộ đệm Dữ liệu (Data Buffering System):** Đóng vai trò là "trạm trung chuyển" giải quyết nút thắt cổ chai về băng thông giữa bộ nhớ hệ thống và lỗi tính toán, bao gồm:
 - **Input FIFO (Bộ đệm ngõ vào):** Là vùng đệm đàn hồi giúp đồng bộ tốc độ truyền dữ liệu. Nó nạp trước các ma trận Trọng số và Dữ liệu đầu vào từ RAM, đảm bảo mảng PE luôn có sẵn dữ liệu để tính toán liên tục, tránh hiện tượng đói phần cứng.
 - **Output FIFO (Bộ đệm ngõ ra):** Hứng các kết quả tính toán (Partial Sums hoặc Final Output) do mảng Systolic Array đẩy ra theo hiệu ứng bậc thang. Output FIFO giúp gom tụ và sắp xếp lại dữ liệu, lưu trữ tạm thời để đối phó với hiện tượng nghẽn mạng của bus hệ thống, trước khi đóng gói thành các luồng gửi ngược về bộ nhớ DDR thông qua DMA.
 - **Khối Điều khiển và Skew Dữ liệu:** Một máy trạng thái điều phối tín hiệu Đọc/Ghi của cả Input và Output FIFO, đồng thời làm trễ dữ liệu theo hình bậc thang để đảm bảo các phần tử của ma trận A và B gặp nhau đúng không gian và thời gian tại các ô PE.
- **Phân hệ Phần mềm (Processing System - PS):**

- Vi xử lý ARM chạy hệ điều hành Linux nhúng.
- Chương trình C ở User-space thực hiện memory mapping để giao tiếp trực tiếp với thanh ghi phần cứng (thông qua bus AXI), cấp phát tín hiệu điều khiển và thu thập kết quả từ phần cứng.

3. Phương pháp Kiểm thử và Đánh giá

Để chứng minh tính đúng đắn và hiệu năng của bộ tăng tốc, hệ thống được đánh giá qua các tiêu chí sau:

- **Xác thực tính chính xác:**

- Sử dụng ngôn ngữ Python (với các thư viện mô phỏng Tensor/Ma trận như NumPy hoặc PyTorch) để tạo ra tập dữ liệu tham chiếu (Golden Model) bao gồm các ma trận kích thước đa dạng (chứa cả số âm và số dương theo chuẩn bù 2).
- Nạp chính xác tập ma trận này vào bộ phần cứng đã thiết kế trên FPGA để thực thi.
- So sánh đối chiếu từng bit giữa ma trận kết quả đọc được từ Terminal Linux (do phần cứng FPGA tính) với ma trận kết quả xuất ra từ script Python. Mức độ trùng khớp 100% chứng minh thiết kế RTL hoạt động đúng hoàn toàn về mặt toán học logic.

- **Đánh giá Hiệu năng phần cứng:**

- Tiến hành tổng hợp và định tuyến thiết kế trên phần mềm Vivado để trích xuất báo cáo tài nguyên và báo cáo thời gian.
- Xác định và tối ưu hóa Tần số hoạt động tối đa (Fmax) của thiết kế.