



Chương 4

Connecting system for SoC

Hệ thống kết nối SoC

System-on-Chip Design

Mục lục

4.1. TỔNG QUAN

4.2. GIAO THỨC AMBA

4.3. HỆ THỐNG BUS APB

4.4. HỆ THỐNG BUS AHB

4.5. HỆ THỐNG BUS AXI


4.6. HỆ THỐNG BUS AVALON

4.7. KẾT NỐI IP TỰ THIẾT KẾ VÀO HỆ THỐNG BUS

4.7.1. Kết nối ip tự thiết kế vào hệ thống AXI

4.7.2. Kết nối ip tự thiết kế vào hệ thống Avalon

TỔNG QUAN



Sơ đồ mô tả kiến trúc kết nối trên chip và ngoài chip trong hệ thống SoC.

TỔNG QUAN

- Hệ thống kết nối trong SoC FPGA là mạng lưới giao diện và bus kết nối các thành phần như bộ vi xử lý, bộ nhớ, khối logic và thiết bị ngoại vi.
- Chúng đảm bảo tương tác mượt mà giữa các khối xử lý, tối ưu hóa hiệu suất tổng thể và giảm độ trễ, tăng băng thông cho ứng dụng yêu cầu truyền tải dữ liệu cao.
- Hai giao thức phổ biến là **AMBA** của ARM và **Avalon Bus** của Intel (trước đây là Altera), chúng đều tối ưu hóa việc truyền tải dữ liệu, được sử dụng rộng rãi trong FPGA.

GIAO THỨC AMBA

Các loại AMBA Bus	AMBA 1.0 (1996)	AMBA 2.0 (1999)	AMBA 3.0 (2003)	AMBA 4.0 (2010)	AMBA 5.0 (2013)
CHI Giao diện trung tâm nhất quán (Coherent Hub Interface)					CHI
ACE Mở rộng tính nhất quán AXI (AXI Coherency Extensions)				ACE-Lite	ACE5+Lite
AXI Giao diện mở rộng tiên tiến (Advanced eXtensible Interface)			AXI3	AXI4+Lite, +Stream	AXI5
AHB Bus hiệu suất cao tiên tiến (Adv. High-performance Bus)		AHB	AHB+Lite		AHB5+Lite
APB Bus ngoại vi tiên tiến (Advanced Peripheral Bus)	APB	APB2	APB3	APB4	
ASB Bus hệ thống tiên tiến (Advanced System Bus)	ASB	ASB2			

Thiết kế IP trên SoC chủ yếu sử dụng AXI4 trên bo mạch Xilinx FPGA.

Lý thuyết của AXI, AHB, APB được mô tả chi tiết trong chương này

Các phiên bản và đặc tả chính của kiến trúc bus AMBA qua các thế hệ.

GIAO THỨC AMBA

■ Các Loại Bus trong AMBA:

- ASB: Hỗ trợ các tính năng cho các hệ thống hiệu suất cao như truyền dữ liệu theo gói (hay còn gọi là truyền theo Burst), hoạt động truyền theo đường ống và nhiều bus thiết bị chủ.
- APB: Giao thức băng thông thấp, tối ưu hóa cho công suất thấp và độ phức tạp thấp, dùng để hỗ trợ các thiết bị ngoại vi. APB thường được sử dụng làm giao diện giá rẻ cho các thiết bị ngoại vi không yêu cầu hiệu suất cao. Mỗi lần chuyển dữ liệu mất ít nhất 2 chu kỳ.
- AHB: AHB được thiết kế để kết nối bộ xử lý nhúng (như ARM) với thiết bị ngoại vi hiệu năng cao, bộ điều khiển DMA và các giao diện. Đây là bus tốc độ và băng thông cao, tách biệt bus đọc và ghi, với chiều rộng 32-bit có thể mở rộng tới 1024 bit. Hỗ trợ giao dịch đồng thời nhiều chủ/tớ, chế độ Burst và giao dịch tách biệt. Tất cả giao dịch tham chiếu một clock đơn lẻ, giúp thiết kế hệ thống dễ hiểu.

GIAO THỨC AMBA

■ Các Loại Bus trong AMBA:

- AXI: Giao thức interconnect điểm-điểm vượt qua hạn chế của các giao thức bus chia sẻ, nhằm tới hệ thống hiệu suất cao và tần số cao. Nó hỗ trợ nhiều giao dịch chờ đồng thời và hoàn thành dữ liệu không theo thứ tự, cho phép thực hiện giao dịch Burst chỉ với địa chỉ bắt đầu. Giao thức cũng hỗ trợ truyền dữ liệu không cản chỉnh bằng strobes, cho phép giao dịch đọc và ghi diễn ra đồng thời, cùng với kết nối đường ống để đạt tốc độ cao.
- ACE: ACE mở rộng giao thức AXI4 với các bộ nhớ đệm phần cứng nhất quán. Giao thức ACE đảm bảo tất cả các chủ đều thấy dữ liệu chính xác cho bất kỳ vị trí địa chỉ nào của tổ.
- CHI: CHI định nghĩa các giao diện cho kết nối các bộ xử lý hoàn toàn nhất quán. Đây là một giao thức liên lạc dạng gói với các lớp Protocol, Link và Network, hỗ trợ tần số cao và truyền dữ liệu không chặn giữa các bộ xử lý.

HỆ THỐNG BUS APB


- Ưu điểm của hệ thống BUS APB:
 - Nhiều thiết kế hệ thống SoC chứa một số lượng lớn các thiết bị ngoại vi. Nếu chúng được kết nối với bus hệ thống AHB, chúng có thể làm giảm tần số tối đa của hệ thống do độ rộng tín hiệu cao và logic giải mã địa chỉ phức tạp. Việc nhóm các kết nối ngoại vi trong APB có thể giảm thiểu tác động đến hiệu suất của AHB.
 - Một hệ thống con ngoại vi có thể hoạt động ở một tần số xung nhịp khác, hoặc được tắt nguồn mà không ảnh hưởng đến AHB.
 - Các giao diện APB sử dụng một giao thức bus đơn giản hơn, giúp đơn giản hóa thiết kế ngoại vi cũng như giảm công sức xác minh.
 - Hầu hết các thiết bị ngoại vi được thiết kế cho các bộ xử lý truyền thống có thể dễ dàng kết nối với APB vì các giao dịch APB không hoạt động theo kiểu đường ống.

HỆ THỐNG BUS APB

Các tín hiệu điển hình của APB

Tín hiệu	Chiều tín hiệu	Mô tả
PCLK	Nguồn xung nhịp → tất cả các khối APB	Tín hiệu xung nhịp chung
PRESETn	Nguồn reset → tất cả các khối APB	Tín hiệu reset mức thấp chung
PSEL	Bộ giải mã địa chỉ → Tớ	Chọn thiết bị tớ
PADDR[n:0]	Chủ → Tớ	Bus địa chỉ (thường nhỏ hơn 32 bits)
PENABLE	Chủ → Tớ	Kiểm soát truyền dữ liệu
PWRITE	Chủ → Tớ	Kiểm soát Bảo vệ truyền dữ liệu
PPROT[2:0]	Chủ → Tớ	Điều khiển việc bảo vệ truyền dữ liệu (chỉ có ở AMBA 4)
PSTRB[n-1:0]	Chủ → Tớ	Tín hiệu byte strobe cho các hoạt động ghi (chỉ có ở AMBA 4)
PWDATA[31:0]	Chủ → Tớ	Dữ liệu ghi
PRDATA[31:0]	Chủ → Tớ	Dữ liệu đọc
PSLVERR	Tớ → Chủ	Phản hồi từ Tớ (từ AMBA 3 trở đi)
PREADY	Tớ → Chủ	Tớ sẵn sàng (từ AMBA 3 trở đi)

HỆ THỐNG BUS APB




Chú thích:

- ▶ :PADDR[n:0]
- ▶ :PENABLE, PWRITE, PPROT[2:0], PSTRB[n-1:0], PWDATA[31:0]
- ▶ :PRDATA[31:0], PSLVERR, PREADY

Một ví dụ về hệ thống APB.


HỆ THỐNG BUS APB



Sơ đồ thời gian chi tiết của tín hiệu đọc trong APB theo chuẩn AMBA 2.


Mỗi lần truyền dữ liệu của APB cần tối thiểu hai chu kỳ xung nhịp. Đối với các thao tác đọc, dữ liệu cần phải sẵn sàng và hợp lệ ít nhất vào cuối chu kỳ xung nhịp thứ hai

HỆ THỐNG BUS APB




Sơ đồ thời gian chi tiết của tín hiệu ghi trong APB theo chuẩn AMBA 2.

HỆ THỐNG BUS APB




Sơ đồ thời gian chi tiết của tín hiệu đọc trong APB với 3 trạng thái chờ và tín hiệu phản hồi theo chuẩn AMBA 3.

HỆ THỐNG BUS APB



Sơ đồ thời gian chi tiết của tín hiệu ghi trong APB với 3 trạng thái chờ và tín hiệu phản hồi theo chuẩn AMBA 3.

HỆ THỐNG BUS AHB



Một hệ thống điển hình dựa trên bus AMBA dùng AHB và APB.

HỆ THỐNG BUS AHB

- Các phiên bản của AHB:
 - AMBA 2 AHB - phiên bản đầu tiên: Phiên bản này sử dụng một cặp tín hiệu bắt tay để phân giải xung đột giữa nhiều bus chủ.
 - Thiết kế AHB đa lớp: Sản phẩm bộ thiết kế AMBA từ ARM đã giới thiệu một thành phần kết nối AHB gọi là ma trận AHB Bus. Thiết kế này cho phép truyền dữ liệu đồng thời trên bus trong các hệ thống nhiều chủ để tăng băng thông, loại bỏ sự cần thiết của các tín hiệu yêu cầu và cấp quyền bus, và không chính thức được gọi là AHB Lite.
 - Trong đặc tả AMBA 3, AHB Lite trở thành tên chính thức. Phiên bản này đã loại bỏ các tín hiệu Bus Request và Bus Granted và đơn giản hóa một số khía cạnh khác của giao thức AHB. Nó được sử dụng rộng rãi trong nhiều hệ thống vi xử lý ARM.
 - Trong đặc tả AMBA 5, AHB đã được cập nhật để hỗ trợ TrustZone cho Armv8-M và bổ sung hỗ trợ chính thức cho các tín hiệu sideband truy cập độc quyền. Nó cũng giới thiệu một số cải tiến khác, bao gồm hỗ trợ thêm cho các thuộc tính bộ nhớ cache và các giải thích chi tiết hơn.


HỆ THỐNG BUS AHB

Các tín hiệu điển hình của AHB

Tín hiệu	Chiều tín hiệu	Mô tả
HCLK	Nguồn xung nhịp → tất cả các khối AHB	Tín hiệu xung nhịp chung
HRESETn	Nguồn reset → tất cả các khối AHB	Tín hiệu reset mức thấp chung
HSEL	Bộ giải mã địa chỉ → Tớ	Chọn thiết bị tớ
HADDR[31:0]	Chủ → Tớ	Bus địa chỉ
HTRANS[1:0]	Chủ → Tớ	Kiểm soát truyền dữ liệu
HWRITE	Chủ → Tớ	Kiểm soát ghi (1=Ghi, 0=Đọc)
HSIZE[2:0]	Chủ → Tớ	Kiểm soát kích thước truyền dữ liệu
HBURST[2:0]	Chủ → Tớ	Kiểm soát truyền dữ liệu kiểu Burst
HPROT[3:0] / HPROT[6:0]	Chủ → Tớ	Kiểm soát bảo vệ truyền dữ liệu (4 bit trong AHB-Lite và 7 bit trong AHB5)

Tín hiệu	Chiều tín hiệu	Mô tả
HMASTLOCK	Chủ → Tớ	Kiểm soát khóa truyền dữ liệu
HMASTER[3:0]	Thành phần bus → Bus tớ	Xác định bus chủ hiện tại
HWDATA[31:0]	Chủ → Tớ	Dữ liệu ghi (thường là 32-bit, nhưng có thể là 64-bit trên hệ thống 64-bit)
HRDATA[31:0]	Tớ → Chủ	Dữ liệu đọc (thường là 32-bit, nhưng có thể là 64-bit trên hệ thống 64-bit)
HRESP[n:0] / HRESP	Tớ → Chủ	Phản hồi từ tớ (độ rộng 2 bit trong AMBA 2, 1 bit trong AHB-Lite/AHB5)
HREADY (HREADYOUT)	Tớ → Chủ (HREADYOUT), Thành phần bus → các tớ khác (HREADY)	Tớ sẵn sàng (truyền dữ liệu hoàn tất). Tớ được chọn hiện tại sẽ truyền tín hiệu HREADY đến chủ và tất cả các AHB tớ khác. Do đó, một AHB tớ có đầu vào HREADY và đầu ra HREADYOUT.

HỆ THỐNG BUS AHB



Hệ thống AHB đơn giản với một AHB chủ và hai AHB tớ.


HỆ THỐNG BUS AHB

- Tín hiệu Pha Địa Chỉ:
 - HADDR, HTRANS, HSEL, HWRITE, HSIZE: Đây là các tín hiệu bắt buộc dùng để điều khiển quá trình truyền dữ liệu và địa chỉ trên bus AHB.
 - Tín hiệu tùy chọn:
 - HPROT: Tín hiệu bảo vệ giao dịch, cung cấp thông tin về tính chất của giao dịch như quyền ưu tiên, người dùng không đặc quyền, và bảo vệ bộ nhớ.
 - HBURST: Tín hiệu chỉ định kiểu truyền Burst, được sử dụng để tối ưu hóa hiệu suất cho các giao dịch dữ liệu liên tiếp.
 - HMASTLOCK: Tín hiệu kiểm soát khóa truyền dữ liệu, chỉ có trong AMBA 2 AHB, cho phép khóa bus cho một chủ nhất định trong suốt quá trình truyền.
 - HEXCL: Tín hiệu chỉ ra rằng giao dịch hiện tại là quyền truy cập độc quyền, chỉ có trong AMBA 5 AHB, được sử dụng trong các hệ thống có nhiều chủ để kiểm soát quyền truy cập duy nhất.
 - HAUSER: Dải tần người dùng tùy chọn cho tín hiệu pha địa chỉ, chỉ có trong AMBA 5 AHB, cho phép truyền các thông tin bổ sung do người dùng định nghĩa.

HỆ THỐNG BUS AHB


- Tín hiệu Pha Dữ liệu:
 - HWDATA, HRDATA, HRESP, HREADY, HREADYOUT: Đây là các tín hiệu chính được sử dụng trong pha dữ liệu của giao dịch. HWDATA và HRDATA truyền dữ liệu viết và đọc, trong khi HRESP, HREADY, và HREADYOUT xác định trạng thái và độ sẵn sàng của các giao dịch.
 - Tín hiệu tùy chọn:
 - HEXOKAY: Tín hiệu phản hồi thành công truy cập độc quyền, chỉ có trong AMBA 5 AHB, dùng để xác nhận rằng giao dịch độc quyền đã được thực hiện thành công.
 - HWUSER/HRUSER: Dải tần người dùng tùy chọn cho tín hiệu pha dữ liệu, chỉ có trong AMBA 5 AHB, cho phép truyền thông tin bổ sung tùy theo yêu cầu của người dùng trong suốt quá trình truyền dữ liệu.

HỆ THỐNG BUS AHB




Phân chia quá trình truyền dữ liệu thành giai đoạn địa chỉ và dữ liệu.

HỆ THỐNG BUS AHB




Sơ đồ thời gian chi tiết của tín hiệu đọc cơ bản trong AHB

HỆ THỐNG BUS AHB




Sơ đồ thời gian chi tiết của tín hiệu ghi cơ bản trong AHB.

HỆ THỐNG BUS AHB




Sơ đồ thời gian chi tiết của tín hiệu đọc cơ bản với hai trạng thái chờ.

HỆ THỐNG BUS AHB



Sơ đồ thời gian chi tiết của tín hiệu ghi cơ bản với hai trạng thái chờ.

HỆ THỐNG BUS AHB




Sơ đồ thời gian chi tiết của tín hiệu kết hợp đọc và ghi cơ bản trong AHB.

HỆ THỐNG BUS AHB

Bảng mã hóa tín hiệu Burst

HBURST[2:0]	Loại	Mô tả
000	SINGLE	Truyền đơn Burst
001	INCR	Truyền Burst gia tăng với độ dài không xác định
010	WRAP4	Truyền Burst vòng 4 nhịp
011	INCR4	Truyền Burst tăng dần 4 nhịp
100	WRAP8	Truyền Burst vòng 8 nhịp
101	INCR8	Truyền Burst gia tăng 8 nhịp
110	WRAP16	Truyền Burst vòng 16 nhịp
111	INCR16	Truyền Burst gia tăng 16 nhịp

HỆ THỐNG BUS AHB



Sơ đồ thời gian chi tiết của tín hiệu kết hợp đọc với Burst vòng 4 nhịp.

HỆ THỐNG BUS AHB


Mã hóa loại truyền dữ liệu

HTRANS[1:0]	Loại	Mô tả
00	IDLE	Chỉ ra rằng không cần truyền dữ liệu. Manager sử dụng truyền IDLE khi nó không muốn thực hiện truyền dữ liệu. Nên kết thúc một truyền bị khóa bằng truyền IDLE. Subordinate luôn phải cung cấp phản hồi OKAY trạng thái chờ bằng không (zero wait state) cho truyền IDLE và bỏ qua truyền này.
01	BUSY	Loại truyền BUSY cho phép Manager chen các chu kỳ nhàn rỗi vào giữa một Burst. Loại truyền này chỉ ra rằng Manager đang tiếp tục với một Burst nhưng lần truyền tiếp theo không thể diễn ra ngay lập tức. Khi Manager sử dụng loại truyền BUSY, các tín hiệu địa chỉ và điều khiển phải phản ánh lần truyền tiếp theo trong Burst. Chỉ những Burst có độ dài không xác định mới có thể có truyền BUSY làm chu kỳ cuối của Burst. Subordinate luôn phải cung cấp phản hồi OKAY trạng thái chờ bằng không cho các truyền BUSY và bỏ qua truyền này.

HỆ THỐNG BUS AHB


HTRANS[1:0]	Loại	Mô tả
10	NON SEQ	Chỉ ra một truyền đơn lẻ hoặc lần truyền đầu tiên của một Burst. Các tín hiệu địa chỉ và điều khiển không liên quan đến lần truyền trước đó. Các lần truyền đơn lẻ trên bus được coi là Burst có độ dài một nhịp và do đó loại truyền này là NONSEQUENTIAL.
11	SEQ	Các lần truyền còn lại trong một Burst là SEQUENTIAL và địa chỉ có liên quan đến lần truyền trước đó. Thông tin điều khiển giống hệt với lần truyền trước. Địa chỉ bằng với địa chỉ của lần truyền trước đó cộng với kích thước truyền, tính bằng byte, với kích thước truyền được báo hiệu bằng tín hiệu HSIZE[2:0] . Trong trường hợp Burst vòng, địa chỉ của truyền sẽ vòng lại ở ranh giới địa chỉ.

HỆ THỐNG BUS AHB



Sơ đồ thời gian chi tiết của tín hiệu kết hợp đọc với Burst gia tăng 4 nhịp.

HỆ THỐNG BUS AXI




Hệ thống kết hợp các bus AXI, AHB, và APB trên nhiều Xilinx FPGA.

HỆ THỐNG BUS AXI


- Các phiên bản của AXI:
 - AXI3: Là phiên bản đầu tiên của giao thức AXI được giới thiệu trong đặc tả AMBA 3. AXI3 hỗ trợ các giao dịch đọc và ghi không đồng bộ, với các kênh dữ liệu, địa chỉ và phản hồi độc lập. Điều này cho phép các giao dịch diễn ra song song mà không cần chờ đợi, cải thiện băng thông và tối ưu hóa việc sử dụng bus trong các hệ thống có nhiều chủ.
 - AXI4: Phiên bản này mở rộng các tính năng của AXI3 bằng cách hỗ trợ các Burst dài hơn (lên đến 256 nhịp), từ đó nâng cao hiệu suất truyền tải dữ liệu trong các hệ thống yêu cầu băng thông cao. AXI4 cũng hỗ trợ thiết kế đa chủ với nhiều tổ và các giao dịch phức tạp. Nó bao gồm các biến thể như AXI Full (hỗ trợ Burst với độ dài và kích thước dữ liệu đa dạng), AXI4-Lite (giảm thiểu số lượng tín hiệu cho các giao dịch đơn giản) và AXI4-Stream (tối ưu hóa cho các ứng dụng truyền dữ liệu tốc độ cao mà không cần truyền địa chỉ, như video và âm thanh).
 - AXI5: Cập nhật trong đặc tả AMBA 5, AXI5 hỗ trợ tính năng TrustZone và các ứng dụng bảo mật cao trên nền tảng Armv8-M. Giao thức này bổ sung các tính năng kiểm soát giao dịch tốt hơn, hỗ trợ các thuộc tính bảo mật nâng cao và cải thiện khả năng quản lý băng thông trong các hệ thống có nhiều bus chủ và tổ.

HỆ THỐNG BUS AXI



Quá trình ghi dữ liệu trên AMBA AXI4 Full sử dụng ba kênh chính: kênh địa chỉ ghi, kênh dữ liệu ghi, và kênh phản hồi ghi.

HỆ THỐNG BUS AXI



Quá trình đọc dữ liệu trên AMBA AXI4 Full sử dụng hai kênh chính: kênh địa chỉ đọc và kênh dữ liệu đọc.

HỆ THỐNG BUS AXI

Các tín hiệu ở 5 kênh dùng trong AXI Full

Tín hiệu		Chiều tín hiệu	Mô tả
ACLK		Nguồn xung nhịp → tất cả các khối AXI	Tín hiệu xung nhịp chung
ARESETn		Nguồn reset → tất cả các khối AXI	Tín hiệu reset mức thấp chung
Các tín hiệu kênh địa chỉ ghi	AWID	Chủ → Tớ	ID địa chỉ ghi. Tín hiệu này là thẻ nhận dạng cho nhóm tín hiệu địa chỉ ghi.
	AWADDR	Chủ → Tớ	Địa chỉ ghi. Địa chỉ ghi cung cấp địa chỉ của lần truyền đầu tiên trong một giao dịch Burst.
	AWLEN	Chủ → Tớ	Độ dài Burst. Độ dài Burst cung cấp số lượng truyền chính xác trong một Burst. Thông tin này xác định số lần truyền dữ liệu liên quan đến địa chỉ.
	AWSIZE	Chủ → Tớ	Kích thước Burst. Tín hiệu này chỉ ra kích thước của mỗi lần truyền trong Burst.
	AWBURST	Chủ → Tớ	Loại Burst. Loại Burst và thông tin kích thước xác định cách tính địa chỉ cho mỗi lần truyền trong Burst.

Tín hiệu		Chiều tín hiệu	Mô tả
Các tín hiệu kênh địa chỉ ghi	AWLOCK	Chủ → Tớ	Loại khóa. Cung cấp thông tin bổ sung về đặc tính của lần truyền.
	AWCACHE	Chủ → Tớ	Loại bộ nhớ. Tín hiệu này chỉ ra cách các giao dịch cần tiến hành qua hệ thống.
	AWROT	Chủ → Tớ	Loại bảo vệ. Tín hiệu này chỉ ra mức độ quyền và an ninh của giao dịch, và liệu giao dịch đó là truy cập dữ liệu hay lệnh.
	AWQOS	Chủ → Tớ	Chất lượng dịch vụ (QoS). Tập định danh QoS cho mỗi lần truyền ghi. Chỉ được triển khai trong AXI4.
	AWREGION	Chủ → Tớ	Định danh vùng. Cho phép một giao diện vật lý đơn trên tổ được sử dụng cho nhiều giao diện logic.
	AWUSER	Chủ → Tớ	Tín hiệu người dùng. Tín hiệu do người dùng tùy chọn trong kênh địa chỉ ghi. Chỉ hỗ trợ trong AXI4.
	AWVALID	Chủ → Tớ	Địa chỉ ghi hợp lệ. Tín hiệu này chỉ ra rằng kênh đang báo hiệu địa chỉ ghi hợp lệ và thông tin điều khiển.
	AWREADY	Tớ → Chủ	Địa chỉ ghi sẵn sàng. Tín hiệu này chỉ ra rằng tớ đã sẵn sàng nhận địa chỉ ghi và thông tin điều khiển liên quan.


HỆ THỐNG BUS AXI

Tín hiệu		Chiều tín hiệu	Mô tả
Các tín hiệu kênh dữ liệu ghi	WID	Chủ → Tớ	ID ghi. Tín hiệu này là ID của việc truyền dữ liệu ghi. Chỉ hỗ trợ AXI3.
	WDATA	Chủ → Tớ	Dữ liệu ghi. Dữ liệu có thể điều chỉnh tùy thuộc vào yêu cầu dữ liệu của IP với độ lớn thường là 32, 64, 128, và 256 bit.
	WSTRB	Chủ → Tớ	Strobes ghi. Tín hiệu này chỉ ra các byte nào chứa dữ liệu hợp lệ. Mỗi 8 bit của bus dữ liệu ghi có một bit strobe ghi.
	WLAST	Chủ → Tớ	Kết thúc ghi. Tín hiệu này chỉ ra lần truyền cuối cùng trong một chuỗi ghi.
	WUSER	Chủ → Tớ	Tín hiệu người dùng. Tín hiệu tùy chọn do người dùng định nghĩa trong kênh dữ liệu ghi.
	WVALID	Chủ → Tớ	Ghi hợp lệ. Tín hiệu này chỉ ra rằng dữ liệu ghi hợp lệ và strobes có sẵn.
	WREADY	Tớ → Chủ	Sẵn sàng ghi. Tín hiệu này chỉ ra rằng tớ có thể chấp nhận dữ liệu ghi.

HỆ THỐNG BUS AXI

Tín hiệu		Chiều tín hiệu	Mô tả
Các tín hiệu kênh phản hồi	BID	Tớ → Chủ	ID phản hồi. Tín hiệu này là thẻ ID của phản hồi ghi.
	BRESP	Tớ → Chủ	Phản hồi ghi. Tín hiệu này chỉ ra trạng thái của giao dịch ghi.
	BUSER	Tớ → Chủ	Tín hiệu người dùng. Tín hiệu tùy chọn do người dùng định nghĩa trong kênh phản hồi ghi. Chỉ hỗ trợ trong AXI4.
	BVALID	Tớ → Chủ	Phản hồi ghi hợp lệ. Tín hiệu này chỉ ra rằng kênh đang báo hiệu một phản hồi ghi hợp lệ.
	BREADY	Chủ → Tớ	Phản hồi sẵn sàng. Tín hiệu chỉ ra rằng chủ có thể chấp nhận phản hồi ghi.

HỆ THỐNG BUS AXI



Sơ đồ thời gian chi tiết của tín hiệu chính cho ghi dữ liệu với Burst trên kênh địa chỉ ghi, kênh dữ liệu ghi, và kênh phản hồi ghi.

HỆ THỐNG BUS AXI

Tín hiệu		Chiều tín hiệu	Mô tả
Các tín hiệu kênh địa chỉ đọc	ARID	Chủ → Tớ	ID địa chỉ đọc. Tín hiệu này là thẻ nhận dạng cho nhóm tín hiệu địa chỉ đọc.
	ARADDR	Chủ → Tớ	Địa chỉ đọc. Tín hiệu địa chỉ đọc cung cấp địa chỉ của lần chuyển đầu tiên trong một giao dịch đọc dạng Burst.
	ARLEN	Chủ → Tớ	Độ dài Burst. Tín hiệu này chỉ ra số lượng chuyển chính xác trong một Burst.
	ARSIZE	Chủ → Tớ	Kích thước Burst. Tín hiệu chỉ ra kích thước của mỗi lần chuyển trong Burst.
	ARBURST	Chủ → Tớ	Loại Burst. Loại Burst và thông tin kích thước xác định cách thức địa chỉ cho mỗi lần chuyển trong Burst được tính toán.
	ARLOCK	Chủ → Tớ	Loại khóa. Tín hiệu này cung cấp thông tin bổ sung về đặc điểm của lần chuyển.


HỆ THỐNG BUS AXI

Tín hiệu		Chiều tín hiệu	Mô tả
Các tín hiệu kênh địa chỉ đọc	ARCACHE	Chủ → Tớ	Loại bộ nhớ. Tín hiệu này chỉ ra cách thức các giao dịch cần phải tiến hành trong hệ thống.
	ARPROT	Chủ → Tớ	Loại bảo vệ. Tín hiệu này chỉ ra mức độ đặc quyền và an ninh của giao dịch, và liệu giao dịch là truy cập dữ liệu hay truy cập lệnh.
	ARQOS	Chủ → Tớ	Chất lượng dịch vụ (QoS). Mã định danh QoS được gửi cho mỗi giao dịch đọc. Chỉ được triển khai trong AXI4.
	ARREGION	Chủ → Tớ	Mã định danh vùng. Cho phép một giao diện vật lý đơn lẻ trên tớ được sử dụng cho nhiều giao diện logic. Chỉ được triển khai trong AXI4.
	ARUSER	Chủ → Tớ	Tín hiệu người dùng. Tín hiệu tùy chọn do người dùng định nghĩa trong kênh địa chỉ đọc. Chỉ hỗ trợ trong AXI4.
	ARVALID	Chủ → Tớ	Địa chỉ đọc hợp lệ. Tín hiệu này chỉ ra rằng kênh đang báo hiệu địa chỉ đọc hợp lệ và thông tin điều khiển.
	ARREADY	Tớ → Chủ	Địa chỉ đọc sẵn sàng. Tín hiệu này chỉ ra rằng tớ đã sẵn sàng chấp nhận một địa chỉ và các tín hiệu điều khiển liên quan.

HỆ THỐNG BUS AXI


Tín hiệu		Chiều tín hiệu	Mô tả
Các tín hiệu kênh dữ liệu đọc	RID	Tớ → Chủ	ID đọc. Tín hiệu này là thẻ nhận dạng cho nhóm tín hiệu dữ liệu đọc được tạo ra bởi tớ
	RDATA	Tớ → Chủ	Dữ liệu đọc.
	RRESP	Tớ → Chủ	Phản hồi đọc. Tín hiệu này chỉ ra trạng thái của lần chuyển đọc.
	RLAST	Tớ → Chủ	Dữ liệu đọc cuối cùng. Tín hiệu này chỉ ra lần chuyển cuối cùng trong một Burst đọc.
	RUSER	Tớ → Chủ	Tín hiệu người dùng. Tín hiệu tùy chọn do người dùng định nghĩa trong kênh dữ liệu đọc.
	RVALID	Tớ → Chủ	Dữ liệu đọc hợp lệ. Tín hiệu này chỉ ra rằng kênh đang báo hiệu dữ liệu đọc yêu cầu.
	RREADY	Chủ → Tớ	Dữ liệu đọc sẵn sàng. Tín hiệu này chỉ ra rằng chủ có thể chấp nhận dữ liệu đọc và thông tin phản hồi.

HỆ THỐNG BUS AXI




Sơ đồ thời gian chi tiết của tín hiệu chính cho đọc dữ liệu với Burst trên kênh địa chỉ đọc và kênh dữ liệu đọc.

HỆ THỐNG BUS AXI




Sơ đồ thời gian chi tiết của tín hiệu chính cho đọc dữ liệu chồng chéo với Burst trên kênh địa chỉ đọc và kênh dữ liệu đọc.

HỆ THỐNG BUS AXI



Quá trình ghi dữ liệu trên AMBA AXI4-Lite sử dụng ba kênh chính: kênh địa chỉ ghi, kênh dữ liệu ghi, và kênh phản hồi ghi.

HỆ THỐNG BUS AXI




Quá trình đọc dữ liệu trên AMBA AXI4-Lite sử dụng hai kênh chính:
kênh địa chỉ đọc và kênh dữ liệu đọc.

HỆ THỐNG BUS AXI

Các tín hiệu ở 5 kênh dùng trong AXI Lite


Kênh	Tên tín hiệu
Kênh địa chỉ ghi	AWVALID, AWREADY, AWADDR, AWPROT
Kênh dữ liệu ghi	WVALID, WREADY, WDATA, WSTRB
Kênh phản hồi ghi	BVALID, BREADY, BRESP
Kênh địa chỉ đọc	ARVALID, ARREADY, ARADDR, ARPROT
Kênh dữ liệu đọc	RVALID, RREADY, RDATA, RRESP

HỆ THỐNG BUS AXI



Sơ đồ thời gian chi tiết của tín hiệu chính cho ghi dữ liệu của AXI4-Lite trên kênh địa chỉ ghi, kênh dữ liệu ghi, và kênh phản hồi ghi.

HỆ THỐNG BUS AXI



Sơ đồ thời gian chi tiết của tín hiệu chính cho đọc dữ liệu của AXI4-Lite trên kênh địa chỉ đọc và kênh dữ liệu đọc.

HỆ THỐNG BUS AXI

Các tín hiệu trong AXI Stream


Tín hiệu	Chiều tín hiệu	Mô tả
ACLK	Nguồn xung nhịp → tất cả các khối AXI Stream	Tín hiệu xung nhịp chung
ARESETn	Nguồn reset → tất cả các khối AXI Stream	Tín hiệu reset mức thấp chung
TVALID	Chủ → Tớ hoặc (Tớ → Chủ)	TVALID chỉ ra rằng Chủ đang truyền dữ liệu hợp lệ. Một lần truyền xảy ra khi cả TVALID và TREADY đều bằng 1.
TREADY	Tớ → Chủ hoặc (Chủ → Tớ)	TREADY chỉ ra rằng Tớ có thể chấp nhận dữ liệu.
TDATA	Chủ → Tớ hoặc (Tớ → Chủ)	TDATA là tải trọng chính được sử dụng để cung cấp dữ liệu đi qua giao diện. Chiều rộng bit phải là số nguyên của byte và được khuyến nghị là 8, 16, 32, 64, 128, 256, 512 hoặc 1024 bit.
TSTRB	Chủ → Tớ hoặc (Tớ → Chủ)	TSTRB là tín hiệu byte qualifier chỉ ra nội dung của byte liên quan của TDATA được xử lý như byte dữ liệu hay byte vị trí.

HỆ THỐNG BUS AXI

Các tín hiệu trong AXI Stream

Tín hiệu	Chiều tín hiệu	Mô tả
TKEEP	Chủ → Tớ hoặc (Tớ → Chủ)	TKEEP là tín hiệu byte qualifier chỉ ra nội dung của byte liên quan của TDATA được xử lý như một phần của luồng dữ liệu.
TLAST	Chủ → Tớ hoặc (Tớ → Chủ)	TLAST chỉ ra ranh giới của một gói dữ liệu.
TID	Chủ → Tớ hoặc (Tớ → Chủ)	TID là tín hiệu định danh luồng dữ liệu. Chiều rộng bit được khuyến nghị không quá 8.
TDEST	Chủ → Tớ hoặc (Tớ → Chủ)	TDEST cung cấp thông tin định tuyến cho luồng dữ liệu. Chiều rộng bit được khuyến nghị không quá 8.
TUSER	Chủ → Tớ hoặc (Tớ → Chủ)	TUSER là thông tin sideband do người dùng định nghĩa có thể được truyền kèm theo luồng dữ liệu. Chiều rộng bit được khuyến nghị là bội số nguyên của chiều rộng bit của TSTRB.
TWAKEUP	Chủ → Tớ hoặc (Tớ → Chủ)	TWAKEUP xác định bất kỳ hoạt động nào liên quan đến giao diện AXI-Stream.

HỆ THỐNG BUS AXI




Sơ đồ thời gian chi tiết của tín hiệu chính cho ghi dữ liệu của AXI4-Stream.

HỆ THỐNG BUS AVALON

Ghi chú:

↔ Ghi dữ liệu và tín hiệu điều khiển ↔ Đọc dữ liệu



Sơ đồ khối mô-đun bus Avalon trong hệ thống ví dụ.

HỆ THỐNG BUS AVALON

- Điểm khác biệt của Avalon Bus so với AXI:
 - Đơn giản: Avalon bus có giao thức đơn giản hơn AXI, điều này giúp dễ dàng triển khai và quản lý trong các hệ thống nhỏ hoặc khi yêu cầu hệ thống bus không quá phức tạp.
 - Tính đồng bộ: Avalon bus hoàn toàn đồng bộ, điều này giúp dễ dàng tích hợp với các hệ thống khác trong một FPGA mà không gặp phải vấn đề đồng bộ hóa phức tạp. Trong khi đó, AXI hỗ trợ nhiều kênh giao dịch bất đồng bộ, giúp các giao dịch có thể diễn ra song song mà không cần phải chờ đợi.
 - Độ phức tạp trong cấu trúc: AXI có khả năng hỗ trợ các giao dịch phức tạp và các hệ thống đa chủ với độ phức tạp cao hơn, giúp đáp ứng tốt hơn với các ứng dụng yêu cầu băng thông và hiệu suất cao. Avalon, mặc dù có sự hỗ trợ cho nhiều giao dịch đồng thời, nhưng vẫn đơn giản hơn trong việc cấu hình và triển khai.

HỆ THỐNG BUS AVALON

- Khuyết điểm của Avalon Bus so với AXI:
 - Thiếu tính linh hoạt cao: Mặc dù Avalon hỗ trợ nhiều giao dịch, nhưng tính linh hoạt và khả năng mở rộng của nó không bằng AXI, đặc biệt là trong các hệ thống có nhiều chủ và tớ hoặc yêu cầu băng thông rất cao.
 - Không hỗ trợ burst dài như AXI: AXI có khả năng hỗ trợ burst dài hơn và có khả năng truyền dữ liệu với băng thông cao hơn, rất phù hợp với các ứng dụng yêu cầu truyền tải dữ liệu lớn và nhanh.

HỆ THỐNG BUS AVALON

Các tín hiệu trong Avalon Bus

Tín hiệu	Chiều tín hiệu	Mô tả
<i>clk</i>	Nguồn xung nhịp → tất cả các khối Avalon	Tín hiệu xung clock toàn cục cho mô-đun hệ thống và mô-đun bus Avalon. Tất cả các giao dịch bus đều đồng bộ với <i>clk</i> . Chỉ có các cổng tổ không đồng bộ mới có thể bỏ qua <i>clk</i> .
<i>reset</i>	Nguồn reset → tất cả các thiết bị ngoại vi	Tín hiệu thiết lập lại toàn cục. Triển khai cụ thể cho thiết bị ngoại vi
<i>chipselect</i>	Chủ → Tớ	Tín hiệu 1 bit chọn chip đến tớ. Cổng tớ phải bỏ qua tất cả các đầu vào tín hiệu Avalon khác trừ khi <i>chipselect</i> được khẳng định.
<i>address</i>	Chủ → Tớ	Dòng địa chỉ của mô-đun bus Avalon. Tín hiệu này có độ rộng từ 1 đến 32 bit.
<i>begintransfer</i>	Chủ → Tớ	Tín hiệu được kích hoạt trong chu kỳ bus đầu tiên của mỗi giao dịch mới trên bus Avalon. Tín hiệu này có độ rộng 1 bit.
<i>byteenable</i>	Chủ → Tớ	Tín hiệu byte-enable để kích hoạt các byte lane cụ thể trong các giao dịch với bộ nhớ có độ rộng lớn hơn 8 bit. Tín hiệu này có độ rộng 0, 2 hoặc 4 bit.


HỆ THỐNG BUS AVALON

Tín hiệu	Chiều tín hiệu	Mô tả
<i>read</i>	Chủ → Tớ	Tín hiệu yêu cầu đọc gửi đến tớ. Không cần thiết nếu tớ không bao giờ xuất dữ liệu ra chủ. Nếu sử dụng, tín hiệu <i>readdata</i> bắt buộc phải được dùng. Tín hiệu này có độ rộng 1 bit.
<i>readdata</i>	Tớ → Chủ	Đường dữ liệu đến mô-đun bus Avalon để chuyển dữ liệu đọc. Không bắt buộc nếu tớ không bao giờ xuất dữ liệu đến chủ. Nếu sử dụng, cũng phải sử dụng tín hiệu <i>read</i> . Tín hiệu này có độ rộng từ 1 đến 32 bit.
<i>write</i>	Chủ → Tớ	Ghi tín hiệu yêu cầu vào tớ. Không bắt buộc nếu tớ không bao giờ nhận dữ liệu từ chủ. Nếu sử dụng, tín hiệu <i>writedata</i> cũng phải được sử dụng. Tín hiệu này có độ rộng 1 bit.
<i>writedata</i>	Chủ → Tớ	Đường dữ liệu từ mô-đun bus Avalon để chuyển dữ liệu ghi. Không bắt buộc nếu tớ không bao giờ nhận dữ liệu từ chủ. Nếu sử dụng, cũng phải sử dụng tín hiệu ghi. Tín hiệu này có độ rộng 1 đến 32 bit.
<i>readdatavalid</i>	Tớ → Chủ	Chỉ được sử dụng bởi các tớ có độ trễ thay đổi. Đánh dấu cạnh lên xung clock khi tớ khẳng định <i>readdata</i> hợp lệ. Tín hiệu này có độ rộng 1 bit.

HỆ THỐNG BUS AVALON


Tín hiệu	Chiều tín hiệu	Mô tả
<i>waitrequest</i>	Tớ → Chủ	Được sử dụng để dừng mô-đun bus Avalon khi cổng phụ không thể phản hồi ngay lập tức. Tín hiệu này có độ rộng 1 bit.
<i>readyfordata</i>	Tớ → Chủ	Tín hiệu cho việc truyền dữ liệu trực tuyến. Chỉ ra rằng tớ trực tuyến có thể nhận dữ liệu. Tín hiệu này có độ rộng 1 bit.
<i>dataavailable</i>	Tớ → Chủ	Tín hiệu cho việc truyền dữ liệu trực tuyến. Chỉ ra rằng tớ truyền dữ liệu có sẵn. Tín hiệu này có độ rộng 1 bit.
<i>endofpacket</i>	Tớ → Chủ	Tín hiệu cho truyền phát trực tuyến. Có thể được sử dụng để chỉ ra tình trạng “kết thúc gói tin” cho cổng chính. Triển khai cụ thể cho từng thiết bị ngoại vi. Tín hiệu này có độ rộng 1 bit.
<i>irq</i>	Tớ → Chủ	Yêu cầu ngắt. Tớ khẳng định <i>irq</i> khi nó cần được dùng bởi chủ. Tín hiệu này có độ rộng 1 bit.
<i>irqnumber</i>	Tớ → Chủ	Mức độ ưu tiên ngắt của cổng tớ ngắt. Giá trị thấp hơn có mức độ ưu tiên cao hơn. Tín hiệu này có độ rộng 6 bit.
<i>resetrequest</i>	Tớ → Chủ	Tín hiệu đặt lại cho phép thiết bị ngoại vi đặt lại toàn bộ mô-đun hệ thống. Tín hiệu này có độ rộng 1 bit.
<i>flush</i>	Chủ → Tớ	Tín hiệu cho các chuyển giao đọc có độ trễ. Chủ có thể xóa bất kỳ chuyển giao đọc tiềm ẩn nào đang chờ xử lý bằng cách tín hiệu <i>flush</i> . Tín hiệu này có độ rộng 1 bit.

HỆ THỐNG BUS AVALON




Sơ đồ sử dụng Avalon Bus cơ bản cho quá trình đọc để giao tiếp giữa bộ xử lý Nios II và phần cứng IP tự thiết kế.

HỆ THỐNG BUS AVALON




Sơ đồ sử dụng Avalon Bus cơ bản cho quá trình ghi để giao tiếp giữa bộ xử lý Nios II và phần cứng IP tự thiết kế.

HỆ THỐNG BUS AVALON




Sơ đồ thời gian chi tiết của tín hiệu chính cho đọc dữ liệu cơ bản của Avalon Bus.

HỆ THỐNG BUS AVALON




Sơ đồ thời gian chi tiết của tín hiệu chính cho đọc dữ liệu với một trạng thái chờ cố định của Avalon Bus.

HỆ THỐNG BUS AVALON




Sơ đồ thời gian chi tiết của tín hiệu chính cho ghi dữ liệu cơ bản của Avalon Bus.

HỆ THỐNG BUS AVALON



Sơ đồ thời gian chi tiết của tín hiệu chính cho ghi dữ liệu với một trạng thái chờ cố định của Avalon Bus.


Kết nối IP tự thiết kế vào hệ thống bus



Minh họa hệ thống đơn giản kết nối giữa CPU và IP tự thiết kế thông qua AXI/Avalon Bus, với IP tự thiết kế đóng vai trò Tớ kết nối vào hệ thống AXI/Avalon bus.



Kết nối IP tự thiết kế vào hệ thống AXI bus

Được tạo ra từ các mẫu có sẵn trong phần mềm Xilinx Vivado



Minh họa hệ thống kết nối giữa CPU và IP tự thiết kế qua AXI Full/Lite/Stream Bus.

Kết nối IP tự thiết kế vào hệ thống AXI bus



Bước tạo một vỏ bọc giao diện AXI bus từ mẫu có sẵn cho IP tự thiết kế trong phần mềm Xilinx Vivado.

Kết nối IP tự thiết kế vào hệ thống AXI bus

Create and Package New IP

Add Interfaces
Add AXI4 interfaces supported by your peripheral

☐ Enable Interrupt Support

Interfaces

- S00_AXI

S00_AXI
MY_IP_v1.0

Name	S00_AXI
Interface Type	Full
Interface Mode	Slave
Data Width (Bits)	32
Memory Size (Bytes)	64
Number of Registers	4 [4..512]


Navigation: < Back, Next >, Finish, Cancel

Chọn loại giao diện (Interface Type) khi tạo vỏ bọc AXI, với các tùy chọn AXI Full hoặc AXI Lite để xác định ba chuẩn khác nhau của giao diện AXI.

Kết nối IP tự thiết kế vào hệ thống AXI bus

Vỏ bọc giao diện AXI Full/Lite/Stream bus

Mô đun xử lý các tín hiệu trong AXI/Full/Lite/Stream bus



The screenshot displays the Xilinx Vivado IDE interface. On the left, the 'Sources' window shows the project hierarchy. Under 'Design Sources (2)', the file 'MY_IP_v1_0 (MY_IP_v1_0.v) (1)' is selected, and its instance 'MY_IP_v1_0_S00_AXI inst : MY_IP_v1_0' is highlighted with a red box. A blue dashed arrow points from the text 'Vỏ bọc giao diện AXI Full/Lite/Stream bus' to the selected file, and a red dashed arrow points from the text 'Mô đun xử lý các tín hiệu trong AXI/Full/Lite/Stream bus' to the instance. On the right, the 'Project Summary' window shows the Verilog code for the 'MY_IP_v1_0_S00_AXI' module. The code includes a timescale declaration and a module definition with comments for user parameters.

```

1  `timescale 1 ns / 1 ps
2
3
4  module MY_IP_v1_0_S00_AXI #
5  {
6      // Users to add parameters here
7
8      // User parameters ends
9      // Do not modify the parameters beyond this line

```

Hai file code Verilog tương ứng với vỏ bọc giao diện AXI Full/Lite/Stream và mô đun xử lý các tín hiệu trong AXI Full/Lite/Stream bus được tạo ra sau bước chọn giao diện trong phần mềm Xilinx Vivado.

```
reg [31:0] y, a, b, x;
```

```
always @(posedge S_AXI_ACLK) begin
    if ( S_AXI_ARESETN == 1'b0) begin
        a   <= 0;
        b   <= 0;
        x   <= 0;
    end
    else begin
        if(axi_awv_awr_flag && (axi_awaddr == 32'hA0000000))
            a   <= S_AXI_WDATA;
        else if(axi_awv_awr_flag && (axi_awaddr == 32'hA0000004))
            b   <= S_AXI_WDATA;
        else if(axi_awv_awr_flag && (axi_awaddr == 32'hA0000008))
            x   <= S_AXI_WDATA;
    end
end
end
```

*Xử lý ghi dữ liệu
vào biến a b x*

```
always @(posedge S_AXI_ACLK) begin
    if ( S_AXI_ARESETN == 1'b0)
        y   <= 0;
    else
        y   <= a*x + b;
end
```

*Tính toán chính
của IP tự thiết kế
($y = a*x + b$)*

```
always @(posedge S_AXI_ACLK) begin
    if ( S_AXI_ARESETN == 1'b0 ) begin
        axi_rdata   <= 0;
    end
    else begin
        if (axi_arv_arr_flag && (axi_araddr == 32'hA0000000))
            axi_rdata   <= y;
        else
            axi_rdata   <= axi_rdata;
        end
    end
end
end
```

*Xử lý đọc dữ
liệu của biến y*

Code Verilog mô tả IP tự thiết kế sử dụng 6 tín hiệu từ mô đun xử lý các tín hiệu AXI Full bus để ghi, đọc dữ liệu vào các biến và thực hiện tính toán $y = a*x + b$.


```
reg [31:0] y, a, b, x;
```

```
always @(posedge S_AXI_ACLK) begin
    if ( S_AXI_ARESETN == 1'b0) begin
        a <= 0;
        b <= 0;
        x <= 0;
    end
    else begin
        if(slv_reg_wren && (axi_awaddr == 32'hA0000000))
            a <= S_AXI_WDATA;
        else if(slv_reg_wren && (axi_awaddr == 32'hA0000004))
            b <= S_AXI_WDATA;
        else if(slv_reg_wren && (axi_awaddr == 32'hA0000008))
            x <= S_AXI_WDATA;
    end
end
```

*Xử lý ghi dữ liệu
vào biến a b x*

```
always @(posedge S_AXI_ACLK) begin
    if ( S_AXI_ARESETN == 1'b0)
        y <= 0;
    else
        y <= a*x + b;
end
```

*Tính toán chính
của IP tự thiết kế
($y = a*x + b$)*

```
always @(posedge S_AXI_ACLK) begin
    if ( S_AXI_ARESETN == 1'b0 ) begin
        axi_rdata <= 0;
    end
    else begin
        if (slv_reg_rden && (axi_araddr == 32'hA0000000))
            axi_rdata <= y;
        else
            axi_rdata <= axi_rdata;
    end
end
```


*Xử lý đọc dữ
liệu của biến y*

Code Verilog mô tả IP tự thiết kế sử dụng 6 tín hiệu từ mô đun xử lý các tín hiệu AXI Lite bus để ghi, đọc dữ liệu vào các biến và thực hiện tính toán $y = a*x + b$.


Kết nối IP tự thiết kế vào hệ thống

AXI bus

Chế độ giao diện (Interface mode) chỉ cần thiết lập là Slave, vì nó đã bao gồm cả tín hiệu đọc và ghi.




(a)



(b)


Khác biệt cấu hình vỏ bọc giao diện AXI Full/Lite và AXI Stream: (a) Vỏ bọc giao diện AXI Full/Lite với chế độ Tớ hỗ trợ cả tín hiệu đọc và ghi; (b) Vỏ bọc giao diện AXI Stream với chế độ Tớ chỉ hỗ trợ tín hiệu ghi và chế độ Chủ chỉ hỗ trợ tín hiệu đọc.

Kết nối IP tự thiết kế vào hệ thống AXI bus



Thêm giao diện AXI Stream cho IP tự thiết kế, với M00_AXIS là chế độ giao diện Chủ và S00_AXIS là chế độ giao diện Tớ.

Kết nối IP tự thiết kế vào hệ thống Avalon bus



Minh họa hệ thống kết nối giữa CPU và IP tự thiết kế qua Avalon Bus.

```

module Compute(
    input iClk,
    input iReset_n,
    input iChipSelect_n,
    input iWrite_n,
    input iRead_n,
    input [1:0] iAddress,
    input [31:0] iData,
    output reg [31:0] oData
);
    reg [31:0] a, b, x;

```

Code Verilog mô tả IP tự thiết kế kết hợp với mô-đun xử lý các tín hiệu Avalon bus để ghi, đọc dữ liệu vào các biến và thực hiện phép tính $y = a * x + b$.

```

always @(posedge iClk or negedge iReset_n) begin
    if (~iReset_n) begin
        oData <= 32'd0;
        a <= 32'd0;
        b <= 32'd0;
        x <= 32'd0;
    end else begin
        if (~iChipSelect_n & ~iWrite_n) begin
            case (iAddress)
                2'd0: a <= iData[3:0];
                2'd1: b <= iData[3:0];
                2'd2: x <= iData[3:0];
            endcase
        end
    end

```

*Xử lý ghi dữ liệu
vào biến a b x*

```

        if (~iChipSelect_n & ~iRead_n) begin
            case (iAddress)
                2'd0: oData <= a;
                2'd1: oData <= b;
                2'd2: oData <= x;
                2'd3: oData <= a * x + b;
            endcase
        end
    end
end
endmodule

```

*Kết hợp xử lý đọc dữ liệu
và tính toán chính của IP
tự thiết kế ($y = a * x + b$)*

Kết nối IP tự thiết kế vào hệ thống Avalon bus

File Templates Beta View


Name	Interface	Signal Type	Width	Direction
iClk	clock_sink	clk	1	input
iReset_n	reset_sink	reset_n	1	input
iChipSelect_n	avalon_slave_0	chipselect_n	1	input
iWrite_n	avalon_slave_0	write_n	1	input
iRead_n	avalon_slave_0	read_n	1	input
iAddress	avalon_slave_0	address	2	input
iData	avalon_slave_0	writedata	32	input
oData	avalon_slave_0	readdata	32	output

Buttons: Add Signal, Remove Signal

Cấu hình các tín hiệu của IP tự thiết kế (mô đun Compute) trên phần mềm Quartus Prime.

Bài kiểm tra số 2

1. Mô tả các tín hiệu chính của AXI4-Lite sử dụng trong giao dịch ghi và đọc dữ liệu.
Tại sao AXI4-Lite không hỗ trợ giao dịch Burst?
2. Theo ma QR Code từ hình đính kèm. Thực hiện cho biết mối liên hệ từ các tín hiệu chính từ axi gốc tới IP để điều khiển quá trình đọc ghi của AXI.





Thực hiện bọc IP sau bằng chuẩn Avalon bus. Sau đó mô phỏng dạng sóng minh họa hoạt động đọc ghi của IP này. Viết code C minh họa điều khiển IP.