

THỰC HÀNH THIẾT KẾ HỆ THỐNG SOC - LỚP **CE433.Q21.1**

BÀI THỰC HÀNH 1: GIỚI THIỆU

Giảng viên hướng dẫn	Trương Văn Cường		ĐIỂM
Sinh viên thực hiện	Vũ Đại Dương	23520359	

1. Bài tập

Phân tích kết quả thực hành:

- Netlist view
- Tài nguyên sử dụng

a. Buổi 1:

Bài 1: Tìm hiểu cách Debug và cho biết ý nghĩa của và phím tắt của các biểu tượng sau trong cửa sổ debug của NIOS II:



Bài 2: Tiến hành debug đoạn code sau:

```
#include <stdio.h>

void main(){
    int a;
    int *b;
    int c;
    a = 3;
    b = &a;
    *b = 5;
    c = a + 4;
}
```

b. Buổi 2


Bài 1: Giải thích cú pháp IORD và IOWR ? Thay đổi code C trong phần 3.3 để truy xuất bộ led và switch thông qua con trỏ ?

Bài 2: Xây dựng lại phần cứng và phần mềm để tiến hành giải mã LED 7 đoạn được nhập giá trị từ SW[3 :0] và hiển thị trên HEX[0] bằng C code.

2. Nội dung


a. Buổi 1:

Bài 1:

Biểu tượng	Chức năng	Ý nghĩa
	Debug	Cho phép tạm dừng chương trình tại dòng code mong muốn (breakpoint) để kiểm tra giá trị của biến, luồng dữ liệu và nguyên nhân gây ra lỗi logic
	Run	Thực thi chương trình
	Run last tool	Thực thi các chương trình công cụ ngoài
	Resume	Cho phép chương trình tiếp tục chạy từ điểm đang dừng cho đến khi gặp Breakpoint tiếp theo.
	Suspend	Tạm dừng chương trình ngay lập tức để kiểm tra trạng thái các thanh ghi/biến.
	Terminate	Ngắt kết nối và kết thúc phiên Debug.
	Step Into	Đi vào bên trong hàm tại dòng hiện tại để gỡ lỗi chi tiết hơn.
	Step Over	Chạy qua dòng code hiện tại mà không đi sâu vào chi tiết bên trong hàm.
	Step Return	Chạy nốt các dòng còn lại của hàm hiện tại và quay về nơi đã gọi hàm đó.
	Instruction Stepping Mode	Thay đổi các lệnh Step Into và Step over sẽ nhảy qua từng lệnh mã máy
	Use Step Filters	Bật/Tắt bộ lọc bước
	Dropdown	Menu mở rộng


Bài 2:

- Thực hiện Build chương trình:



Hình 1 Kết quả Build Project

- Debug:




Hình 2 Màn hình Debug

Bài 3: Phân tích kết quả thực hành - Device EP2C35F672C6 sử dụng hệ thống NIOS II/e

- Netlist view:

- Compile file system.v trong system/synthesis/
- Tools → Netlist Viewers → RTL Viewer



Hình 3 RTL Viewer của NIOS II/e

- Tài nguyên sử dụng:
 - o Kiểm tra phần Compilation Report sau khi Compile file system.v hoàn tất
 - o Filter → Resource Section → Resource Usage Summary (trong Table of Contents)
- i. Phân tích Logic Elements

▼ Total logic elements	1,630 / 33,216 (5 %)
-- Combinational with no register	743
-- Register only	93
-- Combinational with a register	794
▼ Logic element usage by number of LUT inputs	
-- 4 input functions	744
-- 3 input functions	500
-- <=2 input functions	293
-- Register only	93
▼ Logic elements by mode	
-- normal mode	1397
-- arithmetic mode	140

Hình 4 Logic Elements

- **Total logic elements:** Hệ thống chỉ sử dụng khoảng 5% năng lực tính toán của chip → Cấu hình NIOS II rất nhỏ gọn (NIOS II/e)
 - o **Combinational with a register (794):** Đây là các phần tử logic có kèm thanh ghi, giúp mạch chạy nhanh và ổn định hơn thông qua việc chia nhỏ các bước xử lý.
- **Logic elements by mode:**
 - o **Normal mode (1,397):** Dùng cho các hàm logic điều khiển, giải mã lệnh.
 - o **Arithmetic mode (140):** Dùng cho các phép toán cộng, trừ, so sánh trong CPU. Số lượng này thấp cho thấy CPU này không tập trung mạnh vào tính toán số học phức tạp.
- ii. Phân tích bộ nhớ (Memory)

M4Ks	70 / 105 (67 %)
Total block memory bits	273,408 / 483,840 (57 %)
Total block memory implementation bits	322,560 / 483,840 (67 %)

Hình 5 Memory

- **Total block memory bits (273,408 / 483,840 - 57%):** Dùng hơn một nửa dung lượng RAM có sẵn trên chip để làm On-chip Memory (chứa chương trình và dữ liệu cho NIOS II).
- **M4Ks (70 / 105 - 67%):** Số lượng các khối RAM nhỏ (M4K) trên chip FPGA

iii. Phân tích kết nối (I/O & Clocks)

✓ I/O pins	2 / 475 (< 1 %)
-- Clock pins	2 / 8 (25 %)
Global signals	6

Hình 6 Connections

- **I/O pins (2 / 475 < 1%):** Số lượng chân vật lý kết nối với ngoại vi
 - o **Clock pins (2 / 8 - 25%):** Cho biết số lượng đường dây Clock. Việc dùng đúng chân Clock pin giúp giảm hiện tượng trễ tín hiệu (skew), đảm bảo hệ thống không bị treo khi chạy lâu.
- **Global signals (6):** Có 6 tín hiệu quan trọng (Clock, Reset...) được chạy trên mạng lưới dây dẫn toàn cục để đảm bảo tính đồng bộ trên toàn bộ chip.

iv. Phân tích hiệu suất kết nối

Average interconnect usage (total/H/V)	3% / 3% / 3%
Peak interconnect usage (total/H/V)	22% / 21% / 22%
Maximum fan-out	776
Highest non-global fan-out	64
Total fan-out	9455
Average fan-out	3.66

Hình 7 Fan-out & Interconnect

- **Average interconnect usage (3%):** Tỷ lệ dây dẫn đang dùng rất thấp → việc định tuyến (routing) diễn ra dễ dàng, không gây nóng chip.
- **Maximum fan-out (776):** Có một tín hiệu được kết nối với 776 đầu nhận. Đây là chỉ số quan trọng, nếu con số này quá lớn mà không dùng dây dẫn Global, tín hiệu sẽ bị yếu và chậm.
- **Average fan-out (3.66):** Trung bình mỗi cổng logic chỉ nối đến khoảng 3-4 cổng khác, lý tưởng cho tốc độ mạch.

***So sánh tài nguyên sử dụng khác nhau giữa 2 hệ thống:**

NIOS II/e	NIOS II/f
-----------	-----------

▼ Total logic elements	1,635 / 33,216 (5 %)	▼ Total logic elements	3,190 / 33,216 (10 %)
-- Combinational with no register	748	-- Combinational with no register	1224
-- Register only	91	-- Register only	311
-- Combinational with a register	796	-- Combinational with a register	1655
▼ Logic element usage by number of LUT inputs		▼ Logic element usage by number of LUT inputs	
-- 4 input functions	746	-- 4 input functions	1357
-- 3 input functions	504	-- 3 input functions	1047
-- <=2 input functions	294	-- <=2 input functions	475
-- Register only	91	-- Register only	311
▼ Logic elements by mode		▼ Logic elements by mode	
-- normal mode	1404	-- normal mode	2704
-- arithmetic mode	140	-- arithmetic mode	175
▼ Total registers*	887 / 34,593 (3 %)	▼ Total registers*	1,966 / 34,593 (6 %)
-- Dedicated logic registers	887 / 33,216 (3 %)	-- Dedicated logic registers	1,966 / 33,216 (6 %)
-- I/O registers	0 / 1,377 (0 %)	-- I/O registers	0 / 1,377 (0 %)
Total LABs: partially or completely used	122 / 2,076 (6 %)	Total LABs: partially or completely used	246 / 2,076 (12 %)
Virtual pins	0	Virtual pins	0
▼ I/O pins	2 / 475 (< 1 %)	▼ I/O pins	2 / 475 (< 1 %)
-- Clock pins	2 / 8 (25 %)	-- Clock pins	2 / 8 (25 %)
Global signals	6	Global signals	11
M4Ks	70 / 105 (67 %)	M4Ks	86 / 105 (82 %)
Total block memory bits	273,408 / 483,840 (57 %)	Total block memory bits	325,504 / 483,840 (67 %)
Total block memory implementation bits	322,560 / 483,840 (67 %)	Total block memory implementation bits	396,288 / 483,840 (82 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)	Embedded Multiplier 9-bit elements	4 / 70 (6 %)
PLLs	0 / 4 (0 %)	PLLs	0 / 4 (0 %)
Global clocks	6 / 16 (38 %)	Global clocks	11 / 16 (69 %)
JTAGs	1 / 1 (100 %)	JTAGs	1 / 1 (100 %)
ASMI blocks	0 / 1 (0 %)	ASMI blocks	0 / 1 (0 %)
CRC blocks	0 / 1 (0 %)	CRC blocks	0 / 1 (0 %)
Average interconnect usage (total/H/V)	3% / 3% / 3%	Average interconnect usage (total/H/V)	5% / 5% / 5%
Peak interconnect usage (total/H/V)	18% / 16% / 21%	Peak interconnect usage (total/H/V)	36% / 34% / 40%
Maximum fan-out	776	Maximum fan-out	1792
Highest non-global fan-out	64	Highest non-global fan-out	685
Total fan-out	9473	Total fan-out	18852
Average fan-out	3.67	Average fan-out	3.62

- Phân tích:

- **Về Logic Elements & Registers:** NIOS II/f sử dụng lượng logic gấp đôi so với bản NIOS II/e. Điều này là do bản Fast có cấu trúc **Pipeline** phức tạp hơn và các bộ phận hỗ trợ như dự đoán nhánh để tăng tốc độ xử lý.
- **Về Bộ nhớ (Memory Bits & M4Ks):** Sự gia tăng hơn 50,000 bits nhớ ở bản NIOS II/f chủ yếu phục vụ cho Instruction Cache và Data Cache. Đây là thành phần then chốt giúp bản /f truy xuất dữ liệu cực nhanh so với việc đọc trực tiếp từ RAM chính như bản /e.
- **Về Bộ nhân (Embedded Multiplier):** bản /e không dùng bộ nhân cứng nào (0). Bản /f dùng 4 khối 9-bit multiplier. Điều này giúp bản /f thực hiện các phép toán nhân/chia nhanh hơn hàng chục lần so với việc giả lập bằng phần mềm ở bản /e.
- **Về Độ phức tạp hệ thống (Maximum Fan-out & Global Signals):** Các chỉ số này ở bản /f đều cao hơn đáng kể, cho thấy cấu trúc điều khiển nội tại của CPU Fast phức tạp hơn, cần nhiều đường tín hiệu toàn cục để đồng bộ hóa các giai đoạn Pipeline và Cache.

b. Buổi 2

Bài 1:

- IORD(BASE, OFFSET): Đọc dữ liệu từ ngoại vi.
 - BASE: Địa chỉ cơ sở của ngoại vi (khai báo trong system.h).

- OFFSET: Vị trí thanh ghi cần đọc tính từ địa chỉ BASE (thường là 0 cho các IP đơn giản như PIO).
- IOWR(BASE, OFFSET, DATA): Ghi dữ liệu ra ngoại vi.
 - DATA: Giá trị muốn ghi xuống (ví dụ: bật đèn LED).
- Code truy xuất bộ led và switch thông qua con trỏ:

```
#include "system.h"
#include <stdio.h>


int main() {
    volatile unsigned int *led_ptr    = (volatile unsigned int *) 0x11010;
    volatile unsigned int *switch_ptr = (volatile unsigned int *) 0x11000;

    while(1) {
        // Đọc giá trị từ Switch thông qua con trỏ
        int sw_values = *switch_ptr;

        // Ghi giá trị vừa đọc ra LED thông qua con trỏ
        *led_ptr = sw_values;
    }
    return 0;
}
```


Hình 8 Code thực hiện truy xuất thông qua con trỏ

- Build Project:




Hình 9 Kết quả Build Project


- Video kết quả (*)
- Bài 2:**
- Thực hiện thay đổi độ rộng của led và switch (trong Qsys) theo yêu cầu đề bài:



Hình 10 LED độ rộng 7 bit (a-g)



Hình 11 Switch độ rộng 4 bit (SW[3:0])



Hình 12 Hệ thống cho đề bài

- Generate system.qsys
- Code Verilog:

```

module lab2
(
    input          CLOCK_50,
    input [0:0]    KEY,
    input [3:0]    SW,
    output [6:0]   HEX0
);


system nios_system(
    .clk_clk          (CLOCK_50),
    .reset_reset_n    (KEY[0]),
    .switch_external_connection_export (SW[3:0]),
    .pio_hex_external_connection_export (HEX0)
);

endmodule

```

Hình 13 Code verilog

- o Các biến switch và led khai báo phải trùng với tên trong file DE2_pin_assignments_kit.csv
- Netlist view:



Hình 14 RTL Viewer

- Tài nguyên sử dụng:

	Resource	Usage
1	▼ Total logic elements	1,693 / 33,216 (5 %)
1	-- Combinational with no register	766
2	-- Register only	100
3	-- Combinational with a register	827
2		
3	▼ Logic element usage by number of LUT inputs	
1	-- 4 input functions	762
2	-- 3 input functions	540
3	-- <=2 input functions	291
4	-- Register only	100
4		
5	▼ Logic elements by mode	
1	-- normal mode	1453
2	-- arithmetic mode	140
6		
7	▼ Total registers*	927 / 34,593 (3 %)
1	-- Dedicated logic registers	927 / 33,216 (3 %)
2	-- I/O registers	0 / 1,377 (0 %)
8		
9	Total LABs: partially or completely used	128 / 2,076 (6 %)
10	Virtual pins	0
11	▼ I/O pins	13 / 475 (3 %)
1	-- Clock pins	2 / 8 (25 %)
12		
13	Global signals	8
14	M4Ks	70 / 105 (67 %)
15	Total block memory bits	273,408 / 483,840 (57 %)
16	Total block memory implementation bits	322,560 / 483,840 (67 %)
17	Embedded Multiplier 9-bit elements	0 / 70 (0 %)
18	PLLs	0 / 4 (0 %)
19	Global clocks	8 / 16 (50 %)
20	JTAGs	1 / 1 (100 %)
21	ASMI blocks	0 / 1 (0 %)
22	CRC blocks	0 / 1 (0 %)
23	Average interconnect usage (total/H/V)	3% / 3% / 3%
24	Peak interconnect usage (total/H/V)	17% / 15% / 20%
25	Maximum fan-out	816
26	Highest non-global fan-out	64
27	Total fan-out	9789
28	Average fan-out	3.62

Hình 15 Resource Usage Summary

i. Phân tích tài nguyên Logic (Logic Elements)

- **Tổng số Logic Elements (LEs):** Thiết kế sử dụng **1,693 LEs**, chiếm khoảng **5%** tổng số tài nguyên của chip (33,216 LEs). Đây là mức sử dụng rất thấp, cho thấy hệ thống Nios II cơ bản kèm theo một vài ngoại vi PIO (LED, Switch) và JTAG UART không gây áp lực lên tài nguyên logic của FPGA.
- **Cấu trúc LE:** Sử dụng chủ yếu cho các hàm 4 đầu vào (4-input functions: 762 LEs).
 - Hầu hết hoạt động ở chế độ bình thường (Normal mode: 1,453 LEs), chỉ có một phần nhỏ dùng cho tính toán số học (Arithmetic mode: 140 LEs).

ii. Phân tích bộ nhớ (Memory)

- **Tổng số bit bộ nhớ:** Hệ thống sử dụng **273,408 bit** bộ nhớ khối (Block memory bits), chiếm **57%** tổng dung lượng (483,840 bit).
- **M4Ks:** Sử dụng **70 / 105 khối M4K** (chiếm **67%**).

iii. Phân tích thanh ghi và I/O (Registers & Pins)

- **Thanh ghi (Registers):** Sử dụng **927 thanh ghi**, chỉ chiếm **3%** tài nguyên. Toàn bộ đều là thanh ghi logic chuyên dụng.
 - **Chân I/O (Pins):** Sử dụng **13 / 475 chân** (chiếm **3%**). Điều này khớp với thiết kế hiện tại gồm:
 - Clock và Reset.
 - Cổng xuất LED (7-bit tùy cấu hình).
 - Cổng nhập Switch (4-bit tùy cấu hình).
 - **Tín hiệu toàn cục (Global signals):** Sử dụng **8 tín hiệu**, chủ yếu cho các mạng lưới Clock và Reset toàn cục để đảm bảo độ trễ thấp.
- Code tiến hành giải mã LED 7 đoạn được nhập giá trị từ SW[3 :0] và hiển thị trên HEX[0]:

```
#include <system.h>
#include <io.h>


unsigned char hex_map[] = {
    0x40, 0x79, 0x24, 0x30, 0x19, 0x12, 0x02, 0x78,
    0x00, 0x10, 0x08, 0x03, 0x46, 0x21, 0x06, 0x0E
};

int main() {
    volatile unsigned char *led_ptr = (volatile unsigned char *) PIO_HEX_BASE;
    volatile unsigned char *sw_ptr = (volatile unsigned char *) SWITCH_BASE;

    while(1) {
        unsigned char sw_data = *sw_ptr & 0x0F;
        *led_ptr = hex_map[sw_data];
    }
    return 0;
}
```

Hình 16 Code C

- Build project:



Hình 17 Kết quả Build Project

- Video nạp kit (*): [Video](#)