
HƯỚNG DẪN CƠ BẢN

MÔ PHỔNG VHDL/VERILOG VỚI MODELSIM

Download và cài đặt chương trình

Download miễn phí chương trình ModelSim Student Edition (version 6.6d tại 12/2010) tại www.model.com



Làm đúng theo 3 bước được hướng dẫn trên www.model.com


Hướng dẫn cơ bản


Khởi động ModelSim



Tạo Project

Bấm File -> New -> Project...






Nhập tên project là **comb_ckt**, thường chọn tên project giống với tên file chứa mã VHDL (.vhd) và thông thường cũng giống với tên của entity của mã VHDL.


Bấm Browse để chọn thư mục chứa project. Nên tạo một thư mục riêng để chứa các file của một project.

Bấm **OK**


Thêm file vào project



Bấm **Create New File** để tạo một file mới. (Nếu lười gõ đoạn mã ví dụ sau đây thì chọn **Add Existing File**, rồi chọn fie **comb_ckt.vhd** kèm theo hướng dẫn này ③)




Nhập tên file là comb_ckt, chọn loại file là VHDL, giữ nguyên Folder là Top Level, rồi bấm OK.



Bấm Close.

Bấm đôi vào tên file **comb_ckt.vhd** để mở cửa sổ soạn thảo chương trình




Page 3 of 12


Mô tả mạch tổ hợp:

comb ckt

```
entity AND_GATE is
port( A: in std_logic;
       B:
              in std_logic;
             out std_logic
       F1:
);
end AND_GATE;
architecture behv of AND_GATE is
begin
process(A,B)
begin
       F1 \ll A and B;
                                     -- behavior des.
end process;
end behv;
library ieee;
                                     -- top level circuit
use ieee.std_logic_1164.all;
use work.all;
entity comb_ckt is
port( input1: in std_logic;
       input2: in std_logic;
       input3: in std_logic;
       output: out std_logic
end comb_ckt;
architecture struct of comb_ckt is
    component AND_GATE is
                                     -- as entity of AND_GATE
   port( A: in std_logic;
           B: in std_logic;
                    out std_logic
           F1:
    end component;
   component OR_GATE is
                                     -- as entity of OR_GATE
   port( X: in std_logic;
    Y: in std_logic;
           F2: out std_logic
    );
    end component;
    signal wire: std_logic;
                                   -- signal just like wire
begin
    -- use sign "=>" to clarify the pin mapping
    Gate1: AND_GATE port map (A=>input1, B=>input2, F1=>wire);
    Gate2: OR_GATE port map (X=>wire, Y=>input3, F2=>output);
end struct;
```


Bấm **File** -> **Save** hoặc bấm biểu tượng H để lưu chương trình.







Biên dịch (compile)

Bấm Compile -> Compile All (hoặc Compile Seleted nếu chỉ muốn biên dịch 1 file)



Nếu có thông báo lỗi thì bấm đôi vào dòng thông báo lỗi để mở ra cửa sổ báo lỗi.






Xem báo lỗi gì và tại dòng lệnh nào. (Trong ví dụ trên, lỗi thiếu dấu; tại dòng lệnh 43)


Bấm Close để đóng cửa sổ báo lỗi.

Sửa lỗi, lưu và biên dịch lại cho đến khi không còn lỗi.




Tao Testbench

Bấm **Project -> Add to Project -> New File...** để tạo một file testbench. (Nếu lười gõ đoạn mã ví dụ sau đây thì chọn **Existing File**, rồi chọn fie **tb_ckt.vhd** kèm theo hướng dẫn này ©)



Nhập vào tên file testbench là tb_ckt, , chọn loại file là VHDL, giữ nguyên Folder là Top Level, rồi bấm OK.





Tương tự như phần tạo file comb_ckt.vhd, nhập đoạn mã VHDL sau cho file tb_ckt.vhd.

```
-- Test Bench for comb_ckt.vhd
-- (ESD figure 2.4)
-- by Weijun Zhang, 04/2001
-- Testbench is used to ensure the design is working properly
-- according to the specification.
-- assert statements are used to test the wrong value against
-- our desired one. we should test as many cases as possible,
-- particularly, we should include upper and lower limits
\ensuremath{\text{--}} of the operations.
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
entity CKT_TB is
                                              -- empty entity
end CKT_TB;
architecture TB of CKT_TB is
-- declare the whole circuit(entity of comb_ckt.vhd) as a component
component comb_ckt is
port( input1: in std_logic;
       input2: in std_logic;
       input3: in std_logic;
       output: out std_logic
);
end component;
-- declare all I/O ports from unit under test as signals.
-- signals are usually declared within architecture
signal T_input1, T_input2, T_input3, T_output: std_logic;
begin
    U_UT: comb_ckt port map (T_input1, T_input2, T_input3, T_output);
    process
       variable err_cnt: integer := 0;
    begin
        -- Test case 1
       T_input1 <= '0';</pre>
       T_input2 <= '0';
       T_input3 <= '0';
       wait for 10 ns;
       assert (T_output=((T_input1 or T_input2) and T_input3))
       report "Failed Casel!" severity error;
       if (T_output/=((T_input1 or T_input2) and T_input3)) then
            err_cnt := err_cnt +1;
       end if;
       -- Test case 2
```

```
T_input1 <= '1';</pre>
        T_input2 <= '1';
        T_input3 <= '1';
        wait for 10 ns;
        assert (T_output=((T_input1 or T_input2) and T_input3))
report "Failed Case1!" severity error;
        if (T_output/=((T_input1 or T_input2) and T_input3)) then
            err_cnt := err_cnt +1;
        end if:
        -- Test case 3
        T_input1 <= '1';
        T_input2 <= '0';
        T_input3 <= '1';
        wait for 10 ns;
        assert (T_output=((T_input1 or T_input2) and T_input3))
        report "Failed Casel!" severity error;
        if (T_output/=((T_input1 or T_input2) and T_input3)) then
            err_cnt := err_cnt +1;
        end if;
        -- Test case 4
        T_input1 <= '0';
        T_input2 <= '1';
        T_input3 <= '0';
        wait for 10 ns;
        assert (T_output=((T_input1 or T_input2) and T_input3))
        report "Failed Casel!" severity error;
        if (T_output/=((T_input1 or T_input2) and T_input3)) then
            err_cnt := err_cnt +1;
        end if;
        -- summary of all the tests to see if any errors
        if (err\_cnt=0) then
            assert false report "Testbench completed successfully!"
            severity note;
        else
            assert true
report "Something wrong, try again pls!"
            severity error;
        end if;
        wait:
                                                -- stop running
    end process;
end TB;
configuration CFG_TB of CKT_TB is
        for TB
        end for;
end CFG_TB;
```


Lưu và biên dịch file **tb_ckt.vhd** này cho đến khi không còn lỗi.






Chạy mô phỏng


Bấm chọn tab Library



Bấm vào dấu cộng trước thư mục **work** trong cửa sổ **Library**, rồi bấm đôi vào dòng **ckt_tb** để bắt đầu chạy mô phỏng


Bấm chọn tab Wave để thấy cửa sổ Wave






Page **10** of **12**

Bấm chọn cửa sổ **Objects**, rồi bấm **Add -> To Wave -> Signals in Region** để thêm các tín hiệu cần quan sát vào cửa sổ Wave




Bắt đầu chạy mô phỏng

Cách 1: Bấm Simulate -> Run -> Run 100 để chạy mô phỏng trong 100 ns




Cách 2: Nhập thời gian cần chạy mô phỏng, rồi bấm nút (Run)




Page **11** of **12**

Cách 3: Nhập lệnh run 100 vào dấu nhắc lệnh trong cửa sổ Transcript rồi Enter.




Quan sát dạng sóng thu được trên cửa sổ Wave. Để dễ quan sát, bấm nút phải chuột trên cửa số Wave, rồi bấm **Zoom Full**.



Kết quả từ dạng sóng:

Thời gian	t_input1	t_input2	t_input3	t_output
0 – 10 ns	0	0	0	0
10 – 20 ns	1	1	1	1
20 – 30 ns	1	0	1	1
30 – 40 ns	0	1	0	0

Kết quả này chứng tỏ mạch tổ hợp đã thiết kế đúng ☺!



Trong ví dụ trên, ta đã viết mã VHDL của **AND_GATE** và **OR_GATE** chung với **comb_ckt** trong cùng một file **comb_ckt.vhd**. Ta cũng có thể viết mã VHDL của **AND_GATE** và **OR_GATE** trong hai file riêng rẽ là **AND_GATE.vhd** và **OR_GATE.vhd**. Khi đó, ta phải thêm vào project tổng cộng là 4 file (**comb_ckt.vhd**, **AND_GATE.vhd**, **OR_GATE.vhd** và **tb_ckt.vhd**).

Xem thêm và thử chạy mô phỏng các mạch trong thư mục VHDL codes kèm theo bài hướng dẫn này.

Các mã VHDL dùng trong bài hướng dẫn này và trong thư mục VHDL codes là của tác giả Weijun Zhang, University of California Riverside.