Įvadas į programavimą

Darbo tikslas


Susipažinti su Quartus programine įranga ir išmokti modeliuoti loginių elementų veikimą panaudojant "waveform simulation" įrankį.

Darbo tvarka


- Užduotys turi būti atliekamos nuosekliai. Dėstytojui rodoma bei ginama tik pilnai atlikta užduotis.
- Kiekvienas laboratorinis darbas (LD) bus vertinamas iki 10 balų. LD sudaro darbo užduotys, kurias įvykužius laiku (pagal kalendorinį planą) yra vertinama iki **10 balų**.
- Atsilikus nuo kalendorinio plano yra atliekami kiti užduočių variantai.
- Užduotys, įvykdytos atsilikus nuo kalendorinio plano, vertinamos tik iki 7 balų.
- Darbo ataskaitos nereikia rengti, jei išsaugoma elektroninė užduoties sprendinio versija.

Darbo užduotys:


1. Paleiskite Quartus 13.1 programą. Pasirinkite sukurti naują projektą




2. Sukurkite ir nurodykite jūsų asmeninį katalogą, kur bus saugomi projektai. Pasirinkite projekto pavadinimą, ir **entity** pavadinimą. Entity pavadinimas turės būti nurodytas jūsų naudojame kode.




3. Spaudžiame "next" nekeisdami pradinių nustatymų. Pasitikrinkite ar nurodytas simuliacijos įrankis "ModelSim-Altera", bei nustatyta VHDL kalba.




4. Jūsų projekto katalogas yra tuščias, sukurkite naują VHDL failą.




5. Aprašome naudojamas bibliotekas, sukuriame entity, kuriame bus aprašomas grandinės funkcionalumas įėjimų ir išėjimų lygmenyje. Svarbu, kad jūsų entity pavadinimas atitiktų tą, kurį nurodėte kurdami projektą. Atkreipkite dėmesį, kad paskutinis išėjimas neužsibaigia kabliataškiu. Toliau aprašoma kuriamos grandinės architektūra, pirma ją pavadiname, pvz "behave". Architektūros aprašyme yra 1 eilute, kuri aprašo, kaip veiks įėjimai, ir bus siunčiamas signalas į išėjimą. Pavyzdyje aprašytas IR loginis elementas.




6. Galima kompiliuoti programą. Sukompiliuotą programą galima įrašyti į FPGA mikrovaldiklį arba patikrinti programos veikimą modeliuojant jos įėjimus ir išėjimus. Norint modeliuoti aprašytą programą, t.y. sužinoti, kokie signalai bus programos išėjime, prie tam tikrų įėjimo kombinacijų, sukuriame naują failą "University Program VWF".




7. Atsidariusiame lange reikia pridėti norimus signalus, pasirenkame Insert Node or Bus, ir spaudžiame "Node Finder..."




8. Spaudžiame "List" ir visus rastus mazgus (jų turėtų būti 3) perkeliame į "selected" dalį.





9. Nustatykite modeliavimo pabaigos laiką ir norimą mastelį tinkleliui.





10. Įėjimo signalai dabar yra nustatyti į pradines reikšmės (,0°). Norint patikrinti ar gerai veikia jūsų aprašytas loginis elementas reikia nustatyti įvairias įėjimo kombinacijas, vienas iš būdų, kuriuo tai galima padaryti yra panaudojant "Count value" ir nustatant "Transitions occur" laiką.





- 11. Spaudžiame "Run functional simulation". Ar geras gavosi rezultatas? Kodėl?
- 12. Atlikite sekančias užduotis:
 - a. Pakeiskite grandinės aprašytą programos kodą kitu loginiu elementu, ir patikrinkite jo veikimą simuliacija.
 - b. Papildykite programos kodą, taip kad grandinė turėtų ir panaudotų 4 įėjimus ir 1 išėjimą. Parodykite rezultatus simuliacijos rezultatu.
 - c. Papildykite programą, kad grandinė turėtų 2 išėjimus. Parodykite rezultatą.

Kitam laboratoriniam darbui susipažinkite su VHDL programavimo sintakse, perskaitykite mažiausiai pirmus tris skyrius iš knygos "Free Range VHDL", kuri yra GitHub repozitorijoje:

https://github.com/VytAbr/KA-l.d.

Hints:

1. Jei neveikia simuliacija – Tools > options > EDA tool options > ModelSim-Altera > katalogą pakeisti į "modelsim_ase".

