电子可靠性实验指导书

目录

电子可靠性实验指导书	1
一、产品质量与可靠性的关系 1	1
二、电子产品可靠性设计与分析	2
2.1 电子元器件的选用与控制	3
2.2 电子产品的降额设计	3
2.3 电子产品的热设计	3
2.4 电路容差分析	4
2.5 潜在电路分析	4
三、静电概述	5
3.1 环境条件对充电量的影响	5
3.2 环境级别与空气和接触放电的关系	6
3.3 实验等级的选择	6
3.4 使用接触放电的技术原理	7
3.5 静电放电发生器元件的选择	
四、静电防护	
4.1 结构设计的静电防护	8
4.2 电路防静电设计	9
4.3 PCB 静电防护1	0
五、实验设备1	1
5.1 PESD6020 静电发生器1	1
5.1.1 技术参数1	
5.1.2 产品性能	
5.2 数字 IC 测试仪	
六、数字芯片静电实验2	
6.1 确保芯片功能正常	2
6.2 芯片静电实验	
6.3 静电后芯片内部观察2	7
6.4 静电实验后现象分析对比	8

一、产品质量与可靠性的关系1

产品的质量是需要管理的。回顾百年质量管理的历史,人们对产品质量的认识和理解也在不断深入,从最初的"符合性质量"发展到"适用性质量",2000年后又从"适用性质量"发展到"满意性质量",即以顾客为关注焦点的质量。顾客满意的质量,也就是 ISO 9000 所定义的"客体的一组固有特性满足要求的程度"。固有是指产品本来就有的,尤其是那些永久性的特性。

可靠性是指产品在规定条件下和规定时间内,完成规定功能的能力。为了更直观地理解产品的质量,我们可以按产品寿命周期的不同阶段来讨论产品的质量及管理,即把产品寿命周期分成三个阶段:产品研发阶段、量产的生产制造阶段和使用至报废退役的阶段,分别对应着研发过程的设计质量、生产过程的质量和顾客使用产品过程中表现出来的使用质量,如图所示。




图 1 质量与可靠性关系示意图

把产品寿命周期作为横坐标,用时间表示,以产品的合格水平作为纵坐标,于是就有 t=0 的质量、t>0 的质量和 t<0 的质量。在传统质量管理中,t=0 的质量一般都用合格品率进行度量,用百分比表示,合格品率越高,说明内部质量损失越小。因此,质量管理关注的焦点是降低不合格品率,而要降低不合格品率,质量管理工作的重点是提高制造过程的一致性和稳定性。

t<0的质量体现在按照设计与开发时确认的或产品研制时的设计定型,以及对所确定的制造与验收规范进行的严格质量管理,对产品制造阶段的质量管理体现在 出厂前进行严格检验,质量检验的结果,即合格品率。质量管理一开始就是从"符合性"质量开始的,质量管理关注的焦点一直是产品的合格品率,合

格品率的提高就意味着产品的不良质量成本会"直接"降低,企业可以获得更多的短期"直接"利益。为了提高产品制造过程的合格品率,质量管理工作的重点应紧紧围绕如何保持生产过程的一致性和稳定性。针对制造过程的一致性和稳定性研究经历了一个多世纪的发展。世界著名质量管理专家费根鲍姆说过,质量管理的发展经历了100多年,从历史的观点看,解决质量管理工作的方法几乎每20年就会发生重大变革质量管理已形成了一整套完整的技术方法,例如统计过程控制(SRC)、新老七种质量管理工具等。

t>0 的质量体现在产品在用户使用过程中其合格水平的保持能力,本质上就是产品可靠性,即合格产品在规定的条件下在规定的时间内完成规定功能的能力。通俗地说,就是产品在用户使用过程中无故障或保持正常工作不发生故障的时间,或故障发生的可能性。因此,可靠性关注的是产品合格水平随着时间的保持能力,在图中,A产品显然比B产品的合格水平保持能力更强,也就是A产品比B产品更可靠。

由此可见,t<0的质量是多么重要,它决定了t=0的质量和t>0的质量。t<0的制造过程质量管理决定着t=0的质量,可以减少企业的内部质量损失,可以给企业带来"直接"的效益;而t<0的研发过程的设计质量,即可靠性设计分析、试验与评价、监督与控制等工作直接决定着t>0的质量。合格产品的合格水平保持能力,即可靠性,是顾客最关心的质量,是企业减少外部质量损失和售后服务成本,将企业的产值最大限度地变成企业的利润,也是取得顾客满意的最重要的条件。

产品的故障概率分为三个阶段,分别早期故障期、偶然故障期和损耗故障期,早期故障期和损耗故障期的产品故障率都较高。产品可靠性设计就是为了改变这条浴盆曲线的趋势和故障发生的阶段,把浴盆曲线改造成一条近似直线形状且故障尽量低的理想曲线,几乎不存在早期故障率和耗损故障率




图 2 产品故障率浴盆曲线

二、电子产品可靠性设计与分析

电子产品是指由电子元件、电子器件和电路板等组成的设备、装置或系统。随着电子技术的迅速发展,电子产品几乎无处不在,从玩具到家电,从民品到武器装备。电子产品的可靠性历来备受关注,可靠性工程这门学科的诞生和发展就是从研究电子产品的可靠性开始的。电子产品可靠性经过了50多年的发展,已

经形成一套较为完整和成熟的技术和方法。其标志性成果是美国国防部于 20 世纪 80 年代制定的军用标准 MIL-HDBK-338B《电子设备可靠性设计手册》。本次实验课程主要介绍电子产品可靠性的其他技术方法,主要包括电子元器件的选用与控制、降额设计、热设计、电路容差分析、潜在电路分析等。

2.1 电子元器件的选用与控制

电子元器件是电子产品可靠性的基础。国内外对电子产品的大量故障统计分析表明,电子产品的故障有 1/3~1/2 是由于元器件的选择和使用不当引起的,因此,提高电子产品的可靠性,必须首先对元器件的使用全过程进行控制。必须正确选择并压缩元器件的品种、规格;必须压缩元器件的制造厂家;必须正确选择质量等级;必须对元器件的采购、监制、验收、筛选、保管、静电防护、评审和信息管理等进行控制。

2.2 电子产品的降额设计

电子产品的降额设计是指通过有目的的设计使元器件或设备工作时所承受的工作应力低于元器件或设备规定的额定值,从而达到降低元器件或设备的故障率,并提高电子产品工作可靠性的目的。降额设计是电子产品或机电产品可靠性设计的重要内容。其工作内容是确定产品使用的元器件应采用的降额等级、降额参数和降额因子。降额因子是指元器件实际工作应力与额定应力之比。

关键的元器件一定要保证满足标准规定的降额因子,一般的元器件的降额因子可根据实际情况做适当的调整。元器件降额是有一定限制的,通常在相关标准中给出的降额范围是最佳的。若过度降额会使效益下降,产品的体积、重量和成本都会增加,有时甚至还会使某些元器件不能正常工作。不应采用过度的降额来弥补选用低于要求质量等级的元器件;同样也不能由于采用高质量等级的元器件而不进行降额设计。国产的元器件降额设计可以按照 GJB/Z35—1993《元器件降额准则》进行,美国元器件降额设计可按照美国国防部可靠性分析中心(RAC)规定的降额要求进行。

2.3 电子产品的热设计

电子产品的热设计指的是控制电子产品内部的所有电子元器件的温度使其在产品所处的工作环境条件下不超过规定的最高允许温度,从而保证电子产品正常、可靠地工作。大量的工程实践表明,温度对电子产品的可靠性影响十分显著,过高的温度将使元器件的失效率大幅增加。从 GJB/Z 299—1998《电子设备可靠性预计手册中,可以查到不同工作温度下元器件的基本失效率,如表所示。

元器件类别	λ_b (10)-6/h)			备注	
九硆什矢加	常温(25°C)	高温	血及左(C)	れ _b 川同恒剱	首 住	
锗普通二极管	0.038	0.387(75°C)		10.2		
锗 PNP 晶体 管	0.125	1.205(75°C)		5.6	应力比 0.3	

表 1 不同温度下的典型元器件基本失效率(λ_b)

硅普通二极管	0.03	0.273(125°C)		9.1	
硅 PNP 晶体 管	0.206	1.084(125°C)		5.3	
金属膜电阻器	0.0035	0.011(125°C)	100	3.1	
2 类瓷介质电 容器	0.0055	0.0071(125°C)		1.3	

从表中可见,不同的元器件在高温下工作将使基本失效率上升,但上升的幅度度随着元器件类型的不同而有很大差异,其中半导体分立元器件、电阻器等发热元器件基本失效率上升幅度较大;锗半导体元器件失效率上升的幅度又大于硅的元器件。而对于发热很少的瓷介质电容,其失效率上升的幅度较小。但是,不论上升幅度大小如何,元器件的基本失效率都是随着温度的升高而增加,即元器件的工作寿命在一定的条件下都是随着温度的升高而降低,所以必须采取措施降低元器件的工作温度。降低元器件工作温度有两种途径:一是通过降额设计降低元器件的功耗和温度;二是通过元器件所在的电子设备或印制电路板进行热设计以达到降低元器件的温度,从而提高元器件的工作寿命和降低失效率。

2.4 电路容差分析

容差是在给定条件下一个物理量可能值的最大范围。容差分析技术是一种预测电路性能参数稳定性的方法。它主要研究电路组成部分的参数偏差,在规定的使用温度范围内,电参数容差及寄生参数对产品性能的影响。系统性能不稳定或发生漂移或退化的主要原因有:制造公差、环境条件及退化效应。制造公差是由于组成系统的元器件参数通常是以标称值表示的,其实际数值存在公差。这种偏差是固定的。例如,标称值 1000 欧姆,精度为±10%的电阻,其实际值在 900~1100 欧姆范围之内。忽略公差,电路参数还可能超出允许范围,发生电路参数漂移。环境条件是指温度的变化会使电子元器件参数发生漂移。这种漂移在许多情况下是可逆的,随条件而变,参数可能恢复到原来的数值。退化效应是指随着时间的积累电子元器件参数会发生变化。这种变化是不可逆的。因此,必须尽早提出需要进行容差分析的功能块和电路清单,并确定设备的使用温度范围和所分析元器件及电路的选择原则。由于容差分析中的计算比较烦琐,对于较复杂的电路需要借助计算机进行分析。

2.5 潜在电路分析

潜在电路是电子产品中存在的一种设计意图之外的状态,在一定的条件下,能够导致产品产生非期望功能或抑制期望功能。它具有潜藏性,而一旦激励条件得以满足,往往表现出突然发生、出人意料等特点。潜在电路对电子产品的危害很大。

在新产品研发过程中,由于系统复杂,各部件的设计人员可能缺乏对产品的整体把握,对设计要求理解不一致等原因,很容易在设计中引进潜在电路。大多

数潜在电路在某种特定条件下才会被激发,一般很难通过试验或仿真手段发现。潜在电路分析(SCA)的目的就是在假设所有元器件及部件均未失效的情况下,从系统工程的角度,通过事先进行的分析工作,发现电路中可能存在的或在一定的激励条件下可能产生非期望功能或抑制期望功能的潜在状态,并事先采取有效的预防措施,以保证电路安全可靠。

潜在电路分析技术原则上适用于任何电子产品系统,分析规模可以是一个功能电路、分系统或整个电路系统。由于潜在电路分析的工作强度较大,研制单位可以根据需要,着重对影响人员安全或任务成败的关键电路实施潜在电路分析。对于元器件总数不超过50个的电子产品系统的潜在电路分析,可以采用人工方法进行,但超过上述规模时,建议借助潜在电路分析软件工具进行分析。潜在电路分析是用来识别潜在的电路、设计、图纸差错的工程方法,通常不考虑环境变化的影响,也不识别由于硬件故障、制造或对环境敏感所引起的潜在通路。有时潜在电路并不是一种不良的状况,如当其他电路出现故障时,某些潜在通路却完成了其任务。因此在采取任何措施前,必须对潜在电路的内涵本质加以仔细研究,并确定它对电路功能的影响。

三、静电概述

随着微电子元件的广泛应用,为了提高产品和系统的可靠性,无论什么时候人员对附近物体发生静电放电时,设备都可能遭受静电的损害。此外放电还可能在设备附近的金属体之间,如桌椅之间发生。放电的影响可以是单纯使设备误动作或电子元器件损坏。其主要影响可认为是由放电电流的参数引起的(上升时间,持续时间等)。

3.1 环境条件对充电量的影响

合成纤维与干燥的气候相结合特别有助于静电电荷的产生。充电过程的变化有多种可能性,一种常见的情况是操作人员在地毯上走动时,每走一步都可能从他的身体与织物交换中产生(包括得到或丢失)电荷;另外操作人员和他的座椅间的摩擦也可能产生电荷交换。操作人员的身体可能被直接充电或是通过静电感应而带电,对于后者除非操作人员适当接地,否则即使导了电的地毯也不会对其提供任何的保护。

下图曲线表示,大气的相对湿度决定不同纤维的充电电压值。视合成纤维的种类和环境的相对湿度而定,设备直接遭受放电的电压值可能高达几千伏。如下图所示,可看到天气干燥的时候,人体身上可带上高达 15kV 的电压。




图 3 材料接触时,可能对操作人员充电静电电压的最大值

3.2 环境级别与空气和接触放电的关系

作为一种可测量的量,一直将实际环境中得到的静电电压电平作为抗扰度要求。此外还发现在较高的电平范围内,放电电流一般不与预放电电压成正比。预放电电压与放电电流之间的非正比关系的可能原因是:

- 1、高压电荷的放电一般经过使上升时间增加的长电弧通道来实现,因此使得放电电流中的高频分量低于与预防电压成正比例的值。
- 2、假定在一个典型的充电过程中充电量为常数,那么高充电电压电平更可能出现在小容量的情况下。反之大电容两端的高充电电压则需有一系列连续发生的过程,而它不太可能发生,这意味着用户环境中所获得的高充电电压下电荷能量有变成稳定的趋向。由以上得到的结论,对于某个给定的用户环境、抗干扰要求根据放电电流的大小来确定。可通过对充电电压和放电阻抗的合理选择得到所希望的放电电流幅值。

3.3 实验等级的选择

实验等级应按照最切合实际的安装和环境条件来选择,下表 2 提供了一个指导原则,实验等级选择见表 3。

	A = 2147 4 WOLD 4 WALL					
级别	相对湿度/%	抗静电材料	合成材料	最大电压/kV		
1	35	×		2		
2	10	×		4		
3	50		×	8		
4	10		×	15		

表2实验等级的指导原则

表 3 实验等级的选择

接触放电	空气放电
------	------

等级	实验电压/kV	等级	实验电压/kV
1	2	1	2
2	4	2	4
3	6	3	8
4	8	4	15
X	特殊	X	特殊

X 是开放等级,该等级必须在专用设备的规范中加以规定,如果规定了高于表格中的电压,则可能需要专门的实验设备

3.4 使用接触放电的技术原理

一般而言,空气放电的再现性受放电头接近速度、湿度和实验设备结构的影响,并导致脉冲上升时间、放电电流幅度的差异。在静电放电实验装置的原先设计中,静电放电的情况是利用充电的电容器通过放电电极头对受试设备的放电即放电头在受试设备表面上形成一个火花间隙来模拟的。

这种火花放电时一种非常复杂的物理现象。在移动火花间隙的情况下,当接近速度变化时,由此产生的放电电流的上升时间(上升速率)能从小于 1ns 和大于 20ns 发生变化。

即使保持接近速度不变,也不会使上升时间不变。对于电压和速度的某些综合影响,上升时间受到的影响可高达 30 倍。使上升时间稳定的一个方法是利用一种机械上固定的火花间隙,尽管这个方法能稳定上升时间,但并不推荐它。因为它所产生的上升时间要比所模拟的自然过程的上升时间要慢得多。

实际静电放电过程的高频含量并不能用这个方法来恰当地模拟。另一种可能的方法是利用不同种类的触发装置(例如气体放电管或闸流管等)来取代间隙的火花,但这类触发装置产生的上升时间仍然比实际静电放电过程的上升时间慢得多。目前已知的唯一能产生可重现和快速上升的放电电流的装置是继电器。继电器应有足够的耐压和单次接触性(以避免上升部分的两次放电),对于较高的电压,真空继电器证明是有用的。经验表明,利用继电器作为触发装置,不仅测量的放电脉冲在其上升部分的可重复性要好得多,而且用实际受试设备作实验的结果重现性也好。继电器启动脉冲实验装置是一个能产生特殊电流脉冲(幅值和上升时间)的装置。这个电流与实际静电放电电压有关。

3.5 静电放电发生器元件的选择

人体电容量的储能电容器,该电容量标称值为150PF。为表示人体握有某个如钥匙或工具等金属物时的源电阻可选用一个330Ω的电阻,现已证明,这种金属放电情况足以严格的表示现场的各种人员的放电。

四、静电防护

产品的静电防护是多方面的,结构设计、PCB设计、器件的选择、原理图设计等方面都需要考虑静电防护,其中PCB的设计和产品内部结构设计对整机 ESD的防护至关重要。静电放电(ESD)是指带电体周围的场强超过周围介质的

绝缘击穿场强时,因介质电离而使带电体上的静电荷部分或全部消失的现象。 ESD 对电路的干扰有两种机理,一种是静电放电电流直接对电路进行放电,对 电路造成损坏;另一种是静电放电电流产生的电磁场通过电容耦合、电感耦合或 空间辐射耦合等途径对电路造成干扰。

静电放电有三种模型,分别是人体模型、机器模型和充电器件模型,如下图所示。人体模型放电,等效人体电阻为 1500Ω,等效人体电容为 100pF。带电人体对器件放电导致器件损坏的放电途径为是人体→器件→地。机器模型的等效电路与人体模型相似,其等效电容是 200pF,等效电阻为 0Ω,带电设备对器件放电导致器件损坏的放电途径是机器→器件→地。




图 4 静电放电的三种模型

4.1 结构设计的静电防护

产品结构设计的静电防护主要措施是隔离和加快静电的泄放途径。隔离是指防止外部静电接触到产品内部电路。加快静电的泄放途径是指当发生静电放电时尽快把静电泄放到地,避免对其它元器件放电损坏器件。

- (1)金属外壳产品,比较好的做法是把金属外壳与数字 GND 接在一起,如果有大地的话,把数字 GND 和大地也同时接在一起。同时要保证接触电阻足够小,提高接地导体的电连续性,让静电放电能量从良好的接地路径泄放,而使设备内部的电路、元器件和信号不受静电能量的直接干扰。
- (2)PCB 板的爬电距离控制。内部 PCB 板距离产品的外壳缝隙要有一定的爬电间隙,爬电间隙也叫电气间隙,按经验值 3mm 以上的距离基本不会生产 8kV 的空气静电拉弧放电。在进行产品内部结构堆叠设计的时候,PCB 板要避免靠近产品底壳和面壳的分模线,以及结构有开孔的位置,增大产品内部电路与外壳之间的间隙。
- (3)外露的金属螺丝头属于接触静电放电,内部的 PCB 板和元器件距离金属螺丝要有一定的距离。在做产品内部 PCB 排布的时候,结构工程师需要与硬件工程师充分讨论,结构设计能够避免静电问题,花费的成本是最低的。
- (4)面板显示屏和键盘 ESD 问题处理。显示屏和键盘的防静电措施最有效的办法 是采取绝缘隔离措施,使静电无法放电。同时,在显示屏和键盘控制线上增加静 电脉冲抑制,如在线缆上加磁环或者是信号线上增加 ESD 静电二极管。
- (5)金属连接器的外壳接触放电。单板上要划分出 PGND 和 GND, 金属外壳与

PGND 按 360°搭接方式连接。PGND 通过接地电缆接大地,PGND 和 GND 不要有任何连接。对于接口的信号线,每根线对 PGND 接 ESD 管进行静电脉冲抑制,如图所示。




图 5 金属连接器的外壳接触放电

4.2 电路防静电设计

静电对电路损伤主要表现在接触静电直接电击的损伤,以及空气静电放电和耦合静电放电生产的耦合干扰或空间辐射干扰对电路的损伤。相对应地主要考虑从三方面来防护,首先是防止静电电荷流入电路板而产生损坏;其次是防止静电放电生成的磁场对电路板造成的影响;再有是防止静电放电产生的电场对电路的影响。防止静电电荷流入电路板而产生损坏主要通过增加 ESD 静电器件来解决,防止静电放电产生的磁场和电场对电路的影响,主要通过 PCB 的走线和 GND 的处理来解决。

- (1)原理图中使用 TVS 管保护电路时,必须配合合理的 PCB 布局,要避免自感。对于静电这样巨变突发的脉冲,很可能会在回路中引起寄生自感,进而对回路形成强大的电压冲击,这种强大的电压冲击将超出器件承受极限而造成器件损伤。减小寄生自感的基本原则是尽可能缩短分流回路,所以 TVS 器件应与接口尽量接近。
- (2)ESD 电流产生的电场可直接穿透设备,通过孔洞、缝隙、输入输出电缆等耦合到敏感电路。ESD 电流在系统中流动时,激发其路径中所经过的线缆或 PCB 走线,导致产生波长从几厘米到数百米的辐射波,这些辐射能量产生的电磁噪声将有可能影响电路的正常运行。
- (3)关键信号线并联 TVS 二极管到地,利用雪崩二极管快速响应并且具有稳定钳位的能力,可以在较短的时间内消耗聚集的高电压进而保护电路板。
- (4)在有可能被静电干扰的信号线上放置陶瓷电容,同时连接线尽可能短,以便减小连接线的感抗,利用电容隔直流通交流的特性来保护信号。
- (5)对外接口或者是电源的输入端,采用 LC 滤波器或者增加共模电感。LC 组成的滤波器可以有效阻止静电进入电路,电感的感抗特性能很好地抑制高频 ESD 进入电路,而电容有分流 ESD 的高频能量到地的作用。
- (6)采用铁氧体磁珠进行电路保护,铁氧体磁珠可以很好地衰减 ESD 电流,并且还能抑制辐射。

(7)多采用去耦电容。去耦陶瓷电容具有低的 ESL 和 ESR 数值。对于低频的 ESD 来说,去耦电容可以尽快把低频高压信号泄放到 GND。另外由于其 ESL 的作用可以更好地滤除高频能量。

(8)USB 的接口防护,USB 接口普遍用在嵌入式产品和手持产品上,USB 接口的电压较低同时通信速率非常高,接口的静电防护要从 ESD 器件选型和 PCB 走线两方面来考虑。关于 ESD 防护器件的选择,选用寄生电容小的 ESD 器件,为不影响 USB3.0 高传输速率,其寄生电容建议小于 3pF。同时选用的 ESD 器件对静电的耐压能力适当提高,至少要能承受 IEC61000-4-2 接触模式 8kV ESD 的耐压。关于 PCB 的走线,ESD 器件在 PCB 板放置的位置要靠近接口放置,用双向的 TVS 管,静电放电时瞬间泄放到 GND 从而保护后级电路。USB 接口防护的原理图如图所示,




图 6 USB 接口防护原理图

4.3 PCB 静电防护

PCB 板的静电防护,主要是可以通过 PCB 的板层设计、元器件布局、敏感信号走线和 GND 阻抗来进行静电防护。静电的放电电流可以直接损坏电路,也可以间接产生的电磁场通过各种耦合途径耦合到敏感电路,对电路造成影响。

- (1)尽可能使用多层 PCB。在多层板中,由于有一个完整的地平面靠近走线,可以使 ESD 更加快捷地耦合到低阻抗平面上,进而减少 ESD 对其他关键信号的影响。如果由于成本的原因不能使用多层板,PCB 是双面板,要尽可能减小 GND 的公共阻抗和感性耦合。采用紧密交织的电源和地栅格,电源线紧靠地线,在垂直和水平线或填充区之间,要尽可能多地连接。
- (2)尽可能将所有连接器和电源接口都放在同一侧,这样从外部引入的静电就可以迅速通过电源端的大地泄放。如果接口和电源输入端分散在不同位置,外部的静电和浪涌绕过整个 PCB 再回流到电源地,会对整个 PCB 上的电路造成影响。
- (3)复位等敏感信号线不能布在 PCB 的边缘,应远离 PCB 边缘 1cm 以上。同时,电路板的核心器件如处理器、模拟集成电路等,布局时要尽量远离 ESD 放电点。

CPU 的最小系统,应该放在 PCB 的中间区域。

- (4)信号线和地线先连接到电容再连接到始端电路和终端电路,信号线尽可能短。 当信号线的长度大于 300mm 时非常容易耦合干扰信号,一定要平行布一条地线 紧挨该信号线。
- (5)确保电源和地之间的环路面积尽可能小,在靠近集成电路芯片每个电源引脚的地方放置一个高频电容。双面板时,没有单独的 GND 层,去耦电容同时距离芯片的 VCC 和 GND 的走线要尽可能短。
- (6)多组信号线同时走线时和相应回路之间的环路面积尽可能小,多组信号最好是有多组 GND,不能只用一组 GND。静电电流通过感应进入到电路环路,这些环路是封闭的,并具有变化的磁通量。电流的幅度与环的面积成正比。较大的环路包含较多的磁通量,因而在电路中感应出较强的电流。因此必须减少信号线的环路面积,环路面积是指信号从起点流向终点的面积,就是从高电位流向低电位的回路的面积。电源环路面积如图所示。




图 7 电源环路面积

电源噪声与环路面积的计算公式如下。

 $\triangle V = L \times (\triangle I \div \triangle T)$

式中, ΔV 是电源噪声; ΔI 是环路变化的电流; ΔT 表示时间或者频率的变化;L 是环路面积的电感。电源线的总长度以 5cm 来计算(走线电感 $\approx 10 \text{nH/cm}$)芯片的电流是 50 mA,经过计算, $\Delta V \approx 500 \text{mV}$ 环路面积越小生成噪声电压也就越小,所以减小环路面积可以减少电磁干扰。

五、实验设备

5.1 PESD6020 静电发生器

注意: PESD6020 发生器最高输出电压 20kV。不适当或粗心的操作会使仪器毁坏和人身伤害;测试工作中,带心脏起搏器的人员不能操作静电放电发生器;切勿开盖操作,请勿在外盖或面板打开时运行本产品;禁止未接地前操作;关机时,请确认仪器处于 HV OFF(高压关闭)状态,然后才能切断主机的工作电源POWER,否则关机瞬间的电压突变可能损坏高压电源;高压指示灯发亮时,表示机器正在工作,请注意安全。



5.1.1 技术参数

放电模块

静电放电发生器	PESD6020
符合标准	IEC61000-4-2 GB/T17626.2
电压范围	$0.20\sim20.0 \text{kV}$ $\pm 5\%$
增压范围	0.0kV~10.0kV
放电模块	1. 放电电容: 150pF 2. 放电电阻: 330Ω
操作模式	内置标准中的测试等级参数和用户自定义等级在用户自定义等 级中全部参数均可自由设置
测试次数	1~9999 次
触发方式	单次、手动、自动触发
放电电流上升时间	0.6~1ns
操作方式	触控操作
设备工作电源	AC220V±10% 50Hz/60Hz
环境温度	15℃~35℃
外形尺寸	350×380×175 mm

5.1.2 产品性能

静电放电波形的取值范围:

等级	输出电压	放电的第一个峰值电流 (±15%)	30ns 处的电流(± 30%)	60ns 处的电流(± 30%)	
1	2.0kV	7.5A	4.0A	2.0A	
2	4.0kV	15.0A	8.0A	4.0A	
3	6.0kV	22.5A	12.0A	6.0A	
4	8.0kV	30.0A	16.0A	8.0A	
上升沿时间: 0.6~1.0ns					

注: 上升沿时间为第一个电流峰值的 10%到 90%的间隔时间

产品通过示波器采样到的波形

PESD6020 6kV 的电流波形第一峰值的电流波形图:



图 9 6kV 电流波形第一峰值的电流波形图

从图中我们可以看出,示波器纵坐标为 5A 一格,大概在 4.5 格左右,所以 6kV 是的第一峰值点的电流为 22.1817A(备注:示波器看 Δ 值)。

PESD6020 6kV 30ns 处的电流波形:




图 10 6kV 30ns 处电流波形图

同上,以 0ns 开始向右数三格,因为横坐标为 10ns 一格,所以 30ns 的电流值为: 13.0983A(备注:示波器看 Δ 值)。

PESD6020 6kV 的电流波形 60ns 处的电流波形:




图 11 6kV 60ns 处电流波形图

同上,图中可以看出在 60ns 处的电流值为:6.015A(备注:示波器看 Δ 值)。 PESD6020 -6kV 的电流波形第一峰值的电流波形图:




图 12-6kV 电流波形第一峰值的电流波形图

从图中我们可以看出,-6kV 是的第一峰值点的电流为-22.6667A(备注:示波器 看 Δ 值)。

PESD6020 电流波的上升时间波形图为:




图 13-6kV 电流波形的上升时间波形

波形的取值范围为:第一峰值的 10%-90%之间就是其上升时间;上升时间为 800ps。(备注:示波器看 Δ 值)。

PESD6020 前面板介绍



图 14 PESD6020 前面板

- 1.POWER 电源开关:该开关用于接通或关断仪器的工作电源。
- 2.液晶显示屏: 7 寸彩色触摸屏液晶显示操作区,所有的参数设置,功能都通过该显示器实现。
- 3.高压指示灯(HV OUT,带指示灯): 当仪器处于运行状态时,高压输出指示灯亮,警示高压电源已开启; 当仪器处于停止状态时,高压输出指示灯熄灭。 4.高压输出端(静电枪连接端)。

主界面

仪器接通工作电源后,打开电源开关显示一下界面。按"点击进入"进入参数参数设置界面。PESD6020的开机界面。



图 15 PESD6020 开机界面

参数设置界面



图 16 PESD6020 参数设置界面

模式选择

模式下有国标和用户 2 个选项,点击前面选框可进入到对应界面进行设置。国标:点击前面选框进入国标选择界面,可选择国标 1···国标 4,此模式下电压按照 GB/T17626.2 和 IEC61000-4-2 标准电压设置,因此电压和增压都不可更改。用户:点击前面选框进入用户选择界面,内置 9 种用户模式:用户 1···用户 9,每个用户模式都是独立的,设置好参数后可以直接调用。此模式下参数可任意设置。

极性



图 17 PESD6020 极性设置

点击该区域可进入到极性选择界面,可选择4种方式:

单正极性(+):输出正极性静电;

单负极性(-):输出负极性静电;

先正后负(+/-):输出正极性静电,满足测试次数后输出负极性静电;

先负后正(-/+):输出负极性静电,满足测试次数后输出正极性静电。

电压:点击该区域可在弹出的界面输入需要测试的电压,注意国标模式下不能改电压。

电压的设置范围为 0.20~20.0kV。

增压设置



图 18 PESD6020 增压设置

步进电压:设备运行相应的测试电压,按照增压设置的电压进行递增测试。运行至设置的限压范围(范围 0.0~10.00kV)。

上限电压:表示增压设置不为0时,限制增加的电压。大于等于这个电压仪自动停止运行。

电压、增压设置、上限电压说明:运行仪器后首先输出设置的电压,测试次数完毕后,设置的电压加上增压继续按设置次数设置,直到设置的电压加上增压≥上

限电压才会停止。如不需要增压功能请把增压设置为0。

放电方式:



图 19 增压方式选择

a.接触放电(该模式下,静电枪头用尖锥形)主要用于测试外表有裸露金属部位的产品;

b.空气放电(该模式下,静电枪头用圆球形)主要用于测试外表非裸露金属部位的产品。

触发方式:



图 20 触发方式选择

静电枪输出静电的方式:

单次:放电间隔不可设置,扣一次静电枪扳机放电一次,需要持续按静电枪扳机。 空气放电建议使用单次。空气放电,用手扣住扳机(持续扣住)将静电枪慢慢接 近试品,直到放电发生为止,然后移开枪身松开扳机,再重新扣住扳机将静电枪 向试品靠近,直至另一次放电发生为止。

手动:接触放电间隔范围 0.05~99.99S; 空气放电间隔范围 1.00~99.99s。运行时,需要操作人员一直扣住扳机,到间隔时间倒计时完才会放电。接触放电可选择手动或自动放电。

自动:接触放电间隔范围 0.05~99.99s; 空气放电间隔范围 1.00~99.99s。运行时,扣一下扳机,仪器自动开始倒计时放电,直到设定的测试次数满。期间再扣下扳机暂停放电。

间隔时间:自动或手动放电的间隔时间,单次放电时不可设置;

测试次数:实验次数可设置 1~9999 次:

运行进程:显示仪器实时的运行状态;

退出:返回到开机界面。

静电枪

静电枪的外形见图所示



图 21 静电枪的外形图

图中各部分功能如下

1.放电电极:

放电电极有两个。一个为尖锥形,另一个为圆球形。前者用于接触放电实验,后者用于空气放电实验。根据实验要求的不同,用户可自行更换使用。注意尖锥形枪头的尖端不能折断;

2.静电枪枪机:

静电枪枪机的操作与放电模式有关,对单次来说,要扣一次枪机,放一次电。只要扣住枪机,放电便一直进行,放电速率由操作面板的(间隔时间设定);

3.放电电阻、储能电容压入仓:

符合 IEC61000-4-2 标准要求的放电电阻(330Ω)和储能电容(150pF)由此压入,以 保证与放电电极之间的距离最短,确保放电波形符合标准的要求;

4.枪扳机枪控功能:

a.显示触发模式:手动表示在按住静电枪扳机不放才会放电,松开静电枪扳机停止 放电;

b.显示触发模式:自动表示按住静电枪扳机1下,自动放电,在按一下会停止。 c.显示触发模式:单次。单次触发主要用于空气放电,设置空气放电,单次后按运 行键,扳动扳机一直按着,靠近试品,直到放电结束后,再扳动扳机,靠近试品, 到放电结束。即可重复实验;

5.高压电缆(附高压探极):

用来将直流高压电源的输出电压连接到静电枪中。作为静电枪控制用的一些信号线,也从这根电缆引入,所以这根电缆实际上是一根高压组合电缆。

5.2 数字 IC 测试仪

设备为测试数字 IC,检查其逻辑功能是否如真值表及/或菜单所描述。设备施加必要的信号到待测 IC 的输入,观察每一步骤的输出并将其与预期的状态做

比较,任何结果的差异都会有 FAIL 指示而且故障的脚位会显示在显示器上。另外其它功能如 test loops 功能可用于进料检查,检测间歇型故障或用于展示 IC 等用途。设备包含了可扩充的 IC 数据库,除了输入 IC 号码外使用者不需做任何设定,也可以使用 search mode 辨识不知名的 IC。

开机

按下 ON 键即可开机。为延长电池寿命,在未使用三分钟后即自动关机,或在主选单选择 Sw Off 亦可。当本仪器开机后,首先会进行自我诊断测试。 因此在开机前,请先检查测试座上无任何待测物以避免干扰到开机诊断。若本仪器通过自我测试,显示器上将显示诊断通过的讯息。按一下按键以进入主操作模式 —显示器画面如下所示:




图 22 进入主操作模式

当显示器画面出现上面信息时代表已可开始使用。然而如果出现 SELF-TEST FAIL 及故障讯息,代表自我诊断发现本仪器有故障。一次会显示一 种故障。按下 TEST/EXEC 键可以开启如上所示的画面,但测试的结果将是不可 靠的,请检查测试座上是完全空的。



图 23 确保测试插座为空

操作模式

设备有好几种操作模式,可在起始画面中 MODE/CLEAR 键作选择。操作模式如下列所示:

Single - 对测试座上的 IC 执行单次测试。(需要输入 IC 号码)

Loop - 不论结果如何, 重复执行测试。(需要输入 IC 号码)

P Loop - 若测试结果为 PASS, 重复执行测试。 (需要输入 IC 号码)

F Loop - 若测试结果为 FAIL, 重复执行测试。 (需要输入 IC 号码)

Search - 辨识测试座上 IC 的号码。 (需要输入或者选择 IC 管脚数)

Diags - 执行自我诊断测试。(设备的自我测试,不能插入器件)

CmLink - 进入 CompactLink 软件遥控模式。 (暂时不使用此功能)

Sw Off - 将本仪器关机。(此模式关机)

输入待测件之号码

按压 MODE/CLEAR 键直到所需的测试模式出现。输入想要测试的 IC 号码。 若输入错误,按下 MODE/CLEAR 键将可以清除显示屏上的最后一个位数。

Note: 只需输入数字信息,不必管制造商的前置及后置文字与 IC 家族信息。举例而言,所有下列的 TTL ICs 只需输入 7,4,0,0 即可: 如 DM74LS00J,N74LS00N,N74S00N,N7400N,74ALS00N,SN74HCT00。

测试 IC

将待测 IC 插入列前面的 40 脚 Zero Insertion Force 插座, 第一脚需朝向显示器, 如下图所示:



图 24 观察芯片的方向和位置

在插入 IC 前需确认测试插座上的操作杆在开启的位置(即朝上)。将操作杆压下关闭测试插座,确定 IC 已完全的插入测试座中并接触良好。按 TEST/EXEC 以起动此 IC 的测试程序。若输入的 IC 号码是无效的,或要测试的 IC 不在数据库中,显示器将显示 Unknown 的讯息。只要输入另一个 IC 号码即可自动清除此错误讯息。若输入有效的 IC 号码,则开始测试 IC,在测试执行期间,显示器上将显示 BUSY 的讯息。不过很多时候由于执行的速度非常快,此一信息有时不会被注意到。

测试结果

一组预设的信号会被施加到待测IC的输入并监视IC的输出逻辑位准是否正确。当评估IC的输出响应时,本仪器使用TTL或CMOS逻辑位准(依所选择的

IC 而定)。若所有的输出响应是正确的,在显示器的右上方将显示 PASS 的信息。使用卷动式的讯息可看到包括 IC 功能及电源脚位的信息。

若在 IC 的电源脚之间侦测到短路,在显示器的右上方将显示 SHT!的信息,同时由于无法再进行任何测试,测试结果将为 FAIL。若待测 IC 在施加电源后消耗了过量的电流,即会出现 ICC!的信息。按 TEST/EXEC 键继续执行测试或按 MODE/CLEAR 键放弃测试。依据电池不同的状态,若电池电力无法待测 IC 所需的电流,可能会出现 BAT!的警示讯息。按下 TEST/EXEC 可以继续进行测试,但可能会因电池电压下降太大而造成本仪器功能故障。要避免此种状况,更换新的电池或使用电源变压器。在测试结果为 FAIL 时,在所有功能不正确的 IC 脚上的错误状况将在显示器上以卷动方式显示,同时也显示 IC 功能。所显示的不同的故障状况如下:

LOW - 输出应为 HIGH, 但实际为 LOW。

MID LOW - 输出为 LOW, 但并非有效的逻辑位准。

HIGH - 输出应为 LOW, 但实际为 HIGH。

MID HIGH - 输出为 HIGH, 但并非有效的逻辑位准。

LOAD 0V - 输入无法驱动到 HIGH。

LOAD 5V - 输入无法驱动到 LOW。

在某些状况下,卷动式显示的测试结果可能包括一个或多个 WARNING 指示。 这些警示指示代表该状况的发生而且可能造成测试结果错误,说明如下:

D/F-由于最后一次自我测试失败,测试结果可能不正确。

BAT-测试期间电池电压太低。

ICC! -待测 IC 消耗过大电流。

在决定 IC 为故障前,请先确认 IC 的号码是正确的同时确定 IC 脚是干净的并与测试座接触良好。请注意,测试一但开始就无法以任何方式停止,但不包括后面涉及的循环测试功能。

测试更多 IC

在测试完成后,显示器将显示测试结果。要测试另一个同样型式的 IC,只要将该 IC 插入测试座并再次按下 TEST/EXEC 键即可。若要测试不同型式的 IC,以常用方式输入新的 IC 号码,只要开始输入新号码的第一个数字就会自动清除掉显示器上原来的 IC 号码。记住当输入 IC 号码时可使用 MODE/CLEAR 键来做修正。

连续测试

针对同一IC可连续测试以侦测出间隙性或因温度造成的故障,或一批同样的 IC。本仪器共有三种连续测试模式:

Loop: 不论测试结果如何, 重复执行测试。

P Loop: 测试结果为 PASS 时, 重复执行测试。

F Loop:测试结果为 FAIL 时,重复执行测试。

设备可使用 MODE/CLEAR 键设定为其中一种连续测试模式。插入 IC 再按下 TEST/EXEC 键即可开始连续测试程序。每次测试的结果会在显示器右上角显示 PASS 或 FAIL。在 LOOP 模式,可用以测试一批大数量同样的 IC,除入插入 IC 外,使用者不需做其它额外的操作。当 IC 插入后,在测试结果更新前,必须容许有足够的时间让测试进行,所以若不确定时间,则 IC 应该先以单一模式测试,其大约的测试时间即可决定。使用者将会发现使用此一模式即可执行大量快速的测试。

若要停止任一种连续测试模式,按 MODE/CLEAR 即可,但请注意目前执行中的测试结束后,才会真正停止。此种状况一般不会被注意到,但因为每次测试都需要一些时间,故本仪器对 MODE/CLEA 键有反应前会有些延迟。

Note: 在连续测试模式下测试大电流 IC 将快速消耗电池电力,所以建议在连续测试模式时要使用电源变压器。

搜寻模式

此一功能用于辨识不知号码的 IC,但必须此一 IC 的数据包含在数据库中,而且此一 IC 必须为功能正常的 IC。当 IC 的号码看不出来或被磨掉时,此功能非常有用。

使用 MODE/CLEAR 键以选择 SEARCH 模式,将不知名 IC 插入测试座中并按下 TEST/EXEC 键。本仪器将出现提示要求输入所要辨识之 IC 的脚数使用 MODE/CLEAR 键可选择 8 到 40 pin 或 QUIT 离开本模式。再按 TEST/EXEC 键开始测试。在辨识执行期间,显示器会显示被辨识 IC 号码(IDENT:)并以条图显示在数据库中搜寻的进度。在搜寻结束后,所有数似的 IC 清单会在显示器上卷动显示。按 TEST/EXEC 键即可再次卷动显示此清单。若此 IC 无法被辨识,显示器上将显示 Not in Library 的讯息。这表示可能此 IC 的数据未含在数据库中或其功能有问题。注意若本仪器侦测到过大的电流消耗(ICC!或 BAT!警示),则此 IC 无法在搜寻模式中执行辨识,但仍可以在 SINGLE 模式中执行测试。

自我测试模式

此一功能提供使用者检查本仪器是否正常,检查范围包含 pin 驱动器及接受器,电源供应器及其它内部硬件。此一测试在开机时会自动执行,但使用者可在任何时候执行此一自我测试,只要使用 MODE/CLEAR 键选择自我测试(DIAGS)模式并按下 TEST/EXEC 即可,但请先确定执行自我测试时,测试座上没有任何IC。

六、数字芯片静电实验

6.1 确保芯片功能正常

本次实验使用的芯片为 TTL 二输入与非门芯片 74LS00,与非门是常用的逻辑门之一,其逻辑功能是: 当输入端有一个或一个以上是低电平时,输出端为高电平; 只有当输入端全部为高电平时,输出端才是低电平(即有"0"出"1",全"1"出"0"。)74 系列双列直插式芯片 74LS00 为 TTL 四组 2 输入与非门。

步骤:

1、使用数字 IC 功能测试仪,确定测试座为空,按一下 ON,设备处于自动检测模式,检测设备 ok 后,屏幕显示如下。




图 25 设备自检通过

2、将操作杆推上,把桌面上准备好的芯片放进测试插座中(注意芯片放的位置如下),压下关闭测试插座,确定 IC 已完全的插入测试座中并接触良好。



图 26 固定好芯片

3、按压 MODE/CLEAR 来进行操作模式的切换, Single -为执行单次测试; Loop - 重复执行测试; P Loop - 若测试结果为 PASS, 重复执行测试; F Loop - 若测试结果为 FAIL, 重复执行测试。以 Single 模式为例, 界面出现 MODE: Single: RDY 后在 NO 处输入 7400(所用芯片的数字),按 TEST/EXEC,屏幕中出现 pass 标志,则表示芯片功能正常,按 MODE/CLEAR 则可看到有关芯片的信息。



图 27 芯片测试通过

- 4、操作模式为 SW OFF 时, 按压 TEST/EXEC 则关机。
- 5、使用万用表测量并且记录已经测试通过的芯片的 VCC 与 GND 之间的电阻,测量完成后插入到实验台的测试电路板上,测试电路板原理图如下。插入跳线帽 H1 和 H5,5V 供电通过杜邦线接入到 H3 的 1 或 2 脚,GND 通过杜邦线接入到 H3 的 3 或 4 脚。开电后 A/B 默认为低电平 0, H4 的 1 脚和 2 脚插入跳线帽表示

A 为高电平, 拔掉为低电平。H4 的 3 脚和 4 脚插入跳线帽表示 B 为高电平, 拔掉为低电平。结合电路图和测试板进行测试, 测试结果记录在如下表格中。




图 28 测试板原理图

表 4 测试记录表 1

	VCC 与 GND 之间的电阻	A	В	LED 是否发光
静电实 验前		0	0	
		0	1	
		1	0	
		1	1	

6、拔掉 USB 线断电后,取下芯片 SN74LS00。

6.2 芯片静电实验

步骤

- 1、使用静电发生器,确定后面板的"AC IN"插座将仪器与外部电源相连(此部分课前已经准备好)
- 2、闭合设备工作电源开关,即"POWER"开关,设备开始工作。
- 3、模式选择,可选择国标模式或用户模式,设置相应的电压和测试等级。国标形式下可选择国标 1…国标 4,电压按照 GB/T17626.2 和 IEC61000-4-2 标准电压设置,电压和增压都不可更改。用户内置 9 种模式可以进行极性、电压、增压等的设置。



图 29 模式的选择 1



图 30 模式的选择 2

4、极性和电压设置: 选+/- 进行极性切换。(用户模式时设置)



图 31 极性和电压设置

极性(+):输出正极性静电;极性(-):输出负极性静电;

先正后负(+/-):输出正极性静电,满足测试次数后输出负极性静电;

先负后正(-/+):输出负极性静电,满足测试次数后输出正极性静电。

可自行选择极性,点击电压即可输入需要测试的电压。(分9组,按照组别分别选择0.2kV,0.3kV,0.4kV,0.5kV,0.6kV,0.7kV,0.8kV,0.9kV,1kV)

5、选择放电方式:此次实验选择接触放电实验,选用尖锥形的放电电极。



图 32 放电方式选择接触放电



图 33 静电枪圆锥形的放电电极

- 6、触发时间选择自动,间隔时间设置为10s,预置放电次数:10次。
- 7、拔掉 H1、H4 和 H5 上的跳线帽,把测试板拿到静电实验台,使用实验台的 黑色夹子夹住芯片的地端即 H2 (此步骤很关键,一定要记住)。




图 34 静电实验前把所有跳线帽取掉

8、以上设置准备就绪后,按下运行,此时 HV ON 指示灯点亮,屏幕显示正在充电中,充电完成便可以进行静电放电实验。



图 35 设备在充电中

- 9、将静电枪垂直于芯片的管脚(除去 14VCC 和 7 GND 脚), 并按下枪机进行放电,触摸屏上的计数器计数放电次数。触发为自动方式,按下机枪按钮后,仪器自动开始倒计时放电,直到设定的测试次数满,按下屏幕中的停止界面。(触发为手动方式时,运行时需要一直扣住扳机不放才会放电,松开静电枪扳机停止放电。)
- 10、完成实验后,确定 HV ON 灯已经关闭后,把静电枪放在专用支架上,用静

电放电刷扫刷测试品释放的残余静电。



图 36 静电放电刷

11、关闭设备电源开关。

6.3 静电后芯片内部观察

步骤

使用金相显微镜观察静电损伤后的芯片内部,金相显微镜如下所示, 1、观察并且打开电源:观察金相显微镜,找到并且打开如下图所示的电源开关、 灯开关和屏幕开关,





图 37 金相显微镜开关

- 2、放置去塑封芯片和粗调:找到如下图所示的位置,旋转旋钮往下调节载物台 到适合放置芯片的位置后,把已经去掉塑封的芯片放置在显微镜的载物台上,相 反方向往上慢慢调节旋钮(注意:不要碰到镜头)
- 3、旋转放大镜头选择×5的放大倍数,配合上下、前后左右和微调旋钮把图片清晰的在屏幕中显示出来。



不同放大倍数




上下和微调载物台图 38调节旋钮



前后左右调节载物台

4、调节后的图像如下图所示,仔细分析被静电损伤前后的内部电路,具体图片 拍摄并且记录下来。






图 39 静电实验后芯片内部图片

5、往下调节载物台,把芯片取下放好后,关闭所有开关。

6.4 静电实验后现象分析对比

步骤

- 1、使用数字 IC 功能测试仪重复前面的测试步骤,测试并且拍照记录静电后的芯片是否还能满足要求;
- 2、使用测试板重复前面的测试步骤,对比分析静电前后的芯片功能。(注:若静电后测量芯片 VCC 与 GND 之间的电阻在 10Ω级别以下,则表示芯片已经短路,仅需记录阻值,不用上电观察现象)
- 3、更换另外两组同学的芯片,重复上面测试。

表 5 测试记录表 2

	静电电压	VCC 与 GND 之间的电阻	A	В	LED 是否发光
			0	0	
			0	1	
			1	0	
			1	1	
	静电电压	VCC 与 GND 之间的电阻	A	В	LED 是否发光
静电实			0	0	
かり かい			0	1	
4四/口			1	0	
			1	1	
	静电电压	VCC 与 GND 之间的电阻	A	В	LED 是否发光
			0	0	
			0	1	
			1	0	
			1	1	