國立雲林科技大學電子工程系
實務專題

A High-Efficiency Synchronous DC-DC Buck Converter with Automatic PWM/PFM Mode Switching

具 PWM/PFM 自動模式切換之高效率同步降壓型直流轉換器

指導教授: 郭柏佑博士

專題學生:

陳昱璋 (四電子四○ / B11214034)

楊皓宇 (四電子四○ / B11213000)

中華民國 115 年 10 月

國立雲林科技大學電子工程系
實務專題研究成果審定書

A High-Efficiency Synchronous DC-DC Buck Converter with Automatic PWM/PFM Mode Switching

具 PWM/PFM 自動模式切換之高效率同步降壓型直流轉換器

專題學生:

陳昱璋 (四電子四○ / B11214034)

楊皓宇 (四電子四○ / B11213000)

本報告書已具備本校實務專題研究訓練之能力

指導教授 : _____(簽章)

中華民國　　年　　月　　日

國立雲林科技大學機構典藏實務專題報告授權同意書

本授權書所授權之報告為本組在國立雲林科技大學 電子工程 系 晶片與系統 組 115 學年度第 一 學期修習實務專題課程之報告。

專題報告名稱：具 PWM/PFM 自動模式切換之高效率同步降壓型直流轉換器

本組就具有著作財產權之報告全文資料，同意提供本校圖書館進行機構典藏，並同意圖書館因典藏之目的就該資料進行必要之數位化重製，且依圖書館法、著作權法規定以電子形式透過單機、網際網路、無線網路或其他公開傳輸方式，提供用戶進行檢索、瀏覽、下載、傳輸、列印等。

上述授權內容均無須訂立讓與及授權契約書。依本授權之發行權為非專屬性發行權利。依本授權所為之收錄、重製、發行及學術研發利用均為無償。

本組擔保本著作係著作人之原創性著作，並未侵害任何第三人之智慧財產權。倘若有抄襲行為進而造成侵害他人著作權之情形，願自行負擔相關法律責任。

請勾選電子全文檔授權公開年限(若有商機、專利及發表等考量者，得勾選延後公開)：

□ 立即公開　□ 一年後公開　□ 二年後公開　□ 三年後公開

□ 四年後公開　□ 五年後公開　□ 延後至　年後公開

指導老師簽名：_____

學生簽名：　　學號：_____

_____　　_____

_____　　_____

（親筆正楷）　　（務必填寫）

中　華　民　國　　年　月　日

目錄

目錄 i
圖目錄 iii
表目錄 iv
中文摘要 1
Abstract 2
致謝 3
第一章 緒論 4
1-1 研究動機 4
1-2 研究目的 4
1-3 研究方法 5
1-4 研究流程 5
第二章 電路架構與原理 6
2-1 同步降壓轉換器 6
2-2 本次電路架構 7
2-3 電感電流的工作模式 8
2-4 PWM 與 PFM 控制 9
2-5 能隙參考電壓電路（BANDGAP） 10
2-6 軟啟動電路（SOFT_START） 11
2-7 PWM 控制迴路（PWM） 12
2-8 PFM 控制迴路（PFM） 15
2-9 PWM/PFM 模式偵測（PWM/PFM detect） 17
2-10 多工器（MUX2） 19
2-11 死區控制電路（DEAD_ZONE） 20
2-12 驅動器（Driver） 20
2-13 功率級與輸出濾波 21
2-14 降壓轉換器效能指標 22
第三章 前模擬結果 23
3-1 模擬環境與測試條件 23
3-2 啟動與軟啟動 23
3-3 重載 PWM 穩態 23
3-4 輕載 PFM 穩態 24
3-5 負載暫態響應 24
3-6 模式切換 24

3-7 轉換效率 24
3-8 前模擬數據整理 25
第四章 結論與未來展望 27
4-1 結論 27
4-2 未來展望 27
參考文獻 28

國立雲林科技大學 National Yunlin University of Science & Technology

圖目錄

圖 1.1 研究流程圖 5
圖 2.1 同步降壓轉換器基本架構[1] 6
圖 2.2 本專題之系統架構圖 7
圖 2.3 CCM 工作模式示意圖 8
圖 2.4 DCM 工作模式示意圖 8
圖 2.5 能隙參考電壓電路 10
圖 2.6 軟啟動電路 11
圖 2.7 PWM 控制迴路方塊圖 12
圖 2.8 誤差放大器 12
圖 2.9 鋸齒波產生器 13
圖 2.10 比較器電路（CMP01） 14
圖 2.11 PFM 控制迴路方塊圖 15
圖 2.12 導通時間產生器 16
圖 2.13 PWM/PFM 模式偵測方塊圖 17
圖 2.14 多工器電路 19
圖 2.15 死區控制電路 20

國立雲林科技大學 National Yunlin University of Science & Technology

表目錄

表 2.1 RS 栓鎖器真值表 15
表 2.2 多工器真值表 19
表 2.3 驅動器各級尺寸 20
表 2.4 功率級與回授網路元件值 21
表 3.1 模擬量測區間 23
表 3.2 轉換效率計算 24
表 3.3 前模擬數據表 25
表 3.4 Performance Comparison 25

國立雲林科技大學 National Yunlin University of Science & Technology

中文摘要

本專題設計一個具 PWM/PFM 自動模式切換之同步降壓型直流轉換器（Synchronous Buck Converter），輸入電壓為 3.3 V，輸出電壓為 1.8 V，負載電流範圍為 50 mA～500 mA。重載時電路操作於脈波寬度調變（Pulse-Width Modulation, PWM）模式，切換頻率約 2.22 MHz；輕載時則自動切換至脈波頻率調變（Pulse-Frequency Modulation, PFM）模式，並搭配零電流偵測（Zero Current Detection, ZCD）實現二極體模擬（Diode Emulation），在電感電流降至零附近時關閉下臂功率電晶體，避免電感電流反向流動所造成的損耗。

模式偵測電路利用計時電容監測切換節點是否出現零電流事件，當負載改變時能自動選擇合適的控制模式，不需要外部的模式控制訊號。整體電路由能隙參考電壓、軟啟動、誤差放大器與補償網路、鋸齒波產生器、PFM 比較器與導通時間產生器、RS 栓鎖器、模式偵測電路、多工器、死區控制電路、分段式驅動器以及功率級所組成。

本專題使用 TSMC 0.18 μm CMOS 製程之 3.3 V 元件，並以 HSPICE 完成電晶體層級的前模擬（Pre-layout Simulation）。前模擬結果顯示：重載 500 mA 時平均輸出電壓為 1.7999 V、輸出漣波 4.70 mV、效率約 92.8 %；輕載 50 mA 時平均輸出電壓為 1.8030 V、輸出漣波 3.32 mV、效率約 78.3 %；負載調節率為 0.171 %，模式切換延遲約 1.1～2.0 μs。目前已完成前模擬，電路佈局與後模擬將於下一階段進行。

關鍵字：同步降壓轉換器、PWM/PFM 自動模式切換、零電流偵測、二極體模擬

Abstract

This project presents a synchronous DC-DC buck converter with automatic PWM/PFM mode switching. The converter steps a 3.3 V input down to a 1.8 V output for load currents from 50 mA to 500 mA. At heavy load it operates in pulse-width modulation (PWM) mode at a switching frequency of about 2.22 MHz. At light load it automatically changes to pulse-frequency modulation (PFM) mode, and a zero current detector (ZCD) provides diode emulation: the low-side power transistor is turned off as the inductor current approaches zero, which prevents reverse inductor current and the loss it causes.

A mode detector uses a timing capacitor to monitor whether zero-current events occur at the switching node, so the controller selects the proper mode as the load changes without any external mode signal. The system consists of a bandgap reference, soft-start, error amplifier with compensation network, sawtooth generator, PFM comparator and on-time generator, RS latch, mode detector, multiplexer, dead-time control circuit, tapered gate drivers, and the power stage.

The circuit uses the 3.3 V devices of the TSMC 0.18 μm CMOS process, and transistor-level pre-layout simulation was completed in HSPICE. At a 500 mA load the average output voltage is 1.7999 V with 4.70 mV ripple and about 92.8 % efficiency. At 50 mA the average output voltage is 1.8030 V with 3.32 mV ripple and about 78.3 % efficiency. The load regulation is 0.171 %, and the mode-switching delay is about 1.1 to 2.0 μs. Layout and post-layout simulation are planned for the next stage.

Keywords: synchronous buck converter, automatic PWM/PFM mode switching, zero current detection, diode emulation

致謝

首先要感謝我們的指導教授 郭柏佑博士，在專題研究期間給予我們許多電路設計上的指導，讓我們在分析與解決問題的能力上都有很大的進步。

感謝實驗室的學長們在電路設計與模擬工具使用上的協助與建議，也感謝前屆學長留下的專題報告，讓我們在撰寫本報告時有清楚的參考方向。

最後，謹將此專題報告獻給所有支持與鼓勵我們的師長、學長及同學們，謝謝你們。

國立雲林科技大學 National Yunlin University of Science & Technology

第一章 緒論

1-1 研究動機

隨著可攜式電子產品朝向輕薄化與長續航力發展，系統單晶片（System-on-Chip, SoC）內部的各個電路區塊需要穩定且高效率的電源。這類裝置的負載電流變化範圍很大：執行運算時需要數百毫安培的電流，進入待機或休眠時則只需要數十毫安培甚至更低。電源轉換器若只在重載時有高效率，輕載時的效率下降會直接縮短電池使用時間。

切換式降壓轉換器在重載時通常採用固定頻率的 PWM 控制，具有漣波小、雜訊頻譜集中的優點；但在輕載時，電感電流會進入不連續導通模式，同步整流的下臂電晶體若在電感電流反向時仍然導通，會使電流由輸出倒灌回地端，造成額外的導通損耗。因此，本專題希望設計一個能依照負載狀況自動在 PWM 與 PFM 之間切換的降壓轉換器：重載時以固定頻率 PWM 維持低漣波，輕載時切換至 PFM 並以零電流偵測關閉下臂電晶體，兼顧重載與輕載的表現。

1-2 研究目的

本專題之研究目的為以下幾點：

1. 理解同步降壓轉換器的工作原理與電壓模式控制架構。
2. 設計重載使用 PWM、輕載使用 PFM 的雙模式控制，並使兩種模式能依負載自動切換。
3. 在輕載時以零電流偵測實現二極體模擬，避免電感電流反向所造成的損耗。
4. 使兩種模式的輸出電壓都穩定於 1.8 V，並維持模式切換過程中的輸出穩定。

1-3 研究方法

本專題先閱讀 IEEE 相關文獻與前屆學長的專題報告，了解降壓轉換器的控制方式與各子電路的設計原理，接著訂定輸入 3.3 V、輸出 1.8 V、負載 50 mA～500 mA 的設計規格，並決定以電壓模式 PWM 搭配 PFM 的雙模式架構實現。

電路以 TSMC 0.18 μm 製程之 3.3 V 元件設計，先在 HSPICE 中設計各子電路，再整合為完整系統進行暫態模擬，並依模擬結果反覆調整元件參數。本報告的電路與所有模擬數據皆採用最終版本 v11。目前已完成電晶體層級的前模擬，下一階段將以 Virtuoso 繪製佈局，通過 DRC 與 LVS 檢查後進行後模擬。

1-4 研究流程

本專題的研究流程如圖 1.1 所示。目前已完成前模擬設計與參數調校（最終版本 v11），下一階段將進行電路佈局、DRC 與 LVS 驗證及後模擬。




圖 1.1 研究流程圖

第二章 電路架構與原理

2-1 同步降壓轉換器




圖 2.1 同步降壓轉換器基本架構[1]

切換式降壓轉換器（Buck Converter）[1]利用功率開關的切換，將輸入電壓轉換為較低的輸出電壓，基本架構如圖 2.1 所示。傳統的降壓轉換器以一顆二極體作為下臂的續流元件，同步降壓轉換器（Synchronous Buck Converter）則以 NMOS（MN）取代二極體，利用其低導通電阻降低續流時的導通損耗。

當上臂 PMOS（MP）導通時，輸入電壓經電感 L 對輸出電容 C 充電，電感電流上升；當 MP 關閉、MN 導通時，電感經 MN 續流，電感電流下降。由於 MP 與 MN 若同時導通，輸入電壓會經兩顆電晶體直接短路到地，因此兩者切換之間必須插入一段死區時間（Dead Time），詳見 2-11 節。控制器偵測輸出電壓，調整 MP 導通時間占一個週期的比例，即工作週期（Duty Cycle, D），使輸出電壓穩定。在理想且操作於連續導通模式（Continuous Conduction Mode, CCM）的情況下，輸出電壓與工作週期的關係為：

$$V_{OUT} = D \times V_{IN} \tag{2.1}$$

2-2 本次電路架構




圖 2.2 本專題之系統架構圖

本專題之電路架構如圖 2.2 所示，主要由功率級、能隙參考電壓與軟啟動電路、PWM控制迴路、PFM控制迴路、PWM/PFM模式偵測電路、多工器、死區控制電路與驅動器組成。重載時採用電壓控制模式（Voltage Control Mode）的脈衝寬度調變（Pulse Width Modulation, PWM），以誤差放大器比較回授電壓與參考電壓，再與鋸齒波比較產生 PWM 訊號；輕載時則改用脈衝頻率調變（Pulse Frequency Modulation, PFM），僅在回授電壓低於參考電壓時送出一個固定導通時間的脈衝。

與單一 PWM 控制的降壓轉換器相比，本專題加入了 PWM/PFM 自動切換機制。模式偵測電路偵測切換節點 SW 是否出現零電流，藉此判斷負載輕重，再由多工器（MUX2）選擇 PWM 或 PFM 訊號。在 PFM 模式下，零電流檢測電路（Zero Current Detector, ZCD）會在電感電流接近零時關閉下臂 NMOS，使其如同二極體般只允許單向電流（二極體模擬），避免電感電流反向，以提高輕載效率。選出的訊號最後經死區控制電路與驅動器，推動功率電晶體的開關。

2-3 電感電流的工作模式

2-3-1 連續導通模式（Continuous Conduction Mode, CCM）




圖 2.3 CCM 工作模式示意圖

連續導通模式[2]是指在一個切換週期內，電感電流始終大於零，如圖 2.3 所示。上臂導通期間，電感電流以($V_{IN} - V_{OUT}$) / L 的斜率上升；下臂導通期間，則以 V_{OUT} / L 的斜率下降，其峰對峰值為：

$$\Delta I_L = (V_{IN} - V_{OUT}) \times D / (L \times f_{SW}) \quad (2.2)$$

由於電感電流不會降到零，CCM 通常出現在負載電流較大時。

2-3-2 不連續導通模式（Discontinuous Conduction Mode, DCM）




圖 2.4 DCM 工作模式示意圖

不連續導通模式[3]是指電感電流在一個週期內降到零並維持一段時間，如圖 2.4 所示，通常發生在負載電流小於電感電流峰對峰值一半的輕載情況。對同步降壓轉換器而言，若下臂 NMOS 在電流降到零後仍持續導通，電感電流會反向流回地並造成額外損耗，因此輕載時通常在電流降到零時關閉下臂，使轉換器操作於 DCM。

2-4 PWM 與 PFM 控制

降壓轉換器常見的控制方式有電壓模式（Voltage Mode）與電流模式（Current Mode）。電流模式需要額外感測電感電流，雖然暫態響應較快，但電路較複雜且容易受切換雜訊干擾；電壓模式 PWM[4]只回授輸出電壓，架構簡單、抗雜訊能力較好，本專題的重載控制即採用電壓模式 PWM。其運作方式是以誤差放大器放大回授電壓與參考電壓的差值得到誤差電壓，再與固定頻率的鋸齒波比較產生工作週期：誤差電壓越高，上臂在每個週期中導通的時間越長。當負載加重使輸出電壓下降時，誤差電壓隨之上升、工作週期增加，使輸出電壓回到設定值；反之亦然。

PWM 的切換頻率固定，輸出漣波小，且雜訊頻率集中、容易濾除；但不論負載大小，每個週期都要對功率電晶體的閘極充放電，並承受切換瞬間電壓與電流重疊造成的切換損耗。重載時這些損耗相對於輸出功率很小，輕載時輸出功率下降，固定的切換與驅動損耗所占比例便明顯增加，使效率降低。

PFM 控制則是在輸出電壓低於門檻時才送出一個固定導通時間的脈衝，脈衝的頻率會隨負載改變；負載越輕，輸出電容放電越慢，脈衝之間的間隔越長，切換次數也越少，切換與驅動損耗因此隨負載一起下降。PFM 的缺點是切換頻率不固定、輸出漣波較大，且重載時需要很高的脈衝頻率才能維持輸出，因此不適合單獨用於整個負載範圍。

雙模式降壓轉換器[5]結合兩者的優點，在重載使用 PWM、輕載使用 PFM，可以在較寬的負載範圍內維持較高的效率；兩種模式之間則需要一個判斷負載輕重的機制，本專題以電感電流是否降到零作為依據（詳見 2-9 節）。本專題的 PFM 導通時間經調整後，在 50 mA 時脈衝週期約 445 ns（約 2.2 MHz），與 PWM 頻率相近。因此在 50 mA 時，本設計降低輕載損耗的方式主要是以二極體模擬避免電感電流反向，而不是降低切換頻率。

2-5 能隙參考電壓電路（BANDGAP）




圖 2.5 能隙參考電壓電路

能隙參考電壓電路（Bandgap Reference）的功能是產生不隨溫度變化的穩定電壓，作為整個轉換器的電壓基準，電路如圖 2.5 所示。MQ1～MQ5 組成自偏壓電流鏡，使 Q1 與並聯的 Q2、Q3（面積比 1：8）流過相同電流，兩者的 V_{BE} 差 ΔV_{BE} 跨在 R1 上產生與絕對溫度成正比（PTAT）的電流，再經 MQ5 複製流過 R2 與 Q4，輸出電壓為：

$$V_{out} = V_{BE} + (R_2 / R_1) \times V_T \times \ln(8) \qquad (2.3)$$

其中 V_{BE} 為負溫度係數、第二項為正溫度係數，適當選擇 R2/R1 即可互相抵消。由於轉換器的輸出電壓是依參考電壓穩壓，參考電壓的漂移會直接反映在輸出上，因此需要此電路提供穩定的基準，供 PWM、PFM 迴路與各比較器使用。

2-6 軟啟動電路（SOFT_START）




圖 2.6 軟啟動電路

軟啟動電路如圖 2.6 所示。若參考電壓在上電瞬間就達到最終值，誤差放大器會讓上臂長時間導通，造成輸出過衝與很大的湧浪電流。本專題以長通道的M1提供小電流對 C1（6 pF）充電，使 VC1 緩慢上升；比較器將 VC1 與 VREF_FIX 比較，當 VC1 達到 VREF_FIX 時，經反相器開啟 M2，將 VC1 維持在 VREF_FIX 附近。VC1 再經單位增益緩衝器與 RA（15 kΩ）、C2（120 pF）組成的低通濾波器輸出 VREF。

模擬中，VREF 在 5 µs、10 µs、15 µs 時分別為 0.32 V、0.83 V、1.18 V，約在 13.9 µs 達到 1.14 V，最後穩定在 1.2778 V，峰對峰漣波為 2.55 mV。輸出電壓隨 VREF 平穩上升，在 22.5 µs 達到 1.782 V（最終值的 99 %），8～32 µs 之間輸出電壓的最大值為 1.8031 V，過衝量僅 0.17 %。

2-7 PWM 控制迴路（PWM）




圖 2.7 PWM 控制迴路方塊圖

PWM 控制迴路如圖 2.7 所示，由誤差放大器、補償網路、鋸齒波產生器與 PWM 比較器組成。誤差放大器比較回授電壓 VOUTR 與 VREF 並輸出 VCOMP，PWM 比較器再將鋸齒波 RAMP 與 VCOMP 比較，產生 PWM_QB。

2-7-1 誤差放大器與補償網路




圖 2.8 誤差放大器

誤差放大器如圖 2.8 所示，為一個以 PMOS 為輸入差動對、NMOS 電流鏡為主動負載的單級放大器，正端輸入為回授電壓 VOUTR，負端為參考電壓 VREF。

回授電壓由 RFB_TOP（3 kΩ）與 RFB_BOT（7.365 kΩ）分壓得到，迴路穩定時 VOUTR = VREF，因此輸出電壓為：

$$V_{OUT} = V_{REF} \times (1 + R_{FB_TOP} / R_{FB_BOT}) \tag{2.4}$$

以 VREF = 1.2778 V 代入式(2.4)可得 1.7983 V，與模擬得到的重載平均輸出 1.7999 V 相近。分壓電阻上並聯 4.7 pF 的前饋電容 CFF，在高頻提供額外的相位領先。

誤差放大器輸出端接有 lead-lag 補償網路：RZ_PWM 與 CZ_PWM 串聯後接地，產生一個低頻零點；CP_PWM 直接接在輸出端，產生一個高頻極點。其頻率分別為：

$$f_Z = 1 / (2\pi \times R_Z \times C_Z) \approx 49.7\ \text{kHz} \tag{2.5}$$

$$f_P = 1 / (2\pi \times R_Z \times C_P) \approx 452\ \text{kHz} \tag{2.6}$$

此補償網路的目的是在約 250 kHz 附近（設計過程中觀察到工作週期包絡振盪的頻率）提供相位領先，增加迴路的相位邊限。重載穩態時 VCOMP 在 1.131 V～1.186 V 之間變化，峰對峰值為 55.5 mV。

2-7-2 鋸齒波產生器




圖 2.9 鋸齒波產生器

鋸齒波產生器[6]如圖 2.9 所示。PMOS M1 作為電流源，以固定電流 I 對電容 C2（200 pF）充電，使 RAMP 線性上升。比較器透過 RHYS_A 與 RHYS_B 形成正回授，產生上、下兩個門檻電壓：當 RAMP 超過上門檻時，比較器輸出 CLK 變為高電位，開啟 M2 使 C2 快速放電；當 RAMP 低於下門檻時 CLK 回到低電位，M2 關閉，C2 重新充電。鋸齒波的頻率約為：

$$f_{SW} \approx I / (C_2 \times \Delta V_{TH}) \tag{2.7}$$

其中 ΔV_{TH} 為上下門檻的差值。模擬中以 CLK 量測 42 μs 之後連續 16 個週期，平均頻率為 2.2157 MHz，連續 8 個週期的週期長度在 451.0 ns～451.9 ns 之間，頻率非常穩定。

2-7-3 PWM 比較器




圖 2.10 比較器電路（CMP01）

PWM 比較器使用如圖 2.10 所示的比較器 CMP01，此比較器也用於 PFM 比較器、PG 比較器、鋸齒波產生器與導通時間產生器中。輸入級為 PMOS 差動對，負載中加入交叉耦合的 MN3 與 MN4 形成正回授[7]，用來加快輸出翻轉，並抑制輸入訊號在門檻附近時因雜訊而反覆觸發。輸出級將差動訊號轉為單端，再經兩級反相器緩衝以推動後級負載。

2-8 PFM 控制迴路（PFM）




圖 2.11 PFM 控制迴路方塊圖

PFM 控制迴路如圖 2.11 所示，由 PFM 比較器、RS 栓鎖器、導通時間產生器以及參考電壓濾波與快速啟動電路組成。

2-8-1 PFM 比較器與 RS 栓鎖器

PFM 比較器將回授電壓 VOUTR2（由 3 kΩ 與 7.52 kΩ 分壓）與濾波後的參考電壓 VREF_PFM 比較。當輸出電壓下降使 VOUTR2 低於 VREF_PFM 時，比較器輸出 S1 觸發 RS 栓鎖器[8]，使 PFM_QB 變為低電位，經多工器與死區電路開啟上臂 PMOS，開始一個導通脈衝。

表 2.1 RS 栓鎖器真值表

S	R	Q	QB
0	0	不變	不變
0	1	0	1
1	0	1	0
1	1	0（重置優先）	1

本專題的 RS 栓鎖器由 NOR 閘組成，並在 S 輸入端加入一個反相器與 NOR 閘，使有效的設定訊號為 S AND (NOT R)。因此當 S 與 R 同時為 1 時，栓鎖器會被重置（Q = 0），避免出現不允許的狀態，同時確保導通時間結束的重置訊號一定能關閉脈衝。

2-8-2 導通時間產生器




圖 2.12 導通時間產生器

導通時間產生器如圖 2.12 所示。PFM_QB 為高電位（未導通）時，M2 將 C1（1.05 pF）保持在放電狀態；脈衝開始後 PFM_QB 變為低電位，M2 關閉，PMOS 電流源 M1 以固定電流 ION 對 C1 充電。當 C1 的電壓達到 VREF 時，比較器輸出 RAMP_RST 重置 RS 栓鎖器，結束這次導通。導通時間為：

$$t_{ON} = C_1 \times V_{REF} / I_{ON} \tag{2.8}$$

導通時間結束後由下臂 NMOS 續流，直到零電流偵測電路在電感電流接近零時將其關閉（見 2-9 節）。本專題調整 C1 為 1.05 pF，使 50 mA 時 PFM 的脈衝週期約為 445 ns，與 PWM 頻率相近。

2-8-3 參考電壓濾波與快速啟動

PFM 比較器直接比較電壓大小，參考電壓上的雜訊會直接造成脈衝時間的抖動。因此 VREF 先經 200 kΩ 與 47 pF 的 RC 濾波（時間常數約 9.4 μs）得到 VREF_PFM。模擬中輕載時 VREF 的峰對峰漣波為 1.04 mV，濾波後的 VREF_PFM 只剩 0.093 mV。

然而 9.4 μs 的時間常數會讓 VREF_PFM 在軟啟動期間跟不上 VREF。因此加入快速啟動電路 PFM_REF_START：啟動初期以一條 22 kΩ 的支路與 200 kΩ 並

聯，使時間常數降為約 0.93 μs；當 PG 訊號經 2 MΩ 與 10 pF 的延遲後產生 REF_READY（約 31.7 μs），才切斷這條支路，只保留強濾波。VREF 與 VREF_PFM 的差值在 20 μs 時為 9.4 mV，30 μs 時降為 0.44 mV，62 μs 時為 0.32 mV。

模擬中，輕載時在 62 μs 之後連續 8 個脈衝的週期為 443.4 ns～452.4 ns，70 μs 之後為 448.0 ns～452.3 ns。

2-9 PWM/PFM 模式偵測（PWM/PFM detect）




圖 2.13 PWM/PFM 模式偵測方塊圖

PWM/PFM 模式偵測方塊如圖 2.13 所示，包含電源良好（PG）比較器、零電流偵測與二極體模擬電路，以及模式偵測電路。

2-9-1 電源良好比較器（Power Good）

PG 比較器將 VREF_FIX 與回授電壓 VOUTR2 比較，當輸出電壓上升到接近穩壓值時 PG 變為高電位。PG 訊號有三個用途：在輸出建立之前停止模式偵測、作為參考電壓快速啟動電路切換的時間依據，以及限制零電流偵測只在輸出建立後才有效。

2-9-2 零電流偵測與二極體模擬

在下臂 NMOS 導通期間，電感電流 I_L 由地經 NMOS 流向輸出，切換節點的電壓為 $SW = -I_L \times R_{DS(on)}$，為負值；當電感電流下降到零時，SW 會上升到 0 V。

零電流比較器 CMP_ZCD 以 GND 為基準比較 SW 的電壓，即可偵測電感電流是否降到零。

由於比較器與驅動器都有延遲，若在電流剛好為零時才開始關閉 NMOS，實際關閉時電流已經反向。因此 SW 先經過 100 Ω 的 RZCD_SENSE，再由 45 kΩ 的 RZCD_LEAD 從 VDD 注入一個小偏移，使感測電壓比 SW 高約：

$$\Delta V = V_{DD} \times 100\ \Omega / (45\ k\Omega + 100\ \Omega) \approx 7.3\ mV \tag{2.9}$$

如此一來，比較器會在 SW 約為−7.3 mV、電感電流還是正值時就提前觸發，用來補償電路延遲。

二極體模擬電路 PFM_DIODE_GATE 將零電流比較器的輸出與「下臂確實已導通」的訊號（MNC 及其經 20 kΩ、1 pF 延遲後的複本）做 AND，以遮蔽 NMOS 剛導通時的切換暫態。條件成立時 RS 栓鎖器設定 PFM_IDLE，使 PFM_LS_ALLOW 變為低電位，死區電路就會停止下臂導通；下一個上臂脈衝開始時栓鎖器被重置。在 PWM 模式下 MODE＝1，PFM_LS_ALLOW 恆為高電位，下臂維持一般的同步整流操作。

模擬中，輕載時（62～71 μs）電感電流的範圍為−11.7 mA～149 mA，反向電流被限制在約 12 mA 以內；PFM_IDLE 在輕載時會拉到 3.3 V，重載時則保持在 0 V。

2-9-3 模式偵測電路

模式偵測電路利用一個計時電容 C_TMR（8 pF）來判斷電路是否還有零電流事件。PMOS M_CHG 以固定電流 I_{CHG} 持續對 C_TMR 充電；每當偵測到有效的零電流事件（下臂導通期間 SW 過零，或 PFM_IDLE 成立，且 PG 為高電位），ZCD_SEEN 就開啟 M_DIS 將 C_TMR 放電。C_TMR 的電壓 N_TMR 再由比較器 CMP_MODE 與 VREF_FIX 比較：

1. 輕載時每個週期都會出現零電流事件，N_TMR 不斷被放電，維持在低電位，MODE = 0（PFM）。
2. 重載時電感電流不會降到零，N_TMR 持續充電，超過 VREF_FIX 後 MODE = 1（PWM）。

N_TMR 從 0 充電到 VREF_FIX 所需的時間決定了切換到 PWM 的延遲：

$$t_{DET} = C_{TMR} \times V_{REF_FIX} / I_{CHG} \quad (2.10)$$

另外，在 PG 成立並偵測到第一次有效的零電流事件之前，ARM 栓鎖器的 ARMEDB 保持高電位，以 M_TMR_RST 將 N_TMR 固定在 0 V，避免啟動期間輸出尚未建立時誤判為重載。模擬中 ARM 在 25.8 μs 時才被設定，0～32 μs 的啟動期間 N_TMR 最高只到 0.31 V，MODE 最高 0.039 V，沒有誤切換到 PWM。

2-10 多工器（MUX2）




圖 2.14 多工器電路

多工器如圖 2.14 所示，由一個反相器、兩個 AND 閘與一個 OR 閘組成，依 MODE 選擇輸出的工作週期訊號：

$$VDUTY_SEL = (NOT\ MODE \cdot PFM_QB) + (MODE \cdot PWM_QB) \quad (2.11)$$

表 2.2 多工器真值表

MODE	輸出 VDUTY_SEL	操作模式
0	PFM_QB	PFM（輕載）
1	PWM_QB	PWM（重載）

2-11 死區控制電路（DEAD_ZONE）




圖 2.15 死區控制電路

同步降壓轉換器的上臂 PMOS 與下臂 NMOS 若在切換瞬間同時導通，VDD 會經兩顆電晶體直接短路到地，產生很大的貫穿電流。死區控制電路[9]如圖 2.15 所示，在 VDUTY_SEL 與兩顆功率電晶體之間插入一段兩者都關閉的時間（死區時間）。

本專題的死區電路採用互鎖架構：上臂必須等到下臂的控制訊號 VN 經延遲單元確認已關閉後才會開啟，下臂也必須等上臂的控制訊號 VP 經延遲後確認已關閉才會開啟。延遲單元 DLY_CELL 由反相器、60 kΩ 電阻與 30 fF 電容組成。PFM_LS_ALLOW 以 AND 閘接在下臂路徑的互鎖迴路內，讓互鎖的回授能看到下臂實際已被停止的狀態。

模擬中，上臂與下臂的閘極訊號在切換時不會同時處於導通狀態。

2-12 驅動器（Driver）

功率電晶體的閘極電容很大，死區電路的輸出無法直接驅動，因此上臂與下臂各使用一組四級的分段式反相器鏈，逐級放大驅動能力。四級反相器串接後輸出與輸入同相，各級元件尺寸如下表所示（W/L = 2 μm / 0.35 μm，M 為並聯數）：

表 2.3 驅動器各級尺寸

級數	PMOS	NMOS	驅動對象
INV	M = 2（4 μm）	M = 1（2 μm）	DRV1

級數	PMOS	NMOS	驅動對象
INV_DRV1	M = 6（12 μm）	M = 3（6 μm）	DRV2
INV_DRV2	M = 30（60 μm）	M = 10（20 μm）	DRV3
INV_DRV3	M = 400（800 μm）	M = 200（400 μm）	功率 MOS 閘極

功率電晶體 MP 的總寬度為 21,000 μm（30 μm × 700），MN 為 10,500 μm（30 μm × 350），通道長度皆為 0.35 μm。

2-13 功率級與輸出濾波

表 2.4 功率級與回授網路元件值

元件	數值	說明
MP	W/L = 30 μm / 0.35 μm × 700	上臂功率 PMOS
MN	W/L = 30 μm / 0.35 μm × 350	下臂功率 NMOS
L1	1.7 μH	輸出電感
C1 / RESR	20 μF / 20 mΩ	輸出電容與等效串聯電阻
R_SNUB / C_SNUB	220 Ω / 100 pF	SW 節點 RC snubber
RFB_TOP / RFB_BOT	3 kΩ / 7.365 kΩ	PWM 回授分壓（VOUTR）
CFF	4.7 pF	前饋電容
RFB2_TOP / RFB2_BOT	3 kΩ / 7.52 kΩ	PFM 與 PG 回授分壓（VOUTR2）

切換節點 SW 上的寄生電感與電容會在切換瞬間產生約 27 MHz 的振鈴，因此在 SW 與地之間加入 220 Ω 與 100 pF 串聯的 RC snubber 吸收振鈴能量。輸出電容的 20 mΩ ESR 在 PWM 迴路中提供一個零點，有助於維持迴路的相位邊限。

本專題使用兩組回授分壓電阻。PWM 迴路由誤差放大器調節 VOUTR 的平均值等於 VREF；PFM 迴路則是在 VOUTR2 低於門檻時才送出脈衝，輸出電壓的平均值並不等於觸發門檻。以 VREF = 1.2778 V 計算，PFM 的觸發門檻對應的輸出電壓約為 1.7876 V，而模擬得到的 PFM 平均輸出為 1.8030 V，高出約 15 mV。因此兩組分壓的下電阻分開調整（7.365 kΩ 與 7.52 kΩ），使 PWM 與 PFM 兩種模式的輸出電壓都落在 1.80 V 附近。

2-14 降壓轉換器效能指標

2-14-1 輸出漣波（Output Ripple）

輸出漣波是穩態時輸出電壓的峰對峰值，越小代表輸出越穩定：

$$\Delta V_{OUT} = V_{OUT,max} - V_{OUT,min} \tag{2.12}$$

2-14-2 負載調節率（Load Regulation）

負載調節率衡量負載電流改變時輸出電壓的變化程度，本專題以輕載與重載的平均輸出電壓計算：

$$\text{Load Regulation} = |V_{OUT,heavy} - V_{OUT,light}| / V_{OUT,light} \times 100\ \% \tag{2.13}$$

2-14-3 線性調節率（Line Regulation）

線性調節率衡量輸入電壓改變時輸出電壓的變化程度，定義為 $\Delta V_{OUT} / \Delta V_{IN}$。本階段的模擬固定輸入電壓為 3.3 V，尚未進行輸入電壓掃描，線性調節率將於下一階段補充。

2-14-4 轉換效率（Efficiency）

轉換效率為輸出功率與輸入功率的比值。本專題的輸入功率以電源 VDD 在量測區間內的平均電流計算，包含功率級與所有控制電路的消耗：

$$\eta = P_{OUT} / P_{IN} = (V_{OUT} \times I_{OUT}) / (V_{IN} \times I_{IN,avg}) \times 100\ \% \tag{2.14}$$

2-14-5 暫態響應（Transient Response）

暫態響應描述負載電流突然改變時輸出電壓的變化，包括負載增加時的下衝（Undershoot）、負載減少時的過衝（Overshoot），以及輸出電壓回到穩態所需的時間。

第三章 前模擬結果

3-1 模擬環境與測試條件

本專題使用 PrimeSim HSPICE W-2024.09-1 進行電晶體層級的暫態模擬，元件模型為 TSMC 0.18 μm 之 3.3 V 元件（PCH3、NCH3、pnp10），製程角落為 TT、溫度 25 °C。模擬時間為 80 μs，時間步階 1 ns，使用 GEAR 積分法。輸入電壓固定為 3.3 V，負載電流在 32 μs 時由 50 mA 以 100 ns 的上升時間跳到 500 mA，維持 20 μs 後回到 50 mA，各量測項目所使用的時間區間如表 3.1 所示。

表 3.1 模擬量測區間

時間區間	負載	量測內容
0～32 μs	50 mA	啟動與軟啟動
42～51 μs	500 mA	重載 PWM 穩態
62～71 μs、70～79 μs	50 mA	輕載 PFM 穩態
62～79 μs	50 mA	輕載長時間區間
32 μs、52 μs	50 ↔ 500 mA	負載暫態與模式切換

整體前模擬涵蓋輸出電壓的啟動過程、負載跳變時的暫態響應以及 MODE 訊號隨負載切換的情形，各項模擬結果與波形分析分別於後續各節進行說明。

3-2 啟動與軟啟動

模擬中，輸出電壓在 22.5 μs 時達到最終值的 99 %（1.782 V），並在 28.1 μs 時第一次到達 1.8 V；啟動期間輸出電壓最大值為 1.8031 V，過衝為 0.17 %。REF_READY 在 31.7 μs 時成立，啟動期間 MODE 保持在 PFM，沒有誤切換。

3-3 重載 PWM 穩態

模擬中，42～51 μs 之間重載 500 mA 的平均輸出電壓為 1.7999 V，最小值 1.7975 V、最大值 1.8022 V，輸出漣波為 4.70 mV。切換頻率為 2.2157 MHz，MODE 維持在 3.27 V 以上（PWM 模式）。

3-4 輕載 PFM 穩態

模擬中，輕載 50 mA 在 62～71 μs 之間平均輸出電壓為 1.8030 V，輸出漣波為 3.32 mV；在較長的 62～79 μs 區間內平均輸出電壓同樣為 1.8030 V，漣波為 3.42 mV，MODE 最高只有 0.03 V（PFM 模式）。

在 70～79 μs 區間中，輸出電容本身的電壓漣波只有 0.74 mV，ESR 上的電壓漣波則有 3.22 mV，可見輕載時的輸出漣波主要來自電容的 ESR。

3-5 負載暫態響應

模擬中，負載由 50 mA 跳到 500 mA 時，跳變前（28～31.9 μs）輸出電壓在 1.7975 V～1.8030 V 之間，跳變後輸出電壓最低降到 1.7917 V，相對於 1.8 V 的下衝為 8.3 mV（0.46 %）。

負載由 500 mA 回到 50 mA 時，輸出電壓最高升到 1.8133 V，相對於 1.8 V 的過衝為 13.3 mV（0.74 %）；52～60 μs 之間輸出電壓的擺幅為 13.5 mV。

3-6 模式切換

模擬中，負載在 32 μs 增加後，電感電流不再降到零，N_TMR 開始充電，MODE 在 34.03 μs 升到高電位，PFM 切換到 PWM 的延遲為 2.04 μs。負載在 52 μs 減少後，零電流事件重新出現使 N_TMR 放電，MODE 在 53.14 μs 降回低電位，PWM 切換到 PFM 的延遲為 1.14 μs。

3-7 轉換效率

表 3.2 轉換效率計算

負載	$V_{OUT,avg}$	P_{OUT}	$I_{IN,avg}$	P_{IN}	效率 η
500 mA（42～51 μs）	1.7999 V	0.900 W	293.9 mA	0.9699 W	92.8 %
50 mA（62～71 μs）	1.8030 V	0.0902 W	34.88 mA	0.1151 W	78.3 %

效率的計算方式如表 3.2 所示。重載 500 mA 時效率約為 92.8 %，輕載 50 mA 時約為 78.3 %。由於輸入功率包含所有控制電路的消耗，輕載時 8 組偏壓電路、各比較器與放大器的靜態功耗占輸出功率的比例變高，推測這是輕載效率較低的主要原因，後續將以模擬分離各區塊的靜態電流加以確認。

3-8 前模擬數據整理

表 3.3 前模擬數據表

項目	輕載 50 mA（PFM）	重載 500 mA（PWM）
平均輸出電壓	1.8030 V	1.7999 V
輸出漣波	3.32 mV	4.70 mV
切換頻率 / 脈衝週期	443～452 ns	2.2157 MHz
轉換效率	78.3 %	92.8 %
負載調節率	0.171 %（ΔV_{OUT} = 3.1 mV，ΔI_{OUT} = 450 mA）	
模式切換延遲	PWM → PFM：1.14 µs	PFM → PWM：2.04 µs
負載暫態	Overshoot：+13.3 mV	Undershoot：−8.3 mV
啟動時間（99 %）／過衝	22.5 µs ／ 0.17 %	

表 3.4 Performance Comparison

	設計目標	This work（前模擬）	前屆專題（後模擬）	[10]	[5]
Process	0.18 µm	0.18 µm	0.18 µm	0.18 µm	0.18 µm
V_{IN}	3.3 V	3.3 V	3.1～6.85 V	5 V	2.1～3.3 V
V_{OUT}	1.8 V	1.8 V	1.8 V	1.8 V	1.2～1.8 V
Control	PWM/PFM	PWM/PFM 自動切換	PWM + ZCD	SIMO	Dual-Mode
Inductor	1.7 µH	1.7 µH	4.7 µH	47 µH	4.7 µH
Capacitor	20 µF	20 µF	10 µF	4.7 µF	10 µF
I_{LOAD}	50～500 mA	50～500 mA	50～300 mA	52 mA	1～300 mA
f_{SW}	≈ 2.2 MHz	2.22 MHz	508 kHz	500 kHz	1 MHz
Ripple	< 10 mV	3.32 mV（50 mA） 4.70 mV（500 mA）	5.24 mV（50 mA） 9.03 mV（300 mA）	N.A.	9 mV

	設計目標	This work （前模擬）	前屆專題 （後模擬）	[10]	[5]
Peak Efficiency	> 85 %	92.8 %	90.8 %	87.4 %	96.1 %

由表 3.4 可知，本專題在前模擬階段已達成 1.8 V 穩壓、漣波小於 10 mV 以及重載效率高於 85 %的目標，且切換頻率較高，可使用較小的電感。需要注意的是，前屆專題的數據為後模擬結果，本專題目前為前模擬結果，尚未包含佈局寄生效應的影響。

國立雲林科技大學 National Yunlin University of Science & Technology

第四章 結論與未來展望

4-1 結論

本專題設計了一個具 PWM/PFM 自動模式切換的同步降壓型直流轉換器，以 TSMC 0.18 μm 製程之 3.3 V 元件實現，並以 HSPICE 完成電晶體層級的前模擬。在輸入 3.3 V、輸出 1.8 V 的條件下，重載 500 mA 時電路操作於約 2.22 MHz 的 PWM 模式，平均輸出電壓 1.7999 V、漣波 4.70 mV、效率約 92.8 %；輕載 50 mA 時自動切換至 PFM 模式，平均輸出電壓 1.8030 V、漣波 3.32 mV、效率約 78.3 %，負載調節率為 0.171 %。

在輕載時，零電流偵測搭配提前關斷的偏移設計，將電感反向電流限制在約 12 mA 以內；模式偵測電路能在負載改變後 1.1～2.0 μs 內完成模式切換，且在啟動期間不會誤切換。兩組獨立調整的回授分壓使 PWM 與 PFM 的輸出電壓都維持在 1.80 V 附近，參考電壓的濾波與快速啟動電路則讓 PFM 的脈衝週期穩定在 443 ns～452 ns 之間。

4-2 未來展望

目前專題已完成前模擬，接下來預計進行以下工作：

1. 補齊各子電路的單獨特性模擬，例如誤差放大器的增益與相位邊限、比較器延遲以及死區時間。
2. 進行輸入電壓掃描以求得線性調節率，並完成製程角落（FF、SS、FS、SF）與溫度變化的模擬。
3. 分析輕載時各區塊的功耗分佈，降低控制電路的靜態電流，以提升輕載效率。
4. 驗證負載低於 50 mA 時 PFM 脈衝頻率隨負載下降的行為。
5. 以 Virtuoso 完成電路佈局，通過 DRC 與 LVS 驗證後進行後模擬，確認寄生效應對效率、漣波與模式切換的影響。

參考文獻

[1] G. Ignace and J. Sha, "Current-Mode Pulse-Train Control Techniques for Buck Converter: Inductor-Current PT and Capacitor-Current PT," *2024 IEEE 2nd International Conference on Power Science and Technology (ICPST)*, Dali, China, pp. 524-529, 2024.

[2] R. R. Khorasani, X. Li, J. W. Kim, P. Murali, R. Sharma and M. Swaminathan, "Package Power Delivery Architecture for High Performance Computing Systems With a 1 kW IVR Operated in CCM-DCM Boundary Mode Condition," *2024 IEEE 74th Electronic Components and Technology Conference (ECTC)*, Denver, CO, USA, pp. 285-292, 2024.

[3] Y.-L. Chao, C.-J. Tsai, Y.-M. Chen and C.-J. Chen, "A Ramp Integrating Capacitor Current Constant On-time (RICCCOT) Controlled Buck Converter with High Noise Immunity in DCM," *2024 IEEE Applied Power Electronics Conference and Exposition (APEC)*, Long Beach, CA, USA, pp. 2144-2147, 2024.

[4] S. Zhou, G. Zhou, M. He, S. Mao, H. Zhao and G. Liu, "Stability Effect of Different Modulation Parameters in Voltage-Mode PWM Control for CCM Switching DC–DC Converter," in *IEEE Transactions on Transportation Electrification*, vol. 10, no. 2, pp. 2408-2422, June 2024.

[5] C. Xu, X. Liao, P. Fu, Y. Li and L. Liu, "A Dual-Mode Buck Converter with Light-Load Efficiency Improvement and Seamless Mode Transition Technique," in *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 32, no. 10, pp. 1782-1791, Oct. 2024.

[6] J.-J. Chen, P.-N. Shen and Y.-S. Hwang, "A High-Efficiency Positive Buck–Boost Converter With Mode-Select Circuit and Feed-Forward Techniques," in *IEEE Transactions on Power Electronics*, vol. 28, no. 9, pp. 4240-4247, Sept. 2013.

[7] S. Nanda, A. S. Panda and G. L. K. Moganti, "A novel design of a high speed hysteresis-based comparator in 90-nm CMOS technology," *2015 International Conference on Information Processing (ICIP)*, Pune, India, pp. 388-391, 2015.

[8] K. Mbarek, S. Ghedira, F. O. Rziga and K. Besbes, "Design and Analysis of Nonvolatile Memristor-based S-R Latch," *2020 IEEE International Conference on Design & Test of Integrated Micro & Nano-Systems (DTS)*, Hammamet, Tunisia, pp. 1-5, 2020.

[9] C. F. Lee and P. K. T. Mok, "A monolithic current-mode CMOS DC-DC converter with on-chip current-sensing technique," in *IEEE Journal of Solid-State Circuits*, vol. 39, no. 1, pp. 3-14, Jan. 2004.

[10] T. Zekorn, F. Schimkat, K. Vohl, E. Wehr, R. Wunderlich and S. Heinen, "A High-Voltage Single-Inductor Multiple-Output DC-DC Buck Converter for the Power Management Unit of a Gate-Shaping Digital Gate Driver," *2024 IEEE International Symposium on Circuits and Systems (ISCAS)*, Singapore, pp. 1-5, 2024.

National Yunlin University of Science & Technology