國立雲林科技大學電子工程系
實務專題

A Highly Efficient DC-DC Buck Converter Based on PWM Technique

基於 PWM 技術之高效的直流轉直流電壓轉換器

指導教授: 郭 柏 佑 博士

專題學生:

蘇宇祥 (四電子四 A / B11013007)

張祐嘉 (四電子四 B / B11013113)

李欣珮 (四電子四 B / B11013164)

中華民國 114 年 05 月

國立雲林科技大學電子工程系
實務專題研究成果審定書

A Highly Efficient DC-DC Buck Converter Based on PWM Technique

基於 PWM 技術之高效的直流轉直流電壓轉換器

專題學生:

蘇宇祥 (四電子四 A / B11013107)

張祐嘉 (四電子四 B / B11013113)

李欣珮 (四電子四 B / B11013164)

本報告書已具備本校實務專題研究訓練之能力

指導教授：郭柏佑 (簽章)

中華民國 114 年 5 月 6 日

國立雲林科技大學機構典藏實務專題報告授權同意書

本授權書所授權之報告為本組在國立雲林科技大學 電子工程 系 晶片與系統 組 113 學年度第 二 學期修習實務專題課程之報告。

專題報告名稱：基於 PWM 技術之高效的直流轉直流電壓轉換器

本組就具有著作財產權之報告全文資料，同意提供本校圖書館進行機構典藏，並同意圖書館因典藏之目的就該資料進行必要之數位化重製，且依圖書館法、著作權法規定以電子形式透過單機、網際網路、無線網路或其他公開傳輸方式，提供用戶進行檢索、瀏覽、下載、傳輸、列印等。

上述授權內容均無須訂立讓與及授權契約書。依本授權之發行權為非專屬性發行權利。依本授權所為之收錄、重製、發行及學術研發利用均為無償。

本組擔保本著作係著作人之原創性著作，並未侵害任何第三人之智慧財產權。倘若有抄襲行為進而造成侵害他人著作權之情形，願自行負擔相關法律責任。

請勾選電子全文檔授權公開年限(若有商機、專利及發表等考量者，得勾選延後公開)：

■ 立即公開　□ 一年後公開　□ 二年後公開　□ 三年後公開
□ 四年後公開　□ 五年後公開　□ 延後至___年後公開

指導老師簽名：郭柏佑

學生簽名：蘇宇祥　學號：B11013007
李依琍　B11013164
張祐嘉　B11013113

（親筆正楷）　（務必填寫）

中 華 民 國 114 年 5 月 6 日

目錄

目錄 i
圖目錄 ii
表目錄 iii
中文摘要 0
Abstract 1
致謝 2
第一章 緒論 3
1-1 研究動機 3
1-2 研究目的 3
1-3 研究方法 3
1-4 研究流程 4
第二章 切換式直流轉直流降壓轉換器 5
2-1 切換式轉換器 5
2-2 本次研究設計架構 6
2-3 Buck Converter 工作模式 7
2-4 二階放大器（Two Stage OPA） 9
2-5 遲滯比較器（Comparator） 11
2-6 鋸齒波產生器（Sawtooth Generator） 13
2-7 RS 栓鎖器（RS Latch） 14
2-8 死區控制電路（Deadtime Control Circuit） 15
2-9 脈波寬度調變（PWM）電路架構 17
2-10 零電流檢測電路（Zero Current Detector, ZCD） 18
2-11 降壓穩壓器效能指標 19
第三章 電路模擬結果和佈局圖 20
3-1 模擬結果 20
3-2 電路佈局設計 22
3-3 電路模擬數據比較 23
第四章 結論與未來展望 24
參考文獻 25

圖目錄

圖 1. 1 研究流程圖 4
圖 2. 1 切換式降壓轉換器[1] 5
圖 2. 2 本次研究之設計架構 6
圖 2. 3 CCM 工作模式示意圖 7
圖 2. 4 DCM 工作模式示意圖 8
圖 2. 5 二階放大器 9
圖 2. 6 二階放大器後模擬結果 10
圖 2. 7 遲滯比較器[7] 11
圖 2. 8 上升暫態響應 12
圖 2. 9 下降暫態響應 12
圖 2. 10 鋸齒波產生器[8] 13
圖 2. 12 RS 栓鎖器電路[9] 14
圖 2. 13 死區電路[9] 15
圖 2. 14 死區電路模擬結果（上升） 16
圖 2. 15 死區電路模擬結果（下降） 16
圖 2. 16 PWM 電路架構 17
圖 2. 17 PWM 模擬結果 17
圖 2. 18 ZCD 電路架構 18
圖 2. 19 改善前 22
圖 2. 20 改善後 22
圖 2. 21 線性調節率 19
圖 2. 22 負載調節率 19
圖 3. 1 Undershoot 響應(50mA～300mA) 20
圖 3. 2 Overshoot 響應（300mA～50mA） 20
圖 3. 3 ZCD 電路輸出訊號與原訊號之比較 21
圖 3. 4 Layout 佈局圖 22

國立雲林科技大學 National Yunlin University of Science & Technology

表目錄

表 2. 1 RS 栓鎖器真值表 14

表 3. 1 後模擬數據表 21

表 3. 2 Performance Comparison 23

國立雲林科技大學 National Yunlin University of Science & Technology

中文摘要

本篇專題使用 PWM 技術，使 DC-DC Buck Converter 在高速切換下，能夠迅速完成暫態響應並使輸出電壓更加穩定。透過電容的充放電特性，設計了鋸齒波產生器，使其在500kHz的切換頻率下工作。電路中的偵測器負責監測輸出端的電壓變化，當電壓發生波動時，脈衝寬度調變(Pulse-width modulation, PWM)會自動調整工作週期來穩定電壓。此設計能夠有效減少過度波動，進而提升暫態響應的速度與效果。

此電路架構由降壓開關電路、穩壓電路、Bandgap 電路、誤差放大器、RS 栓鎖器、鋸齒波產生器、遲滯比較器、Deadtime 電路所組成，並透過加入零電流檢測電路（Zero Current Detector, ZCD）進一步降低 MOS 的工作週期與輸出漣波電壓、以提高電路穩定性以及效率。此降壓轉換器電路預計設計在輸入電壓為 3.3V、輸出電壓為 1.8V 及負載 50~300mA 時，預期模擬結果為輕 / 重載效率高於 85%。

此專題電路使用 TSMC 0.18μm CMOS Mixed Signal RF General Purpose Standard Process FSG Al 1P6M 製程來實現。

關鍵字：DC-DC 降壓轉換器、PWM 控制、ZCD

Abstract

This study uses PWM technology to enable the DC-DC Buck Converter to quickly complete the transient response and make the output voltage more stable under high-speed switching.

A sawtooth wave generator was designed using the charge and discharge characteristics of a capacitor, enabling it to operate at a switching frequency of 500kHz. A detector within the circuit monitors voltage changes at the output; when fluctuations occur, pulse-width modulation (PWM) automatically adjusts the duty cycle to stabilize the voltage. This design effectively reduces excessive oscillations, thereby improving the speed and performance of the transient response.

This circuit architecture consists of a buck switching circuit, voltage regulation circuit, bandgap reference, error amplifier, RS latch, sawtooth wave generator, hysteresis comparator, and deadtime circuit. The addition of a Zero Current Detector (ZCD) further reduces the MOSFET duty cycle and output ripple voltage, enhancing circuit stability and efficiency.

This buck converter circuit is expected to be designed when the input voltage is 3.3V, the output voltage is 1.8V and the load is 50~300mA. The expected simulation results are light/heavy load efficiency higher than 85%.

The proposed circuit is implemented using TSMC 0.18μm CMOS Mixed Signal RF General Purpose Standard Process FSG Al 1P6M.

Keywords: DC-DC buck converter, PWM control, ZCD

致謝

首先要感謝我們的指導教授 郭柏佑 博士，在大二進入實驗室甄選至今近 2 年的時間，教導我們非常多有關電路設計的知識，使我們在問題解決方面都有極大的進步，可以順利完成專題報告，真的非常感謝您。

感謝實驗室碩士班劉祥德學長、唐隆勝學長、王偉捷學長、梁中豪學長在研究專題電路設計時，對我們的照顧以及電路觀念的指導，使我們受益匪淺。

最後，我們想將此專題報告呈現給所有支持與鼓勵我們的師長、學長及同學們，真的非常謝謝你們。

國立雲林科技大學 National Yunlin University of Science & Technology

第一章 緒論

1-1 研究動機

隨著科技日新月異，電子產品的設計逐漸向輕便、可攜帶方向發展。在當今的可攜式設備中，系統單晶片（System-on-Chip, SoC）架構已被廣泛使用。其中電源的穩定性和快速響應時間更是關鍵，特別是在裝置進行開啟與休眠模式之間切換時，如何有效降低電源波動與迅速恢復電壓準位。藉此優化技術，能為使用者提供更加流暢、穩定的操作體驗，也提升了裝置的整體可靠性。

常見的穩壓器大致分為三種：線性穩壓器、切換式轉換器、切換式電容電壓轉換器。這三種方法各有其優缺，但如何在其中設計出高效、低功耗且占用面積較小的方案，是一個極具挑戰性的問題。

1-2 研究目的

本專題之研究目的為以下幾點：

1. 理解切換式降壓轉換器原理及架構。
2. 研究如何提高 Buck Converter 的效率，減少功率損失。
3. 研究如何在提高效率的同時降低漣波電壓。
4. 以上述條件為基礎，進一步降低布局面積。

1-3 研究方法

透過閱讀IEEE相關文獻以及其他大學論文，研究與降壓轉換器相關的電路設計架構與理論，理解電路的工作原理。並請教學長在設計這類電路方面的經驗，再確定電路的主要架構；包括誤差放大器、遲滯比較器、鋸齒波產生器、死區電路和零電流檢測電路等元件。隨後擬訂定設計的具體規格要求，並使用 HSPICE 進行初步的模擬與參數優化，再利用 VIRTUOSO 軟體繪製完整的電路設計圖，最終透過後模擬來驗證設計是否達到所需的規格，完成整個專題。

1-4 研究流程




圖 1.1 研究流程圖

第二章 切換式直流轉直流降壓轉換器

2-1 切換式轉換器




圖 2. 1 切換式降壓轉換器[1]

切換式轉換器（Switching Power Supply）[1]如圖 2.1 所示，將輸入電壓轉換為所需輸出電壓的電源轉換器。此轉換器可在更寬廣的電壓輸入和輸出電流範圍內達到高效率調節，因此被普遍運用於現代電子產品中。

當電壓輸入時，使電晶體導通並對儲能元件開始充電，當輸出電壓超過預設輸出電壓時，電晶體關閉，儲能元件將電能釋放，使輸出電壓下降；此電路透過 Switch controller 來偵測輸出電壓，決定電晶體是否需要開啟與關閉，反覆進行該步驟後，即可將輸出電壓穩定。

2-2 本次研究設計架構




圖 2. 2 本次研究之設計架構

Buck Converter 的控制方式主要有電壓控制模式（Voltage Control Mode）[2]與電流控制模式（Current Control Mode）[3]兩種，電流控制模式的優點是對負載變化的響應速度較快，但其電路結構複雜、成本高且抗雜訊能力較弱。相比之下，電壓控制模式具有電路簡單、成本低、輸出電壓控制精度高和抗雜訊能力強的優點，但在負載變化的響應速度上較慢。本次研究選擇為電壓控制模式，如圖 2.2 所示，透過誤差放大器及 Type3 補償電路放大輸出訊號，接著，將其與鋸齒波信號進行比較，並根據輸出電壓的變動來調整脈衝寬度調變訊號（PWM），從而控制功率電晶體的開關。

本次專題電路加入了零電流偵測電路（Zero Current Detector, ZCD），當電路進入放電週期時，ZCD 會偵測電感上的電流是否進入負值狀態，若為負值，則關閉 Power NMOS，以降低電路的漣波電壓並提高電路效率。

2-3 Buck Converter 工作模式

2-3-1 連續導通模式（Continuous Conduction Mode, CCM）

連續導通模式（Continuous Conduction Mode, CCM）[4]，是指在一個工作周期內，電感電流恆大於零，如圖 2.3 所示。在負載較小的情況下，CCM 模式的優點更加明顯。這是因為在負載較小時，電感電流的變化幅度較小，因此這種模式可確保電流持續流動，有助於減少電壓波動並提升整體效率。




圖 2. 3 CCM 工作模式示意圖

2-3-2 不連續導通模式（Discontinuous Conduction Mode, DCM）

不連續導通模式（Discontinuous Conduction Mode, DCM）[5]，則是在一個工作周期內，電感電流會下降至零，如圖 2.4 所示。在輕載的情況下，由於負載的電流需求較低，電感電流下降到零的時間較長。在這種情況下，不連續導通模式能提供更高的效率，並減少電磁干擾（Electromagnetic Interference, EMI）。




圖 2. 4 DCM 工作模式示意圖

2-4 二階放大器（Two Stage OPA）




圖 2. 5 二階放大器

二階放大器（Two Stage OPA）[6]，如圖 2.5 所示。M1～M6 電晶體為電流鏡主要是提供放大器所需的偏壓電流，M7～M8 為電流鏡的主動負載，M9～M10 為第一級放大器，並使用 NMOS 作為差動對，第二級由 M12～M13 組成，用於進一步增加訊號幅度以供應給輸出。為了提升電路的穩定性，在第一級與第二級之間加入了米勒電阻與米勒電容。這組米勒補償電路不僅能有效改善頻率響應與相位邊限（Phase Margin），還能將第一級產生的零點（Zero）推移至更高頻率，進而提升放大器的整體穩定性。

二階放大器的後模擬結果如圖 2.6 所示。直流增益（DC Gain）為 91 dB，操作頻寬（Bandwidth）為 38.5 MHz，且相位邊限（Phase Margin）為 60.9°。




圖 2.6 二階放大器後模擬結果

National Yunlin University of Science & Technolo

2-5 遲滯比較器（Comparator）




圖 2. 7 遲滯比較器[7]

本研究採用一種具有遲滯特性的比較器 [7]，如圖 2.7 所示。此比較器設計有兩個閾值電壓，當輸入電壓位於這兩個閾值之間時，輸出電壓將維持不變，藉此可有效避免因雜訊或外部干擾所造成的誤觸發現象，進一步提升電路的穩定性。透過調整 M4、M5、M7、M8 的尺寸，可精確設定遲滯的上下邊界。M11、M12、M13、M14 則作為驅動負載的緩衝級，用以強化輸出訊號的驅動能力與響應速度。相關模擬結果如圖 2.8 與圖 2.9 所示。

模擬結果如下圖所示，上升延遲時間為 2.22nS，下降延遲時間為 7.98nS。




圖 2.8 上升暫態響應




圖 2.9 下降暫態響應

2-6 鋸齒波產生器（Sawtooth Generator）




圖 2. 10 鋸齒波產生器[8]

脈波寬度調變需要一個鋸齒波電壓作為比較基準。圖 2.10 顯示了本次使用的鋸齒波產生器電路 [8]，其中 M1 的源極電壓由一個二階放大器控制，使

$$V_1 = Vref \qquad (2.1)$$

電流大小可透過電阻 R 進行調整：

$$I_1 = V_1/R \qquad (2.2)$$

接著，M2 電流鏡將 I_1 電流複製到 I_2，並由 I_2 為電容 C 充電。當電容電壓超過 VH 值時，CLK 變為 1，此時 M3 導通，使電容 C 開始放電。當電容電壓降至低於 VL 值時，CLK 變為 0，M3 轉為不導通，如此循環即可產生鋸齒波。此鋸齒波訊號的頻率可透過調整電阻 R 和電容 C 的值來改變。

2-7 RS 栓鎖器（RS Latch）




圖 2. 11 RS 栓鎖器電路[9]

表 2. 1 RS 栓鎖器真值表

S	R	Q	$\bar{Q}$
0	0	不變	
0	1	0	1
1	0	1	0
1	1	不允許	

PWM 電路本質上是一個比較器，其輸入的正負端可能受到雜訊影響，如果直接將脈衝寬度輸出連接到開關 MOS，可能會導致比較錯誤，產生異常現象。因此，RS 栓鎖器電路在此處可作為一個除彈跳電路，減少雜訊引起的震盪，從而提高電路的穩定性。圖 2.11 顯示了 RS 電路結構，表 2.1 則列出了 RS 栓鎖器的真值表。

2-8 死區控制電路（Deadtime Control Circuit）




圖 2. 12 死區電路[10]

為了降低電路功耗，將電路中的二極體以一顆 NMOS 取代，以實現同步控制。然而，若使用 PWM 輸出同時控制兩顆開關電晶體，則在切換過程中，兩顆電晶體可能會在短暫時間內同時導通，導致大量電流短路至地，不僅增加功率消耗，還可能損壞元件。為了避免兩顆電晶體同時導通，在 PWM 信號與電晶體之間加入了 Deadtime 電路 [10]，如圖 2.12 所示。此電路可利用反向器陣列來延遲輸出時間，確保兩顆電晶體不會同時開啟，從而降低短路電流的風險並提高電路穩定性。圖 2.13 和圖 2.14 分別展示了模擬結果。




圖 2. 13 死區控制電路模擬結果（上升）




圖 2. 14 死區控制電路模擬結果（下降）

2-9 脈波寬度調變（PWM）電路架構




圖 2. 15 PWM 電路架構

脈波寬度調變（PWM），如圖 2.15 所示，透過比較器將誤差放大器的輸出電壓與鋸齒波訊號進行比較，以產生對應的工作週期。藉由調整工作週期的長短，可精確控制 Power MOS 的開關狀態。圖 2.16 顯示了其模擬結果。




圖 2. 16 PWM 模擬結果

2-10 零電流檢測電路（Zero Current Detector, ZCD）

強制連續導通模式（Forced Continuous Current Mode, FCCM）是指電感電流始終維持在非零狀態的模式。此模式的優點是響應速度快，但缺點是效率較低。為了在輕載（50mA）時使電感電流運作於不連續導通模式（Discontinuous Current Mode, DCM），我們加入了 ZCD（零電流偵測，Zero Current Detector）電路，如圖 2.17 所示。其原理是當電感電流下降至 0A 時，偵測並關閉 Power NMOS，以縮短工作週期，從而提升電路效率。




圖 2. 17 ZCD 電路架構

改善後的漣波電壓與電流變化量相較於改善前提升了 45%，理論上可預期整體電路效率也將有所提升。圖 2.18 和圖 2.19 展示了相應的模擬結果。




圖 2. 17 改善前

Efficiency: 81%




圖 2. 18 改善後

Efficiency: 92.8%

2-11 降壓穩壓器效能指標

2-11-1 線性調節率（Linear Regulation）

線性調節率（Linear Regulation）是用來衡量當輸入訊號變化時，輸出電壓的變化程度。由於穩壓器電路存在各種不理想效應，因此線性調節率無法為 0。理論上，線性調節率越小，代表輸出電壓受輸入變動的影響越低，電路的穩定性也越佳。

$$\text{Linear Regulation} = \frac{\Delta V_{out}}{\Delta V_{in}}\left(\frac{mV}{V}\right) = 6.95\left(\frac{mV}{V}\right)$$




圖 2. 19 線性調節率

2-11-2 負載調節率（Load Regulation）

負載調節率（Load Regulation）是衡量當輸出電流變化時，輸出電壓的變動幅度。此值越小，表示輸出電壓受到負載變化的影響越小，電路的穩定性越高。

$$\text{Load Regulation} = \frac{\Delta V_{out}}{\Delta I_{out}}\left(\frac{mV}{A}\right) = 24.44\left(\frac{mV}{A}\right)$$




圖 2. 20 負載調節率

第三章 電路模擬結果和佈局圖

3-1 模擬結果




圖 3. 1 Undershoot 響應(50mA～300mA)




圖 3. 2 Overshoot 響應（300mA～50mA）




圖 3. 3 ZCD 電路輸出訊號與原訊號之比較

如圖 3.3 所示，本次專題加入了 ZCD 電路。在原架構下，輸出工作週期約為 69.5%，而 ZCD 輸出的控制訊號工作週期僅 18%。這樣的設計可使電路在放電過程中，透過電容緩慢釋放電能，不僅能提升輸出訊號的穩定性，還能進一步提高整體電路效率。

表 3. 1 後模擬數據表

Avg Voltage（50mA）	1.802V	Avg Voltage（300mA）	1.796V
Ripple Voltage（50mA）	5.24mV	Ripple Voltage（300mA）	9.03mV
Efficiency（50mA）	90.8%	Efficiency（300mA）	88.6%

由表 3.1 可知，無論在輕載（50mA）或重載（300mA）情況下，電路效率皆優於本專題所設定的目標。這顯示在輸入電壓變化與負載電流切換的過程中，PWM 控制機制確實發揮了關鍵作用，使電路元件能更有效率地運作，同時能迅速調整並穩定輸出電壓，使其維持在預期的 1.8V 水準，展現出良好的調節與穩壓能力。

3-2 電路佈局設計




圖 3. 4 Layout 佈局圖

佈局面積： 296.76µm * 155.82µm ＝ 46,241.14µm^2

本專題所設計的版圖（Layout）是基於 TSMC 0.18 μm CMOS Mixed Signal RF Standard Process 1P6M 製程實作而成。在設計過程中，特別針對對雜訊較敏感的控制電路進行區域集中配置，以降低干擾影響；而像電阻、電容等被動元件以及 Power MOS 則被安排在電路的外圍區域。這樣的佈局不僅能縮短元件間的連接路徑，提升訊號處理速度，同時也有助於減少雜訊耦合，進一步提升整體系統的穩定性與效能。

3-3 電路模擬數據比較

根據下表 3.2，本次實作成功使 DC-DC Buck Converter 在固定輸入電壓的條件下，穩定輸出 1.8V 電源。此外，透過改進設計，不僅有效降低了輸出訊號的漣波電壓，還進一步提升了電路的整體效率。

表 3. 2 Performance Comparison

	Expected Data	This work	[11]	[12]
Process	0.18μm	0.18μm	0.18μm	0.18μm
Vin	2V～4V	3.1V～6.85V	5V	2.1V～3.3V
Vout	1.8V	1.8V	1.8V	1.2V～1.8V
Ripple Voltage	10mV	Load(50mA): 5.24mV Load(300mA): 9.03mV	N.A.	9mV
Inductor	10μH	4.7μH	47μH	4.7μH
Capacitor	22μF	10μF	4.7μF	10μF
$I_{(load)}$	50mA～300mA	50mA～300mA	52mA	1mA～300mA
Switching Frequency	500KHz	508KHz	500KHz	1MHz
Peak Efficiency	>85%	90.8%	87.4%	96.1%

本專題成功地改善了輸出漣波電壓與整體電路功耗，展現出良好的穩壓效能。然而，對於暫態響應時間仍有優化空間。未來在設計上，可考慮加入補償電路，以針對 PWM 控制部分進行相位補償與優化。此外，透過降低切換頻率，也能有效改善電路的相位特性，進而提升暫態響應的表現，使電路在面對輸入變動與負載切換時能更迅速穩定地調整輸出。

第四章 結論與未來展望

本次專題設計了一個高效率的直流轉直流降壓轉換器，架構基於傳統的 Buck Converter。為了提升效率並降低輸出漣波電壓，我們加入了零電流檢測電路（Zero Current Detector, ZCD），用以即時偵測 Power MOS 後端與電感前端的電流變化情形。當偵測到電流降至 0A 以下時，ZCD 會在 Power MOS 切換的空檔期間，強制關閉 Power NMOS，避免不必要的導通損耗。此設計不僅有效降低了輸出漣波電壓，亦進一步提升了整體電路效率。

本專題採用 TSMC 0.18μm CMOS Mixed Signal RF Standard Process 1P6M 製程進行電路實現。當輸入電壓為 3.3V，輸出電壓穩定於 1.8V，且輸出端負載電流在 50mA 至 300mA 間切換的條件下，無論在輕載或重載情況下，電路效率皆可維持在 85%以上。與先前文獻相比，本次實驗在效率表現與暫態響應時間上均展現出優異的性能，證明本設計在實作與應用層面上具有良好的發展潛力。

現今科技的趨勢無論在 AI、電動車還是家電領域，皆朝著設備微縮化與行動化發展。傳統的變壓器相比之下顯得笨重，且在能量轉換過程中會產生一定的損耗，因此迫切需要低功耗的降壓轉換器，以更完整地將有限的電能供給各種應用裝置。未來，我們期望運用此次專題所獲得的經驗，進一步研究擁有更快暫態響應的電流模式架構，同時對核心組件—誤差放大器（Error Amplifier）進行改進，設計出具備更高頻寬、增益及迴轉率的放大器。只要放大器能夠更迅速地處理信號，穩壓器的效能也將隨之提升。

參考文獻

[1] G. Ignace and J. Sha, "Current-Mode Pulse-Train Control Techniques for Buck Converter: Inductor-Current PT and Capacitor-Current PT," *2024 IEEE 2nd International Conference on Power Science and Technology (ICPST)*, Dali, China, pp. 524-529, 2024

[2] S. Zhou, G. Zhou, M. He, S. Mao, H. Zhao and G. Liu, "Stability Effect of Different Modulation Parameters in Voltage-Mode PWM Control for CCM Switching DC–DC Converter," in *IEEE Transactions on Transportation Electrification*, vol. 10, no. 2, pp. 2408-2422, June 2024.

[3] M. Mohsin Rafiq, N. Ullah, L. Prokop and S. Misak, "Experimental Variable Band Hybrid Current Mode Control for High Power High Frequency Inverter in Electro Surgical Applications," in *IEEE Access*, vol. 12, pp. 97039-97052, 2024

[4] R. R. Khorasani, X. Li, J. W. Kim, P. Murali, R. Sharma and M. Swaminathan, "Package Power Delivery Architecture for High Performance Computing Systems With a 1 kW IVR Operated in CCM-DCM Boundary Mode Condition," *2024 IEEE 74th Electronic Components and Technology Conference (ECTC)*, Denver, CO, USA, pp. 285-292, 2024

[5] Y. -L. Chao, C. -J. Tsai, Y. -M. Chen and C. -J. Chen, "A Ramp Integrating Capacitor Current Constant On-time (RICCCOT) Controlled Buck Converter with High Noise Immunity in DCM," *2024 IEEE Applied Power Electronics Conference and Exposition (APEC)*, Long Beach, CA, USA, pp. 2144-2147, 2024.

[6] C. Krithika, K. L. Krishna, D. Srinivasulu Reddy, B. G. Lakshmi, K. Muni Bhaskar and K. G. Vijay Sai, "Implementation of a Compensated Two-Stage Operational amplifier," *2024 Tenth International Conference on Bio Signals, Images, and Instrumentation (ICBSII)*, Chennai, India, pp. 1-6, 2024

[7] S. Nanda, A. S. Panda and G. L. K. Moganti, "A novel design of a high speed hysteresis-based comparator in 90-nm CMOS technology," *2015 International Conference on Information Processing (ICIP)*, Pune, India, pp. 388-391, 2015

[8] J. -J. Chen, P. -N. Shen and Y. -S. Hwang, "A High-Efficiency Positive Buck–Boost Converter With Mode-Select Circuit and Feed-Forward Techniques," in *IEEE Transactions on Power Electronics*, vol. 28, no. 9, pp. 4240-4247, Sept. 2013

[9] K. Mbarek, S. Ghedira, F. O. Rziga and K. Besbes, "Design and Analysis of Nonvolatile Memristor-based S-R Latch," *2020 IEEE International Conference on Design & Test of Integrated Micro & Nano-Systems (DTS)*, Hammamet, Tunisia, pp. 1-5, 2020

[10] Cheung Fai Lee and P. K. T. Mok, "A monolithic current-mode CMOS DC-DC converter with on-chip current-sensing technique," in *IEEE Journal of Solid-State Circuits*, vol. 39, no. 1, pp. 3-14, Jan. 2004

[11] T. Zekorn, F. Schimkat, K. Vohl, E. Wehr, R. Wunderlich and S. Heinen, "A High-Voltage Single-Inductor Multiple-Output DC-DC Buck Converter for the Power Management Unit of a Gate-Shaping Digital Gate Driver," *2024 IEEE International Symposium on Circuits and Systems (ISCAS)*, Singapore, Singapore, pp. 1-5, 2024

[12] C. Xu, X. Liao, P. Fu, Y. Li and L. Liu, "A Dual-Mode Buck Converter with Light-Load Efficiency Improvement and Seamless Mode Transition Technique," in *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 32, no. 10, pp. 1782-1791, Oct. 2024