武汉大学计算机学院

2020-2021 学年第一学期 2019 级卓越工程师班《计算机组成与设计》

期末考试减题 A 春 (闭卷)

学	号班级	2			成绩	
<u>}</u>	主意:所有答题内容必须: 本考试使用的 RISC-V 核			在试题或草	草稿纸上的一	律无效。
	31 27 26 25	24 20	19 15	14 12	11 7	6 0
R	funct7	rs2	rs1	funct3	rd	opcode
I	imm[11:0]		rs1	funct3	rd	opcode
S	imm[11:5]	rs2	rs1	funct3	imm[4:0]	opcode
SB	imm[12 10:5]	rs2	rs1	funct3	imm[4:1 11]	opcode
U		nm[31:12]	101	A	rd	opcode
UJ	imm[20	0 10:1 11 19:	:12]		rd	opcode
000	运算结果为0,0110,1111, 指令 beq 所在的地址为(08 0010,则此指令中立即 0xFE8 B. 0x	0x0000 000 口数的十六	00 0008 002	4,转移目		
, ili			寄存器作		E条件跳转到 ²	→ → == 1 → /
111		与分夕 也 人	(旧月司)	ч ш ⁄ұ т	() 化太金斯	
	的内存地址。RISC-V 没不	有这条指令	,但是可以	以用一条(() 指令实现	
能	o					
能			・,但是可L C. ja		() 指令实现 D. j	
能 A	o	33	C. ja	1	D. j	!等价的功
能 A 发	。 beq B. jal 考虑一个循环,在程序 ^c 生 9 次跳转到循环开始,	r 中会被调用	C. ja]多次。每2	l 欠执行时,	D. j 循环结束时间	等价的功的分支指令。
能 A 发 机	。 a. beq B. jal 考虑一个循环,在程序中 生 9 次跳转到循环开始, 制的准确率分别是()。	r 中会被调用 之后产生	C. ja]多次。每2 1 次不跳转	l 欠执行时,	D. j 循环结束时间	等价的功 的分支指令金
能 A 发 机 A.	。 beq B. jal 考虑一个循环,在程序 ^c 生 9 次跳转到循环开始,	r 中会被调用 之后产生	C. ja]多次。每2	l 欠执行时,	D. j 循环结束时间	等价的功的分支指令。

2,

5、 在一个单周期 RISC-V CPU 中,通常是由()指令的执行时间决定该 CPU 的时 钟频率。

	A. ld		B. sd	C	beq	D. add	
6、	在一人	个没有旁路	(前递/forward	ling)和冒险	金检测的五阶段	没流水线中,	寄存器在前
	半个周期	写,后半个	>周期读。如果	想正确运行	F如下代码,至	至少需要插入	()条
	NOP 指令	٠.					
	addi ld	x11, x1, 5					
	add	x12, 0(x2) x13, x11, x					
	addi add	x14, x12, x15, x13,					
	A. 2	X13, X13,	В. 3		. 4	D. 5	
7、		与关相关和	冒险的说法不过		•	D . 3	
X			控制相关造成				
			去只通过旁路。	_	7 '		
			1)可以通过增	_		门进通过奏路的	7方注消除
			旨令调度来帮助			外心区为阳市	1)1111111111111111111111111111111111111
8,			苗述正确的是		⊒ I. v		
0,			记下,增加一组 见下,增加一组		小能隆低不命	à中率. 提升系	系统性能
	, 1		ough)策略使				
			式系统中已经不		11 BI 300101	/A 14 14 X H	, 11 mg 4
	N)		,为了方便不		ne 的数据换讲	换出,通常都	· 第三十二十二十二十二十二十二十二十二十二十二十二十二十二十二十二十二十二十二十二
	数据块大						>14/14/14/14/14/14
			5算法复杂度村	ll关,还与第	拿法对数据的记	方问模式相关	
9、	假定-	一个磁盘的	转速为 7200RF	PM,磁盘的	平均寻道时间]为 8ms,内部	『数据传输率
	为 4MB/s	,不考虑排	 	则读一个 5	12B 扇区的平	均时间大约为	J ()。
	A. 12.16	ms	B. 12.29ms	C	16.32ms	D. 16.46	oms
10	、假定主	E存地址为	32位,按字节	编址,主存	和 Cache 之间]采用直接映身	寸方式,主
	存块大小	为4个字,	每字 32 位, 另	采用回写(wi	rite back)方式,	则能存放 4K	(字数据的
	Cache 的.	总容量的位	数至少是()	0			
	A. 146K		B. 147K	C	. 148K	D. 158K	
<u>_</u>	、性能计	算(每小	>题 5 分,共	10分)			
编	译程序对一	一个应用程	序在给定处理	器上的性能	有极大的影响	。假定一个应	用程序,在

第2页共6页

1GHz的 CPU上,采用编译程序 A和 B分别编译后得到下表所示数据:

使用编译程序	生成动态指令数	应用程序执行时间
A	1.1 x 10 ⁹	1.1 秒
В	1.2×10^9	1.5 秒

- (1) 分别求使用编译程序 A 和使用编译程序 B 得到的应用程序的平均 CPI。
- (2) 假设开发了一种新的编译程序,只用 8×10^8 条指令,平均 CPI 为 1.2,求这种新的编译程序相对于编译程序 A 和 B 的加速比。

三、指令系统(每个空2分,共16分)

有如下 C 语言程序:

对应的 RISC-V 汇编代码为:

请填写出 C语言程序中缺失的(1)~(8)。

四、运算器(10分)

用二进制浮点数加法计算 $(12.75)_{10}$ + $(6.5)_{10}$ 之值(采用 0 舍 1 入法);并把计算结果转换成 IEEE754 半精度浮点数(1 位符号位,5 位阶码,10 位尾数)的二进制位模式和对应的十六进制数。

五、CPU(25分)

1、(共15分)单周期 CPU 数据通路如下图所示。

指令: sd x9, 8(x22)

(1) 对上述指令而言,图中的控制信号值分别是什么? (ALUOp 给出 ALU 要做的运算即可)(7分)


RegWrite	ALUSrc	ALUOp	PCSrc	MemWrite	MemRead	MemtoReg
V						

(2) 对上述指令而言,下述数据线上的值为多少? sd 指令的 opcode 为 0x23, funct3 为

0x3。(6分)(所有结果均以16进制形式给出!!!)

寄存器 1 号读地址输入	
寄存器 2 号读地址输入	
寄存器写地址输入	
寄存器写数据输入	
ImmGen 的输入	
ALU control 的输入	(1)

(3)哪个(些)功能单元会产生输出,但不会被实际用到?(2分)



2、(共10分)流水线示意图如下所示。在此流水线上执行下面的指令序列:

add x10,x0,x0 addi x11,x0,100 ld x10,0(x11)

addi x10,x11,-1

addi A10,A11, 1

add x10,x11,x11


beq x11,x10,exit

从取第一条指令开始计时,请在下面的表格中填写各时钟周期转发单元(forwarding unit)的输入输出信号状态值:

时钟周期	Clk5	Clk6	Clk7	Clk8	Clk9
ID/EX.RegisterRs1					
ID/EX.RegisterRs2					
EX/MEM.RegisterRd					
EX/MEM.RegWrite					
MEM/WB.RegisterRd					

第4页共6页

MEM/WB.RegWrite	100		
ForwardA			
ForwardB			



六、存储系统(19分)


1、(每小题 2 分, 共 8 分) 现有一个采用直接映射策略的 cache, 大小为 4KB, 块大小为 64 字节。有如下 C 语言代码:

double array[LEN];

- 一个 double 占 8 字节。假设系统中没有其他程序在运行, cache 初始时是空的。
- (1) 若 STRIDE 定义为 1, LEN 从 512 变为 1024 时, 性能有明显的下降, 请分析原因。
- (2) 在第1问的条件下,若 cache 改为采用 LRU 的全相联映射策略,程序性能会提升吗?请解释原因。
- (3) 若 STRIDE 定义为 16, LEN 为 512 时, cache 利用率为多少?若 LEN 增加到 1024,程序性能会出现什么变化?此时 cache 利用率为多少?请解释原因。
- (4) 在第(3)问前提下,若 cache 改为采用 LRU 的全相联映射策略,程序性能会提升吗? 请解释原因。
- 2、(共 11 分)某计算机采用页式虚拟存储管理方式,按字节编址,虚拟地址为 32 位,物理地址为 24 位,页大小为 8KB; TLB采用全相联映射; cache 数据区大小为 64KB,按

第5页共6页

2路组相联方式组织, 主存块大小为 64B。存储访问过程的示意图如下。



部分页表内容为:

DI: 74 7 4 641 4 11 7 4.			
有效位	标记	物理页号	
0	0x7F180	0x002	
1	0x3FFF1	0x035	•••
0	0x02FF3	0x351	
1	0x03FFF	0x153	•••

请回答下列问题:

- (1) 图中字段 A~G 的位数各是多少?TLB 标记字段 B 中存放的是什么信息? (4分)
- (2) 虚拟地址 0x07FFF180 所在的页面是否在主存中?若在主存中,则该虚拟地址对应的物理地址是什么?将该主存块装入到 cache 中时,所映射的 cache 组号是多少?对应的 H字段内容是什么?(4分)
- (3) 假定为该机配置一个 4 路组相联的 TLB, 其它不变, TLB 共可存放 8 个页表项, 若 其当前内容如下图所示,则此时虚拟地址 0x00048BAC 所在的页面是否存在主存中? 要求说明理由。(3 分)

4	且	有	标记	物理	有	标记	物理	有	标记	物理	有	标记	物理
	号	效		页号	效	140	页号	效		页号	效		页号
		位			位			位			位		
12	0	0	-	-	1	0x00001	0x015	0	-	-	1	0x00012	0x01F
15	1	1	0x00013	0x02D	0	-	-	1	0x10008	0x7E	0		
M = 1	/ //												