带因果的结构 IR

容器面与状态面：提升 AI 生成 RTL 的能力，实现可追溯的 AI 验证

组会汇报 · 2026-11

背景： AI 已经能写出第一版流水线 RTL

1 ChatCPU （DAC'24）

LLM 逐模块生成 6 级 RISC-V，并已流片

2 Design Conductor； 2610.39570

agent 从需求做出 5 级流水 CPU，乃至三发射乱序核

3 curryGPU 子核

约 10.8 万行 Verilog，大部分由 AI 生成；约 1960 个提交带 AI 署名

通过测试

这些工作都止步于此

但大型流水线的第一版能通过测试，不等于它可控：改一处会坏哪里、出错时错在哪，都说不清

问题： AI 生成的流水线 RTL，**怎样做到真实可控**

问题：通过测试的第一版，并不可控

可控的标准	含义	curryGPU 第一版的真实情况
结构一致	RTL 的级、状态、连线与设计一致	功能被放到了图上没有的流水级，功能测试全过
依赖显式	每条跨级的时序依赖都写下来	队列深度改 1 → 2，打破了没写下来的“发射间隔 ⩾ 2”
规格可信	每条规格有来源、经过独立核对	一句规格来自 AI 写的核实报告，本身是错的，验收仍判通过
修改可预测	改一处之前知道会影响哪里	某条路径从 6 拍变 9 拍，慢 **6–7%**，人试了几轮才找到

四个问题的共同点：测试只看最终结果，**看不到结构与结构之间的因果**

AI 自己修正时，缺的是“错从哪里来”

给 AI 的反馈	例：队列深度改动后出错	例：两个模块接起来出错	AI 可能怎么做
测试结果	“第 256 号输出错了”	“整合后第 5051 拍不一致”	在报错处打补丁
第一处分歧	“下游某状态是旧的”	“下游模块的输入不一致”	去改没错的下游模块
按模块归因（ChatCPU）	归到后改的模块	归到后放进去的模块（其实两者都没错）	改错模块
带因果的 IR	**改动打破了“发射间隔 ≥ 2”，依赖方是下游推进**	**这条同拍的边在接口上没导出**	**改对地方**

前三种反馈都把 AI 引向**报错的位置**；只有沿因果关系，才能指向**出错的来源**

核心思想：加入因果，把结构拆成容器面与状态面

容器面：占位置
有限的位置，被占了别人就得等
例： scoreboard 最多 8 条；功能单元一拍只接一条
追问：现在是谁占着？什么时候走？

状态面：存信息
被写、被读，影响后面的决定，但不让人排队
例：寄存器是否准备好；分支历史表
追问：上一次是谁、哪一拍改的？

1 一个结构可以两面都有

scoreboard 既有 8 个位置（容器面），又记着每个寄存器还有谁没写完（状态面）；一次提交同时改变两面

2 指令是在结构里流动的“灵魂”

每类指令按路线依次使用各个结构；用五项规矩写清怎么用：几个位置、占多久、在哪判断、知道什么、多人抢时给谁

硬件 = **指令在使用结构做事**；因果就是“谁通过哪个结构的哪一面，影响了谁”

因果边：一个动作经过某一面影响另一个动作

每条边标明“本拍就看到”还是“下一拍才看到”。例：一条乘法后紧跟一条用它结果的加法

	第 t 拍	第 t+1 拍	第 t+2 拍	第 t+3 拍
mul a0, s0, s1	发射	执行中	算完	提交
add a1, a0, s2		等待	发射	算完
功能单元（容器面）		被乘法占着		
a0 是否就绪（状态面）		没有	本拍算完即可用	

1　加法的一次等待，记下两个原因、各自“被谁挡住”

容器面：功能单元被乘法占着；状态面： a0 的写入者是那条乘法，还没算完

2　“本拍算完、本拍可用”在模拟器代码里没写

只是函数调用顺序带出来的——这类隐含的因果，正是 IR 要显式写出来的

模拟器按功能组织代码，因果**藏在调用顺序里**； IR 把它变成**可检查、可追溯**的边

用途一：提升 AI 生成 RTL 的能力



1　给 AI 的不再只是“功能描述”

而是每个结构的两面、谁检查谁占用、哪些是本拍可见、哪些要等下一拍

2　本拍 / 下一拍正好对应 RTL

隔一拍的边 → 读触发器；同拍的边 → 读组合逻辑输出

3　最难的地方被显式化

跨级同拍依赖、接口时序，是 AI 整合多个模块时最常出错的地方

证据（初步）

route B：两模块各自全对、整合后出错，原因正是接口缺了一条同拍边

待做：在 CVA6 上比较有 / 无因果 IR 时 AI 的生成成功率

一句话：**时序由模型规定，实现由 AI 完成，正确性由因果 IR 检查**

用途二：可追溯的 AI 验证

沿因果边追到的来源	AI 怎么做
① 某个结构内部实现错了	修
② 结构之间的接口 / 同拍与寄存弄反了	修
③ 改动打破了别人依赖的时序规矩	修，或登记规矩的修改
④ 规格或参考本身错了	**停下，报告给人**
⑤ IR 漏画了一条依赖	**停下，报告给人**
⑥ 追不下去	**停下，报告给人**

为什么要“报”

规格错时让 AI 先试着修，它多半能凑出一个“通过”

给 AI 一个合法的“停下”出口，作弊大幅减少（ImpossibleBench： 54% → 9%）

IR 、检查对 AI 只读

可追溯：每次失败都给出**哪个结构、哪一面、哪条边、哪一拍、被谁挡住**

和已有工作的关系

工作	有什么	缺什么（我们补的）
HINT （2608.07625）	规格与 RTL 之间的可执行中间层；状态归属	不做周期精确；报错只到“哪一层”
ChatCPU （DAC'24）	周期精确模型作参考，逐模块生成	每模块一个延迟；参考与 RTL 同源；归因到“新模块”
Kôika / BSV / Assassyn	同拍 / 寄存是语言概念，直接编译	用于设计，不用于检查 AI 写的 RTL、不做归因
基于模型的诊断（Reiter'87）	先有模型，再用矛盾找故障部件	连线默认不出错；没有规格条目这一类
Zeller 因果链（FSE'02）	对比两次运行找原因	没有内部规格，要靠大量重跑

我们的位置：**容器面 / 状态面 + 周期级因果边**，同时作为 AI 生成的规格和可追溯验证的依据

验证这个思想：在 CVA6 上从模拟器得到因果 IR

1　平台： CVA6

开源 RISC-V，官方带 Python 周期级性能模型和可综合 RTL

2　只看模型、逐条数出 IR

14 个结构（10 个有容器面、5 个有状态面）、19 条因果边、10 种等待原因

3　三方向检查

没漏画 · 每次等待能解释 · 只用 IR 的规则能预测模型

1,312

次运行， 0 次解释不了的等待

19 / 19

条因果边都被触发过

100%

12.5 万条指令的发射拍，只用 IR 就全部推对

结论：容器面 / 状态面 + 因果边的写法，**足以完整描述**这个模拟器的时序行为

这套写法也会暴露自己的问题： IR 被修正了 7 次

1 预测错误的惩罚可以中途变短

状态面（分支历史）在等待期间被提交更新，预测改判——两条边碰在一起才出现

2 “检查”与“占用”要分开

每类指令发射前只检查一个单元，却占用好几个：分支挡得住存储，存储挡不住分支——单向挡住

3 指令队列的对齐规则没写清

预测器 307 个错误由此而来，补上后全部消失

这三次修正都来自“**只用 IR 去预测**”：能解释每一步，不等于 IR 的说法是对的

下一步

1　按 IR 设计 FML 模型

每个结构一个模块，状态分寄存器 / 本拍信号，隐含顺序写成显式信号；设计初稿已完成

2　用官方 RTL 核对 IR

先查 13 条只由代码顺序决定的边：真实硬件是不是也这样

3　第一次 AI 生成实验

CVA6 控制通路：有 / 无因果 IR 时， AI 生成的成功率、迭代次数、假修复

4　可追溯验证实验

注入错误，看能否归到正确的来源与类别；与 Zeller 式、 SAT 调试式的方法对照

两条线最终汇合：**同一份因果 IR ，既是 AI 生成的规格，也是验证追溯的地图**

想和大家讨论的问题

1 **容器面 / 状态面的划分合理吗?**

一个结构可以两面都有；分开是为了追因果时往不同方向追。有没有它覆盖不了的硬件结构?

2 **为什么不直接编译?**

时序已写清， BSV / Kôika 可直接编译出 RTL 。我们强调抽象、实现选择与检查归因，够不够?

3 **下一个平台**

CVA6 没有多请求方仲裁和 credit 。下一个用 Vortex 还是 curryGPU ?