

Conception de circuits numériques complexes sur FPGA SN423

II Conception de systèmes synchrones et GALS

Louis Morge-Rollet

Bureau : A203

louis.morge-rollet@esisar.grenoble-inp.fr

(Ecrit par Vincent Beroulle et Louis Morge-Rollet)


Plan global du cours

- I Introduction
- **II Conception de systèmes synchrones**
 - Rappel : Aléas
 - Performance temporelle
 - Règle d'utilisation des signaux d'horloge
 - Utilisation des signaux Reset ou Preset
 - GALS
 - Métastabilité
 - Synchroniseurs simple et double
- III Synthèse RTL
- IV Synthèse de haut niveau (HLS)
- V Conception de filtres

II Conception synchrone


Rappel : Aléas, « Hazards ou Glitches »

$$tp_{INV}=15\text{ ns} > tp_{ET}=10\text{ ns} > tp_{XOR}=5\text{ ns}$$




Complétez le chronogramme :

Montrez que des aléas apparaissent à cause des temps de propagation dans les portes combinatoires



II Conception synchrone

Rappel : Aléas, « Hazards ou Glitches »




s évolue en passant par des états transitoires jusqu'à se stabiliser à sa valeur booléenne vraie

Plan global du cours

- I Introduction
- **II Conception de systèmes synchrones**
 - Rappel : Aléas
 - **Performance temporelle**
 - Règle d'utilisation des signaux d'horloge
 - Utilisation des signaux Reset ou Preset
 - GALS
 - Métastabilité
 - Synchroniseurs simple et double
- III Synthèse RTL
- IV Synthèse de haut niveau (HLS)
- V Conception de filtres

II Conception synchrone

Performance temporelle



Tout circuit numérique séquentiel peut être représenté de cette façon : avec des bascules FF et de la logique combinatoire

temps d'initialisation de la bascule FF (voir cours soutien CE311/CE317)

Pour éviter la capture de valeurs fausses, les aléas doivent être contenus
 T_{setup} avant le front montant de l'horloge

II Conception synchrone

Performance temporelle

Règle n°1 : La période d'horloge T_{clk} doit respecter l'inégalité suivante

$$T_{clk} > T_{bascule} + T_{combinatoire_max} + T_{setup}$$




Le chemin combinatoire le plus long entre deux bascules (entre la sortie d'une bascule et l'entrée d'une bascule) s'appelle le **chemin critique**

L'outil de synthèse logique calcule les temps de propagation dans les portes et s'assure que cette inégalité est respectée

II Conception synchrone

Performance temporelle


- En pratique



Un fichier de contraintes indique à l'outil de synthèse les noms des signaux d'horloges et leurs fréquences maximales de fonctionnement :
L'outil se charge alors de réaliser la synthèse, le placement et le routage en s'assurant que le circuit fonctionnera pour toutes les fréquences maximales

II Conception synchrone


Performance temporelle : Skew



Le T_{skew} est la différence de phase entre deux signaux d'horloge de différentes bascules d'un même circuit

II Conception synchrone

Performance temporelle : Conséquence du Skew




$$T_{clk} > T_{bascul} + T_{combinatoire_max} + T_{setup} + T_{skew}$$


Le T_{skew} en déphasant les fronts d'horloge entre 2 bascules impacte négativement l'inégalité de la règle n°1

II Conception synchrone

Performance temporelle : Arbres d'horloge



Temps de propagation identique



Réseaux pré-câblés de distribution
des horloges dans les FPGA

$\Rightarrow$

$$T_{\text{skew}} = 0$$

**Nombre limité d'arbres
d'horloge dans les FPGA**

**Il faut utiliser les arbres d'horloge pré-câblés dans les FPGA
pour assurer un Tskew nul**

II Conception synchrone

Performance temporelle : Arbres d'horloge

Comment s'assure-t-on que l'outil de synthèse reconnaisse les signaux d'horloge afin d'utiliser pour chacun de ces signaux un arbre d'horloge?

En VHDL, les signaux d'horloge doivent être les seuls à utiliser l'attribut *'event*

Pour les fronts montant : *if (clk'event and clk='1')* then


Pour les front descendant : *if (clk'event and clk='0')* then

Plan global du cours

- I Introduction
- **II Conception de systèmes synchrones**
 - Rappel : Aléas
 - Performance temporelle
 - **Règle d'utilisation des signaux d'horloge**
 - Utilisation des signaux Reset ou Preset
 - GALS
 - Métastabilité
 - Synchroniseurs simple et double
- III Synthèse RTL
- IV Synthèse de haut niveau (HLS)
- V Conception de filtres


II Conception synchrone

Effet des aléas sur la logique séquentielle




Ici le concepteur souhaite autoriser le comptage uniquement quand valide est actif

Comportement idéal sans aléa sur le signal valide :




II Conception synchrone

Effet des aléas sur la logique séquentielle



Aléas




Complétez
le

chronogramme :

II Conception synchrone

Effet des aléas sur la logique séquentielle



Règle n°2 :

Interdiction d'introduire de la logique sur un signal d'horloge à cause des aléas

II Conception synchrone

Règle d'utilisation des signaux d'horloge


Alors comment résoudre le problème précédent en utilisant le signal valide?

Donnez deux solutions :


- (1) En modifiant le schéma précédent en utilisant un Mux 2x1*
- (2) Avec un code VHDL*

II Conception synchrone

Solution 1 - schéma



les registres contenus dans les composants reconfigurables ont souvent une entrée enable (cad intègre ce Mux)



II Conception synchrone

Solution 2 - VHDL

```
process(clk)
```

```
begin
```

```
if clk'event and clk='1' then
```

```
    if valide = '1' then
```

```
        Q <= Q+1;
```

```
    end if;
```

```
end if;
```

```
end process;
```

← Surtout pas:


(clk'event and clk='1') ~~and~~ valide='1'
Ce qui reviendrait à faire la même
erreur que dans le schéma initial

Plan global du cours

- I Introduction
- **II Conception de systèmes synchrones**
 - Rappel : Aléas
 - Performance temporelle
 - Règles d'utilisation des signaux d'horloge
 - **Utilisation des signaux Reset ou Preset**
 - GALS
 - Métastabilité
 - Synchroniseurs simple et double
- III Synthèse RTL
- IV Synthèse de haut niveau (HLS)
- V Conception de filtres

II Conception synchrone

Utilisation des signaux Reset ou Preset **asynchrones**



Ici le concepteur souhaite utiliser le reset pour créer un compteur modulo 10 (qui compte de 0 à 9)

Mais des aléas peuvent déclencher le reset asynchrone à tout instant!

Cette solution génère aussi un état transitoire 10 non voulu

Il ne faut pas utiliser le reset asynchrone dans le fonctionnement normal des circuits séquentiels

II Conception synchrone

Règle d'utilisation des signaux Reset et Preset

Règle n°3 :

***Utiliser les Reset (ou Preset) asynchrones
seulement pour l'initialisation des bascules
(interdiction en fonctionnement normal)***

***Xilinx recommande l'utilisation des Reset (ou
Preset) synchrones pour ses FPGAs***

*Alors comment résoudre le problème précédent
en utilisant un reset synchrone?*


Donnez la solution avec un code VHDL

II Conception synchrone

Solution 1

```
process(clk)
begin
if clk'event and clk='1' then
    if Q = "1001" or reset = '1' then
        Q <= "0000";
    else
        Q <= Q+1;
    end if;
end if;
end process;
```

L'outil utilisera l'entrée
reset synchrone si elle
existe



II Conception synchrone

Solution 2 – avec reset asynchrone des bascules


```
process(clk, reset)
```

```
begin
```

```
if reset='1' then
```

```
    Q <= "0000";
```

Création de bascules avec reset asynchrone



```
elsif clk'event and clk='1' then
```

```
    if Q = "1001" then
```

```
        Q <= "0000";
```

```
    else
```


```
        Q <= Q+1;
```

```
    end if;
```

```
end if;
```

```
end process;
```

Remise à 0 de la sortie sans utilisation du reset des bascules (utilisation d'un mux supplémentaire)



Plan global du cours


- I Introduction
- **II Conception de systèmes synchrones**
 - Rappel : Aléas
 - Performance temporelle
 - Règles d'utilisation des signaux d'horloge
 - Utilisation des signaux Reset ou Preset
 - **GALS et horloges dérivées : utilisation de plusieurs horloges**
 - Métastabilité
 - Synchroniseurs simple et double
- III Synthèse RTL
- IV Synthèse de haut niveau (HLS)
- V Conception de filtres

II Conception synchrone

GALS : Globally Asynchronous Locally Synchronous

$$\text{Freq2} \ll \text{Freq1}$$

Solution synchrone




1 seul signal d'horloge

Avantages :

- simplicité,
- totalement synchrone (pas de communication asynchrone)

Solution avec plusieurs horloges GALS



Communication
asynchrone

2 signaux d'horloge

Avantages :


- surface plus faible (S augmente avec Freq),
- consommation plus faible (P proportionnelle à Freq)

II Conception synchrone

Utilisation de signaux d'horloge dérivés

Horloge dérivée = horloge créée à partir d'une autre horloge (par ex., avec un compteur)

Slow subsystem : système qui ne nécessite pas une fréquence élevée (par ex., gestion entrée/sortie)




Quels sont les problèmes associés à cette solution?

II Conception synchrone

Utilisation de signaux d'horloge dérivés

Horloge dérivée = horloge créée à partir d'une autre horloge (par ex., avec un compteur)

Slow subsystem : système qui ne nécessite pas une fréquence élevée (par ex., gestion entrée/sortie)



Quels sont les problèmes associés à cette solution?

II Conception synchrone

Multi-horloges


- Comment échanger des données entre domaines d'horloge indépendants?
 - Violation des temps d'initialisation ou de maintien des bascules possible!

Plan global du cours


- I Introduction
- **II Conception de systèmes synchrones**
 - Rappel : Aléas
 - Performance temporelle
 - Règles d'utilisation des signaux d'horloge
 - Utilisation des signaux Reset ou Preset
 - Horloges dérivées et GALS
 - **Métastabilité**
 - Synchroniseurs simple et double
- III Synthèse RTL
- IV Synthèse de haut niveau (HLS)
- V Conception de filtres

II Conception synchrone

Métastabilité



Pas de violation des contraintes temporelles



Violation du T_{setup}
 $\Rightarrow$ Métastabilité

T_r : Temps de résolution
de la métastabilité (aléatoire)

II Conception synchrone

Métastabilité

- Si la recombinaison conduit à une valeur fausse alors un détecteur d'erreur (par ex, bit de parité) permet de gérer le problème
- Par contre, une métastabilité *peut se propager dans l'ensemble des bascules du système* en traversant les parties combinatoires

II Conception synchrone

Illustration du MTBF

Soient 2 systèmes asynchrones communiquant entre eux
avec des horloges de plusieurs MHz.

MTBF : Mean Time Between Failure

Intervalle de temps moyen
entre deux violations

Tr : Temps de résolution
de la métastabilité

Par ex., une métastabilité
d'une durée de 2,5ns
apparaît tous les 5,95ms

T_r	MTBF
0.0 ns	$4.00 * 10^{-05}$ sec (0.04 msec)
2.5 ns	$5.94 * 10^{-03}$ sec (5.94 msec)
5.0 ns	$8.81 * 10^{-01}$ sec (0.88 sec)
7.5 ns	$1.31 * 10^{+02}$ sec (131 sec)
10.0 ns	$1.94 * 10^{+04}$ sec (5.39 hours)
12.5 ns	$2.88 * 10^{+06}$ sec (3.33 days)
15.0 ns	$4.27 * 10^{+08}$ sec (1.36 years)
17.5 ns	$6.34 * 10^{+10}$ sec ($2.01 * 10^3$ years)
20.0 ns	$9.42 * 10^{+12}$ sec ($2.99 * 10^5$ years)
22.5 ns	$1.40 * 10^{+15}$ sec ($4.43 * 10^7$ years)
25.0 ns	$2.07 * 10^{+17}$ sec ($6.58 * 10^9$ years)
27.5 ns	$3.08 * 10^{+19}$ sec ($9.76 * 10^{11}$ years)
30.0 ns	$4.57 * 10^{+21}$ sec ($1.45 * 10^{14}$ years)
32.5 ns	$6.78 * 10^{+23}$ sec ($2.15 * 10^{16}$ years)
35.0 ns	$1.01 * 10^{+26}$ sec ($3.19 * 10^{18}$ years)



Plan global du cours

- I Introduction
- **II Conception de systèmes synchrones**
 - Rappel : Aléas
 - Règles d'utilisation des signaux d'horloge
 - Utilisation des signaux Reset ou Preset
 - Performance temporelle
 - Horloges dérivées et GALS
 - Métastabilité
 - **Synchroniseurs simple et double**
- III Synthèse RTL
- IV Synthèse de haut niveau (HLS)
- V Conception de filtres

II Conception synchrone

Synchroniseur simple

Objectif : Confiner l'état intermédiaire dans le synchroniseur jusqu'à ce qu'il prenne une valeur '0' ou '1'



II Conception synchrone


Synchroniseur simple

- $T_r = T_c - (T_{comb} + T_{setup})$
- Application numérique :
 - $T_c = 20\text{ns}$, $T_{setup} = 2,5\text{ns}$
 - $T_r = 17,5 - T_{comb}$
 - Si $T_{comb} = 1\text{ns}$ alors $MTBF(T_r = 16,5\text{ns}) = 272 \text{ ans}$
 - Si $T_{comb} = 12,5\text{ns}$ alors $MTBF(5\text{ns}) = 0,88\text{s}$

MTBF extrêmement sensible à T_{comb}

II Conception synchrone

Synchroniseur double



- Synchroniseur le plus utilisé
 - $T_{comb}=0ns \Rightarrow T_r=T_c-T_{setup}$
 - AN : $T_r=17,5ns \Rightarrow MTBF(17,5ns)=2000 \text{ ans}$

II Conception synchrone



Synchroniseur

- Assure seulement que le système recevant le signal n'entre pas dans un état métastable
- Ne garantit pas la bonne transmission du signal

II Conception synchrone

Transmission d'un signal enable (1 période de large)


- D'un **système lent** (1 MHz) vers un **système rapide** (10 MHz)



II Conception synchrone

Transmission d'un signal enable (1 période de large)



- D'un **système rapide (10 MHz) vers un système lent (1 MHz)**
- Impulsion *enable* trop étroite pour être détectée
- Besoin d'élargir l'impulsion mais pas de solution synchrone



Protocole « Poignée de main »
(*Handshaking*)


II Conception synchrone

Handshaking – 4 phases



II Conception synchrone



Handshaking – 4 phases



Synchroniseurs nécessaires si domaines d'horloge différents



II Conception synchrone

Handshaking – 4 phases



Push operation:

Le *talker* transmet une donnée à la fois



Pull operation:

Le *listener* transmet une donnée à la fois (à la demande du *talker*)

Exercices

- **Faire le QCM associé à ce chapitre sur Chamilo**