

多层电子系统的时间标度理论

何廷波

华为

摘要

六十年来，摩尔几何缩放定律推动了半导体技术的进步。然而这一行业规律已不再适用：单纯通过缩小尺寸获得的收益已趋于平稳，尖端设计芯片的预算超过十亿美元，而最先进制程节点的每晶体管成本也已停止下降。这一观点主张采用一种新的缩放原则—— τ 缩放——该原则以时间本身（而非晶体管面积）作为技术进步的主要衡量标准，并将单一特征时间常数 τ 作为统一优化目标，适用于从开关晶体管到数据中心工作负载等十二个数量级的技术领域。本文展示了两项量产规模的应用案例：在移动SoC中，*LogicFolding*方法论（该方法将数字、模拟和存储电路划分至垂直堆叠的活性层级）在固定器件节点下实现了晶体管密度55%的阶梯式提升及能效41%的改善。在人工智能系统领域，由内存-语义统一总线架构、近封装Hi-ONE光I/O技术以及边缘到表面3D折叠技术共同构成的协同设计堆栈，预计到2035年硬件集成度将提升逾100倍。更深远的突破体现在方法论层面： τ 扩展已成为自Dennard架构以来首个能在整个计算堆栈中建立统一优化目标的扩展原则。

在...前面走

自20世纪60年代中期以来，半导体行业一直以纳米为单位衡量技术进步。每隔18个月，晶体管尺寸不断缩小，工作频率持续提升，每个逻辑门的成本也随之下降——这正是摩尔定律的体现。

这一发现既是一次实证性观察，也帮助确立了整个计算堆栈所基于的行业共识。然而，这一共识已不复存在：在7纳米节点之后，几何缩放技术不再能带来历史性的效益；光刻设备正逼近图案化工艺的物理极限；EUV 折旧成为晶圆成本的主要因素；而每个晶体管的成本曲线已趋于平缓——在某些情况下甚至出现逆转。对于那些无法获得最先进光刻技术的企业而言，这种限制早已生效，且其影响愈发严峻。

因此，该行业的核心问题已经发生了变化。它不再是“晶体管还能缩小多少？”而是“应该缩小到什么程度，以及以什么为目标？”

在过去六年中，华为半导体团队针对这一问题在移动SoC、AI加速器、系统架构及封装等领域的硅片层面进行了深入研究。结论表明：答案既不在另一个节点，也不在于另一种晶体管架构，而在于改变主要优化目标本身。这一观点认为，未来十年电子系统的演进不应遵循几何缩放原则，而应遵循时间缩放——即系统性地缩短堆栈各层级中的单一特征时间常数 τ ，从晶体管在皮秒内完成切换到数据中心工作负载在一秒内响应。

下文将阐述 τ 规模化发展的理论依据，既作为科学方法论，也作为产业路线图；该论述借鉴了2020年5月至2026年5月期间投入量产的381款芯片所积累的经验教训。

1. 几何时代的终结

在半导体产业发展的大部分历史中，其核心任务始终只有一个：不断缩小晶体管的尺寸。

戈登·摩尔于1965年提出的观察——晶体管密度大约每两年翻一番——在十年后得到了罗伯特·丹纳德缩放理论的补充；该理论指出，电压与尺寸的成比例缩小能够维持恒定的电场强度。几何缩放与丹纳德缩放相结合，共同实现了半导体性能的指数级提升。

近五十年来的每瓦性能和每美元性能。

这一技术格局的瓦解分为两个阶段。约在2005年，丹纳德定律首次被突破：电压不再随特征尺寸按比例下降，暗硅时代由此开启。几何缩放技术持续了更长时间，这得益于FinFET技术及随后的栅极全包围（GAA）器件架构。然而当工艺节点突破7纳米后，单纯尺寸缩放带来的收益已基本停滞。其原因已有充分文献记载：传输速度饱和效应使得内禀延迟对沟道长度的依赖关系从二次方关系降至线性关系；局部互连结构中的寄生电阻和电容逐渐成为标准单元延迟的主要因素；掩模成本、EUV 折旧以及设计规则复杂度等因素共同推动，2纳米节点的尖端芯片设计预算已超过每片芯片10亿美元。

其经济后果同样不可避免。在先进节点上，每个晶体管的成本已经趋于平稳，而在前沿领域，成本正在上升。维持了过去五十年的行业共识——每一代产品都能以更低的成本集成更多晶体管——已不复存在。

对华为半导体而言，这一转型伴随着额外的限制：无法使用最先进的光刻设备。假设通过另一个制程节点就能解决这个问题已不再可行。六年前，其几何制程路线图陷入停滞，这迫使人们提出一个更根本的问题——回过头来看，整个行业最终都必须面对这一问题。

2. 时间而非空间：摩尔时代的真正价值尺度

归根结底，摩尔定律对终端用户的核心影响从来并非源于几何尺寸本身。更小的晶体管能提升系统性能，因为它们的开关速度更快；更密集的互连结构能优化性能，因为信号传输距离缩短；更高的集成度则通过减少数据传输边界来增强性能。本质上，每一代技术都实现了时间维度的压缩——器件层面从皮秒到纳秒，芯片层面从纳秒到微秒，而整个系统层面则达到秒级精度。空间缩放 *merely* 是压缩时间的工具罢了。

一旦认识到这一点，一个显而易见的重新框架便应运而生：应将时间本身作为主要衡量标准。可在堆栈的每一层（晶体管、电路、芯片及系统）定义一个特征时间常数 τ ，并将其缩短视为统一的优化目标。此时，几何缩放仅是众多降低 τ 的技术之一，而非唯一方法。这一原理被称为 τ 缩放，本文将提出作为几何摩尔缩放的继承者，用以指导半导体技术的发展。从形式上讲， τ 被视作一种分层结构，可分解为以下层次：

$$\tau = f(\tau_{transistor}, \tau_{电路}, \tau_{芯片}, \tau_{系统}) \text{ 其中 } \tau_{晶体管}、\tau_{电路}、\tau_{芯片} \text{ 与 } \tau_{system}$$

分别代表晶体管层、电路层、芯片层和系统层的时间常数。每一层的 τ 包含其下层的所有参数，以及该层引入的组织与通信开销。 τ 的工作范围在时间维度上约跨越十二个数量级（从皮秒到秒），空间维度则具有相当范围（从纳米到公里）。各层均具备不同的 τ 优化机制：

- 晶体管：其固有开关延迟可通过提升迁移率、应变工程、高 κ /金属栅极及GAA架构来解决；同时，通过降低局部互连中的寄生电阻 R 和电容 C 也日益有效——这些寄生参数目前已超过固有传输时间数倍。
- 电路：信号路径上的 RC 传播延迟主要通过低电阻率导体、低 κ 电介质来解决；而最关键的是通过垂直集成技术缩短布线长度。
- 芯片：通过架构设计、流水线深度、内存层次结构及片上互连架构来解决计算与内存访问延迟问题。
- 系统：实现端到端的消息传递与同步机制，其实现依赖于互连拓扑结构、协议栈及网络架构设计。

从这种分层表述中，可以得出一条实用的代际规则：

$$\tau_{n+1} = \frac{\tau_n}{\alpha}$$

其中缩放因子 α 是特定于具体应用场景而非通用参数。迄今为止的生产经验表明：对于功耗受限的移动设备， α 约为每年1.3倍；对于安全关键型自主系统，约为每年1.5倍；而对于人工智能工作负载，该值可高达每年10倍——在此类场景中，吞吐量可直接转化为经济价值。 τ 之所以成为一项实用的核心指标（而非对现有指标的重新命名），关键在于它在整个技术栈中具有统一性。频率、延迟、带宽和吞吐量均在各自层级上由 τ 来衡量。工艺工程师、电路设计师和系统架构师可以使用相同的单位讨论同一参数。 τ 正是实现端到端技术栈协同优化的语言——至此，各层级独立优化的时代（此时时序优化仅作为剩余任务存在）已宣告终结。

3. LogicFolding：一款移动SoC证明点工具

τ 扩展能力的首次量产级测试是在移动设备领域进行的。智能手机SoC属于特殊案例——单个芯片即可构成整个系统。该架构不具备多插槽并行处理能力；任何千节点网络拓扑都无法掩盖其低速链路特性。用户实际体验到的所有性能均源自单一芯片，功耗仅需数瓦特，同时需满足手持设备外形尺寸所限制的热设计规范。

2020年后，当对前沿节点的访问受到限制时，关键问题变成了：在节点固定的前提下，如何能在单个芯片上持续实现代际性能提升？

最终得出的答案被称为LogicFolding。

定义。LogicFolding是一种设计方法论，它将数字电路、模拟电路和存储器电路划分到垂直堆叠的多个活性层级中，遵循时间缩放原则，共同优化性能、功耗和面积。

数字电路可分为组合逻辑——寄存器之间的布尔网络——和时序逻辑——用于存储状态的触发器-触发器。数字系统的性能上限由相邻触发器-触发器级之间的关键路径延迟决定，而该延迟又主要受该路径上的互连RC效应和门电路数量的影响。传统的优化方法将门电路置于平面内，并通过上方的金属堆栈布线；导线越长，寄生RC效应越大，关键路径速度就越慢。

*LogicFolding*放弃了平面假设。关键路径门分布在两个（最终更多）垂直堆叠的有源层级上，并通过超精细间距混合键合实现连接。从电路设计者的角度来看，这两个层级表现为一个连续的整体结构，其单元分布于晶圆边界处，如同额外的金属层一般。信号线长度显著缩短，寄生RC值急剧降低，时钟偏斜现象得到改善，芯片在同一器件节点下可运行更高的时钟频率。

为帮助*LogicFolding*实现这些性能提升，保持混合键合间距与顶金属间距之间的传动比相对较低具有显著优势——实际应用中该比值通常低于3，且比值越低效果越好。鉴于当前顶金属间距约为720纳米，这意味着混合键合间距需控制在2微米以下——理想情况下传动比应接近1，在此条件下键合界面处的鸟笼式布线冗余效应几乎完全消失。要实现这一间距要求，同时满足所需的覆层精度（<0.5微米）、TSV制程技术（CD和 KOZ 小于1.5微米，间距小于6微米）以及良率（通过智能冗余机制可达约100%），需要供应商及合作伙伴生态系统共同投入数年的工艺开发工作。

这些结果是在麒麟2026平台上测得的，数据非常具体：

- 晶体管密度在单一代期内从155 MTr/mm逐步提升至238 MTr/mm²（晶体管密度）。

密度是使用以下公式计算的： $\frac{2}{\text{CPP} \times \text{单元高度}}$ ；麒麟SoC设计的面积利用率

达到68%）——这一改善幅度此前需要三年时间才能实现几何级增长。

- SoC性能核心能效提升41%，最高时钟频率

上涨了近13%。

- 通过在上下层结构中构建一条高速全球性片上网络（Network-on-Chip）数据路径，数据路径占用面积减少了55%，同时提升了电源供应稳定性。
- 一种后硅时代的时钟偏移调整方案独立贡献了超过5%的SoC性能提升。
- 在 SRAM 中——其访问速度、每比特能耗和面积高度依赖于位线和字线长度——*LogicFolding*缩短了关键路径，降低了每比特能耗，并将工作频率提高了40%以上。
- 在代表性处理核心上，双层折叠架构将时钟缓冲区数量减少了超过50%，时钟偏斜减少了25%，导线长度减少了约30%。

这些性能提升是在固定器件节点上实现的，其并非通过新增光刻工艺步骤，而是通过对三维逻辑结构的空分分布进行拓扑重组。麒麟2026芯片中搭载的*LogicFolding*技术方案采取了审慎的设计策略：混合键合间距达到1.5微米；TSV焊盘仅延伸至顶层金属下方一个层级；折叠技术仅应用于关键关键路径而非整个设计布局。即便如此，今年CPU性能核心频率仍恢复至3.1 GHz。

在未来十年内，*LogicFolding*预计将从局部关键路径折叠发展为全规模、多层折叠——每个封装包含三、四乃至更多活跃层级——这一进展得益于低温混合键合技术（放宽了各层级间的热预算限制）以及TSV焊盘从顶层金属向下迁移至M6工艺，从而释放超过30%的高级布线资源。2026年至2035年间，晶体管密度预计将提升至400 MTr/mm²甚至更高水平。与此同时，*LogicFolding*使麒麟芯片能够显著提升CPU核心频率，并为实现4 GHz及更高频率铺平道路（表1）。该路线图具有可行性，在成本方面也具备经济可行性。

表 1.Kirin CPU 性能核心的工作频率趋势。

	系统级芯片（SoC）	架构	频率（GHz）	状态
2023	麒麟9000系列处理器	平面的；二维的	2.6	质量产物
2024	麒麟9020	平面的；二维的	2.65	质量产物
2025	麒麟9030 Pro	平面的；二维的	2.75	质量产物
2026	麒麟2026	逻辑折叠	3.1	硅
2027	麒麟 2027	逻辑折叠	3.39	硅
2028	麒麟 2028	逻辑折叠	3.71	硅前工艺
2029	麒麟 2029	逻辑折叠	4	硅前工艺

附录A ——LogicFolding概览

- 混合键合间距：小于2微米（在Kirin 2026中为1.5微米；目标齿轮比约为1）
- 重叠精度：低于 0.5 微米
- TSV CD/ KOZ ：线宽小于1.5微米；间距小于6微米；失效率低于100 ppm；修复率达99.9%
- 收益率：智能冗余设计下约为100%
- 晶体管密度：一步骤从155提升至238 MTr/mm²
- 能效/频率增益（SoC P-core）：+41%/+13%
- SRAM 工作频率：+40%
- 典型核心上的时钟缓冲区容量/时钟偏斜/导线长度：_50 %/ _25 %/ _30 %

4. 从皮秒到微秒：人工智能数据中心中的 τ 扩展

一个自然的问题是：在毫瓦级智能手机应用领域确立的原则，能否成功应用于吉瓦级人工智能训练与推理场景？人工智能的工作负载处于 τ 谱系的另一极端——并非依赖单个芯片，而是需要数百至数千个芯片协同运作如同一台机器，其总计算能力在过去十年间增长了约六个数量级。答案是肯定的——前提是将 τ 视为系统级目标，并在整个计算链中统一实施，而非仅限于单一加速器内部。

两个事实构成了 τ 争论中关于人工智能方面的核心观点。首先，人工智能系统仍在持续发展——从单个芯片发展到数十个、数百个，如今已越来越多地达到数万个规模。其次，现代人工智能系统的能源消耗和材料消耗主要取决于数据量而非计算能力。超过80%的能耗

在大型人工智能集群中，数据传输占据了主要能耗；系统成本的70%以上用于数据存储。

其含义显而易见：缩短数据在传输过程中（包括芯片之间、机架之间以及封装内部）所花费的时间，至少与缩短计算任务执行所需时间同等重要。

τ 缩放技术在人工智能层面通过三个协同层级实现：系统架构（统一总线）、近封装式光学引擎（Hi-ONE）以及封装本身的拓扑重构（3D折叠）。

4.1 统一总线——一种 τ 优先的系统架构

传统的多节点、多加速器架构需要通过多个堆叠协议传输数据：主机端使用PCIe，机箱内部采用NVLink或专有互连架构，不同机箱之间通过以太网或InfiniBand连接，而顶层则依赖软件栈实现远程内存访问。每一层都需要进行协议转换、额外序列化处理、专用DMA缓冲区配置以及额外的握手流程。每次协议转换都会增加延迟、降低可靠性并产生额外开销。

统一总线（UB）用单一协议取代了原有堆栈，该协议在机箱内部及跨机箱运行——构建了一个完全的点对点架构，能够在整个系统中原生实现内存语义。数据传输简化为在内存语义层进行无转换的点对点传输，采用硬件管理的一致性机制替代软件堆栈的消息传递。

实际性能提升约达两个数量级：端到端远程访问延迟从TCP/IP类堆栈典型的数十微秒降至约100纳秒——沿主要通信轴线的系统 τ 降低约500倍。在机架规模下，这使系统渐近趋近于一台具有统一架构一致性的一体化机器——内部称为单芯片系统。

4.2 Hi-ONE——封装中的光学输入/输出技术

一旦通信延迟降低，下一个瓶颈问题便随之出现。在单个机架内增加芯片密度会将功耗密度和可靠性推向极限——同时也会使电讯号串行/差分转换器（SerDes）的性能达到其极限。当每块AI芯片的数据传输速率达到400 Gb/s时，铜缆仍具有明确的技术原理且运行可靠。

当每芯片传输速率达到数太比特/秒时，铜线的物理应用便变得不切实际：串行数据传输（SerDes）的合同条款限制、布线规模变得过于庞大、面板安装难以实现，且热管理与电力供应的余量已完全耗尽。

华为半导体开发的解决方案是高密度光互连节点引擎Hi-ONE——这款近乎封装化的光引擎每个模块可提供8 Tb/s的带宽，相当于单条光链路上的人工智能芯片带宽。该方案将所需的串行-差分转换器（SerDes）传输距离从约100厘米缩短至约5厘米，消除了笨重的电缆需求，并将传输距离从不足1米扩展至100米。

——使高密度互连技术在分布式、千兆瓦级数据中心中成为切实可行的物理解决方案。

Hi-ONE的设计理念本身就是一个 τ 级扩展的论点。与采用高性能DSP来实现高信号保真度不同，Hi-ONE采用了线性方案——即采用模拟均衡增强型驱动单元和跨阻放大器——从而使UB协议能够容忍刻意降低的误码率。这种协议层与物理层之间的跨层权衡降低了功耗、成本和集成复杂度，完美体现了 τ 级优先方法所倡导的跨层优化原则。

4.3 N²与N的困境：为何三维折叠势在必行

人工智能加速器不会止步于2.5D扇出结构的最深层原因在于几何学因素，这一原因值得明确阐述，因为它决定了2030年后的技术发展路线图。

在传统的2.5D人工智能芯片中，逻辑芯片位于封装中心，HBM堆栈和SerDes线路环绕其边缘，电压调节器则包围整个封装。所有内存信号、互连信号以及每安培的供电电流都必须沿着芯片边缘传输才能到达内部计算资源。若芯片边长为N，则：

- 计算容量随 N^2 （面积）而增加。
- 但内存带宽、互连结构及电源传输能力——这些功能均通过边缘的2.5D扇出结构实现——其扩展规模仅与N（周长）成正比。

这些二次曲线与线性曲线之间日益扩大的差异构成了扇出困境。

该机制解释了2.5D缩放效应的停滞现象，且与底层逻辑节点的激进程度无关。任何晶体管层面的改进都无法弥补拓扑结构上的缺陷。

3D折叠技术通过将边缘绑定的资源重新部署到表面来解决这一难题。电源供应（通过背面电源和集成电压调节器）、高速内存（通过与逻辑电路的混合键合）以及光学输入/输出（通过近封装Hi-ONE技术）均从边缘区域迁移至垂直表面；一旦部署在表面上，这些组件的性能呈 N^2 级增长，与二次方速率相匹配。

计算架构。该封装不再是一个由内存和SerDes外围带环绕的逻辑芯片；而演变为一个垂直集成的堆栈结构，其中内存、互连网络、电源模块与逻辑单元均实现协同扩展。

该路线图明确标注了这一演进的时间框架。到2030年前后，人工智能加速器（即Ascend SuperPoD系列——2025年推出Ascend 910C，2026年推出Ascend 950，后续将推出990系列）将采用成熟技术组合：芯片let、2.5D扇出结构，以及通过微凸点和标准间距混合键合实现的3D堆叠。约在2030年，Ascend 990将把LogicFolding引入人工智能加速器领域；此后直至2035年，3D折叠技术将成为 α 架构的主要载体。按照此发展路径，预计到2035年硬件集成度将提升超过100倍， τ 缩减效应将覆盖堆栈的每一层，而非仅集中于器件层面。

附表B——人工智能系统规模下的 τ

- UB远程访问延迟：约10微秒→约100纳秒（ τ 降低约500倍）
- HiONE每模块带宽：8 Tb/s（与单芯片UB带宽匹配）
- HiONE SerDes的伸展距离：约100厘米 → 约5厘米；面板间伸展距离：<1米 → 100米
- 扇出困境：计算量 $\propto N^2$ ，边界受限的带宽/输入/输出/功耗 $\propto N$
- 3D折叠技术：将BW、光学I/O及电源传输从边缘移至表面，恢复 N^2 奇偶性
- 2026年至2035年硬件集成增长预期：超过100倍

5. 逻辑与记忆：从解耦到重新融合

τ 规模效应的一个影响值得单独讨论，因为其后果既涉及技术层面，也关乎产业层面。

在8086时代，业界通过标准化内存总线刻意实现了处理器与内存的解耦。这种设计使得两个行业能够独立发展：处理器性能沿着摩尔定律迅速提升，而内存厂商则在此基础上形成了规模庞大的独立市场。

人工智能时代正在逆转这种分离趋势。计算密度的持续提升正将内存带宽、延迟、功耗及封装技术推向极限。HBM 技术、混合键合技术以及三维堆叠 SRAM 正是这一根本事实的体现：对于现代AI工作负载而言，数据传输与计算本身同样至关重要，逻辑单元与内存再次被迫实现紧密的物理集成。随着二者融合，供应链中的影响力平衡正向内存与封装供应商倾斜。

技术方向已明确无误，但经济层面的解决方案尚未最终确定。在人工智能硬件时代取得持久成功的关键，在于那些能够实现逻辑与存储技术的深度融合的人士以及建立经济合作伙伴关系，使两大产业能长期共享融合带来的红利。这并非单纯的科研难题，而是整个行业在未来十年内必须解决的结构性问题。通过让各层级分离所产生的交叉成本清晰可见， τ 扩展架构确保这一问题无法被拖延解决。

6. 开放挑战

将 τ 的扩展性描述为一个完整的系统会具有误导性。目前仍存在若干实质性问题尚未解决，本文指出这些问题既是为了强调当前的研究进展，也是为了促进合作。**工具链与方法论**。当前的EDA设计工具是为这样一个时代开发的：面积、时序和功耗分别沿三个独立维度进行优化，而系统 τ 则作为次要指标存在。全面考量

*LogicFolding*需要工具链将多个堆叠的芯片视为一个连续的设计实体进行处理——以单元粒度而非块粒度对逻辑进行划分，将整个设计体积纳入统一的成本函数，并对芯片间路径执行时序闭合分析；在这些路径中，垂直互连寄生效应、KOZ 排除以及晶圆间工艺差异之间的相互作用关系，是传统二维训练工具难以充分解决的。目前我们已开发出初步的内部工具，能够产生有效结果，具体方法细节将在未来几个月内公布。一套原生 τ 的工具链——具备开放性、多物理场支持及三维原生特性——将是未来十年最重要的技术支撑投资。

晶圆间工艺差异。*LogicFolding*技术可将可能来自不同批次（在某些情况下甚至来自不同节点）的晶圆进行绑定。 V_{th} 、驱动电流及互连RC参数的晶圆间差异显著大于晶圆内差异，且对时钟分布和保持时间裕度的影响最为显著。智能冗余机制、自适应补偿技术以及 τ 感知型签核流程是应对该问题的关键组件。

垂直互连开销。每个混合键合节点和每个TSV都会产生有限的电阻与电容损耗，且TSV KOZ 会挤占标准单元空间。因此，逻辑折叠技术必须通过逐层分析这一简单不等式来验证其合理性。

$$\tau_{\text{优异适配性}} (\text{有效硅面积} + \text{导线长度缩减})$$

$$\tau_{\text{Penalty}} (\text{垂直互连RC})$$

移动关键路径和内存的性能阈值均已超过；该阈值具有特定工作负载特性，且随着键合间距缩小，该边界会随之移动。

能量。 τ 遵循时间定律而非焦耳定律。一个运行速度提升10倍但功耗增加10倍的超级节点并不违反任何扩展原则，却会超出网格容量极限。因此 τ 的扩展需要**能源协同方案**：消除堆栈开销的内存语义架构、将每比特皮焦能耗降低数个数量级的近/共封装光学器件、背面供电技术、计算与近内存集成方案，以及通过牺牲 τ 余量来换取能效这一严谨实践。

（在数据中心规模层面实现 DVFS ——这一机制与提升智能手机电池续航能力的原理相同）。

重要的是，当按照该方向分配时， τ 裕量本身就能提供能量储备空间。性能基准测试。当前业界主流的性能基准测试——Linpack、MLPerf、SPEC——是为单一标量计算任务足以满足需求的时代设计的。一个以 τ 扩展为核心的产业需要 τ 特征基准测试——这类测试能够揭示系统各层级中的主导 τ 及其剩余容量。根据定义，主导 τ 层级正是下一个投资重点。

7. 六年投入，十年回报

2020年5月至2026年5月期间，华为半导体设计并实现了381款芯片的量产，这些芯片服务于移动、人工智能、汽车、工业及基础设施等领域。在整个产品组合中， τ 缩放策略始终得到验证：

- 在器件和电路层，晶体管密度已从155提升至约400+MTr/mm²，到2031年将达到这一水平。
- 在芯片层，*LogicFolding*已在一款领先的移动SoC上证明：关键路径频率、能效和密度能够在固定的器件节点上持续提升。
- 在系统层面，UnifiedBus和Hi-ONE已证明：数百微秒的通信 τ 可压缩至数百纳秒，且多机架AI集群能够像单一协调一致的机器般运行。
- 展望未来，到2029年，CPU性能-核心频率预计将达到4GHz甚至更高；麒麟SoC效率预计在典型使用环境下三年至五年内增长一倍以上；到2035年，AI硬件集成预计将增长超过100倍。

这一核心主张超越了任何单一产品范畴，其本质在于方法论层面。 τ 自Dennard提出以来，规模扩展原则首次为整个技术栈确立了统一的优化目标。该原则向工艺技术专家、电路设计师、架构师、系统工程师及软件团队明确传达：这些群体正在以相同的维度对同一指标进行优化，且任一层级的改进都必须传导至系统 τ 才能产生效益。同时，这也向行业战略规划者表明——

资本配置者认为：下一笔资金应跟随 τ 而非节点；企业要想保持竞争力，不再需要永远占据光刻技术的前沿地位；而封装工艺、内存带宽和布线设计如今所具有的战略重要性，已超越了以往仅由最先进逻辑节点所独占的地位。

对于一代将“摩尔定律”视为“进步”代名词的工程师而言，这一转变实属艰难。几何尺寸缩小的时代实际上已经结束；否认这一事实绝非明智之举。通过微型化实现加速发展的时代，正逐渐被通过多层电子系统中的 τ 优化来实现加速发展的时代所取代——在未来六至十年内，那些将 τ 作为核心目标的企业、研究机构及生态系统，将决定整个计算领域未来十年的发展格局。

未来十年的工作范围已明确。许多问题仍未解决，没有任何一个组织能够独自应对——工具链、标准、基准测试、设备物理特性以及经济模型都需要来自任何一家公司之外的贡献。因此，本报告既是一份来自该领域的报告，也是一份邀请。

未来的路线图充满挑战，但方向明确无误。

作者

何廷波主导华为的半导体业务。她领导的团队在2020至2026年间为移动、人工智能、汽车及基础设施市场设计并实现了381款芯片的量产，该团队还提出了本文所述的 τ 缩放方法论以及*LogicFolding*、*UnifiedBus*和*Hi-ONE*技术。

致谢

这一观点基于华为半导体及其晶圆厂、设备、EDA和系统合作伙伴生态系统中数千名工程师六年的研究成果。作者感谢那些以耐心促成此项工作的客户。

进一步阅读

1. G. E. Moore, 《在集成电路中集成更多组件》, 《电子学》, 第38卷, 第8期, 第114–117页, 1965年4月 (转载于《IEEE会议录》, 第86卷, 第1期, 1998年1月)。
2. R. H. Dennard 等人, 《具有极小物理尺寸的离子注入MOSFET设计》, *IEEE 固态电路杂志*, 第9卷, 第5期, 第256–268页, 1974年。
3. J. L. Hennessy 和 D. A. Patterson, 《计算机架构的新黄金时代》, *ACM 通讯*, 第 62 卷, 第 2 期, 第 48–60 页, 2019 年 2 月。
4. M. Horowitz, 《计算领域的能源问题 (及我们可采取的应对措施)》, 《ISSCC 数字技术论文集》, 第10–14页, 2014年2月。
5. 《设备与系统国际路线图 (IRDS)》——互连技术及超越摩尔定律章节, 2023/2024年更新版。
6. P. Batude 等人, 《3D顺序集成: 实现CMOS新型功能异构协整的关键使能技术》, *IEEE 电子器件杂志*, 第3卷, 第3期, 第205–216页, 2015年。