
# 컴퓨터 구조 Lab5 Cache


20210207 이지현 20210794 정유진

#### 1. Introduction

- 1.1. Lab 5는 Vivado를 이용하여 Direct-mapped Cache가 존재하는 5-stage pipelined RISC-V CPU를 구현하는 것을 목표로 한다.
- 1.2. Cache state는 CACHE\_STOP 3'b000, CACHE\_END 3'b100, TAG\_COMPARE 3'b001, READ\_MISS 3'b101, WRITE\_HIT\_CACHE\_CONFLICT 3'b011, WRITE\_MISS\_ALLOCATE 3'b010, WRITE\_MISS\_ALLOCATE\_WRITE 3'b110로 총 7 state가 존재하고, 1과 4는 필수 state로 그 안의 hit/miss/conflict + dirty bit을 이용하여 state를 이동하며 캐시처리를 해준다.
- 1.3. 주어진 스켈레톤 코드는 Cache.v, InstMemory.v, DataMemory.v, CLOG2.v가 있고 추가로 만든 V 파일은 ALU.v, ALUControlUnit.v, ImmediateGenerator.v, ControlUnit.v, PC.v, mux5bit.v, mux.v, mux4.v, HazardDetection, forwardingUnit, top.v, cpu.v가 있다.
- 1.4. 테스트 코드는 naïve\_matmul, optmal\_matmul가 있으며, Ripes result txt 레지스터 값과 베릴로그 상에서 얻은 레지스터 값과 비교하며 정상적인 동작을 확인할 수 있다.
- 1.5. Pipelined CPU의 design과 implementation을 설명할 때 각각의 모듈이 synchronous인지 asynchronous인지 확인하며 각각의 스테이지를 설명하고자 한다.


# 2. Design





- 2.1. Pipelined CPU 동작이 이루어지는 과정에 대한 순차적인 설명은 다음과 같다.
  - Instruction processing은 보통 5가지 절차로 이루어진다.
  - 파이프라인 CPU는 HW 활용률(utilization) 향상을 통한 throughput 향상을 위해한 stage씩 instruction이 쪼개서 작업이 진행되고, 여기서는 5개의 stage의 파이프라인을 가진다. => 5 stage pipelined cpu
    - IF: instruction fetch로, 인스트럭션 실행을 위해선 메모리로부터 읽어와야한다.
      - ◆ Instruction memory, PC 가 주로 수행한다.
    - ID: instruction decode로, 레지스터 파일에서 레지스터 값을 읽어오며 (operand fetch) instruction에 따른 control signal, immedgate value를 발생시킨다.
      - ◆ ControlUnit, immediateGenerator, RegisterFile 가 주로 수행한다.
    - EX: execution으로, ALU 등을 통한 연산이 이루어진다.
      - ◆ ALU, ALUControlUnit 가 주로 수행한다.
    - MEM : Cache memory access를 하고, miss나 conflict 시 data memory access를 통해 접근하고자 하는 메모리를 읽고 쓰거나 dirty bit를 설정한다.
      - ◆ Cache, Data memory 가 주로 수행한다.
    - WB: write back으로, 레지스터 파일을 업데이트 하고 메모리에서 읽은 값을 rd에 저장하는 등의 과정이 이루어진다.
      - ◆ RegisterFile 가 주로 수행한다.
  - 단, 이 과정에서 발생하는 data hazard는 stall과 data forwarding을 통해서 해결할수 있는데, 이를 위해 hazard detection unit과 forwarding unit을 추가해서 조건에 따라 stall되거나 앞서 생성된 와이어값을 레지스터에 적용되지 않은 상태에서도 forwarding해서 가져와 쓸 수 있도록 하였다.
  - 위와 같은 메커니즘으로 파이프라인 CPU는 작동된다.
- 2.2. The design of the cache (Directed mapped cache)


- Directed mapped cache는 특정 memory 주소는 특정 cache의 block에만 들어갈 수 있는 방식으로, 아래와 같은 구조를 가진다.



- 각 memory block은 하나의 single cache block에 mapping된다.
- Tag bit를 통해 어떤 Index의 block data가 찾고 있는 data인지를 식별할 수 있다.
- 즉, tag bit와 Tag bank 값이 동일하면 hit가 되고, valid bit도 함께 확인해야 한다.
- mapping되는 location을 결정할 때, idx를 이용하는데, idx 사이즈는 Log2(C/G) bits (C=capacity, G=granularity)가 된다.
- 이 때, 데이터에 접근할 때 byte단위의 접근이 필요하고, 이를 위해 block offset이 필요하다.
- Write back / Write through policy를 이용했으므로, write Hit 발생시 cache만 계속해서 참조하면 되고, data memory와 달라도 dirty bit만 1로 설정해놓고 업데이트 하지 않는다. 또한, write miss가 발생하면 data memory를 업데이트하고 current cache에도 업데이트를 해 놓는다. 즉, miss된 data를 위한 공간을 캐시에 할당해 놓게 된다.

# 2.3. Explain replacement policy


- Directed mapped cache 방식을 이용했으므로 replacement policy가 따로 필요하지 않다. 각 memory block은 하나의 cache block에 매핑되므로, 해당하는 block의 값이 바뀌게 될 때 dirty bit의 세팅 여부에 따라 cache/dmem data를 교체해주어야 한다.
- 정확한 알고리즘은 다음과 같다.



2.4. naïve\_matmul vs opt\_matmul (이론적 + 실험적 hit ratio)

```
// matrix op
for (int m = 0; m < M; ++m) {
  for (int n = 0; n < N; ++n) {
    for (int k = 0; k < K; ++k) {
        | c(m)[n] += a[m][k] + b[k][n];
    }
}
```

- naïve 코드는 일반적인 행렬 곱셈 알고리즘으로, 3중 반복문을 사용하여 행렬 연산을 수행한다. 이 경우, 행렬의 element를 순차적으로 접근하지 않고, 행렬의 행과 열을 동시에 반복하면서 접근하기 때문에 cache locality가 좋지 않은 코드이며, 이는 곧 cache miss를 유발해 cache-friendly한 코드가 아니다.




opt\_matmul (tiled implementation) 코드는 행렬의 블록 단위로 접근하여 데이터의 locality를 활용할 수 있다. 행렬의 크기에 맞추어 block 크기를 선택하여 행렬의 블록 단위로 곱셈을 수행하고, 이미 업로드된 캐시의 값을 재사용할 수 있다. 블락 단위로 나누어 곱셈을 하는 방법은 matrix의 temporal locality를 활용하여 miss rate를 줄이는 대표적인 방법이다. 이는 곧 hit를 증가시켜 캐시 미스를 줄여 cachefriendly한 코드라고 할 수 있다.

- 우리가 작성한 코드를 통해 total access와 memory access를 출력해보았을 때 naïve에서와 opt에서의 값은 다음과 같다.

	> 💗 total_access[31:0]	6278	> 😼 total_access[31:0] 6278
_	> w memory_access[31:0]	119174	> <b>III</b> memory_access[31:0] 128854

- memory access는 저장소 접근했을 때의 시간을 출력하고, 이는 곧 writeback/write-through의 기준으로 naïve에서의 hit rate가 더 크다는 결론을 얻을 수 있다.
- 2.5. Why is the cache hit ratio different between two matmul algorithms?
  - 위에서 이론적으로는 언급한 것처럼 블록 단위로 접근하면 temporal locality를 가지고 있는 matrix를 최대한 활용하여 cache에 업로드된 값을 재사용할 수 있게 된다. 이는 곧 miss가 덜 발생한다는 것을 의미하고, hit ratio가 일반 행렬 곱보다 더 커지는 이유이다.
  - 하지만, 위에서 작성한 코드로 직접 실행을 하였을 때 이론적으로 예측한 결과 optimal의 hit ratio가 더 많을 것이라고 추측했지만 naïve가 더 많음을 확인할 수 있다.
  - opt의 더 hit ratio가 크기 위해서는 행렬의 크기가 캐시의 크기보다 훨씬 크다고 가정해야 타일을 나누는 것이 효과적이다. 하지만 이번 테스트 벤치의 opt 예시는 캐시와 행렬의 크기가 거의 동일했기 때문에 cache-friendly한 효과를 얻지 못했다고 말할 수 있다.
- 2.6. what happens to the cache hit ratio if you change the # of sets and # of ways?
  - 캐시 라인을 페이지 단위로 묶은 것을 Way라고 하고, 각 Way 내에 있는 같은 인덱스를 묶은 것을 Set이라고 한다.
  - way수를 증가시키면 더 많은 tag-data bank를 가져 데이터가 매핑될 수 있는 방법의 수가 늘어난다. 특정 set에 속하는 data bank 및 매핑 방법의 수가 증가하는 것이다. 즉, 같은 곳에 매핑될 가능성이 줄어들어 conflict의 가능성이 줄어들고, hit rate가 증가한다. (hit이 일어날 수 있는 방법의 가지수도 많아 이를 위한 overhead gate도 존재하게 된다)




# 2.7. 다음은 각각의 모듈에 대한 synchronous/asynchronous 디자인의 포괄적인 설명이다.

Сри	Top module로서 sub module들의 인스턴스 선언과 wire 변수들의 연결이 이루어지는 곳이다.
ALU	ALU 연산을 한다. ALU operation의 종류와, ALU 연산을 할 input 2개를 asynchronous하게 읽어와서, 연산을 할 result와, branch operation일 경우에는 branch condition에 해당하는 지를
	리턴한다.
ALUControlUnit	Instruction를 해독하여 ALU operation을 내보내주는 역할을 한다. Instruction을 asynchronous하게 읽어온다.
ControlUnit	Asynchronous하게 Instruction을 읽어와, 이에 해당하는 CPU의 동작을 확인하여, 각 module에 내보내준다.
Inst Memory	Instruction memory에서는 asynchronous하게 instruction을 읽어오며 CPU Reset시 synchronous하게 초기화가 이루어진다.
Cache	우선 synchronous하게 메모리를 초기화해주고, asynchronous하게 cache status (state)를 설정해준다. 그에 따라 해당 state에서 Valid bit, Dirty bit, Data Bank, Tag bank, dmem_addr, dmem_read, dmem_write 등을 설정해주며 각 state의 역할을 asynchronous하게 수행한다.
Data Memory	Data memory에서는 asynchronous하게 memory에서 data(dout)를 읽어오며 synchronous하게 data(din)를 write한다. 마찬가지로 CPU Reset시 synchronous하게 초기화가 이루어진다. is_output_valid 및 request_arrived도 assign문을 통해 asynchronous하게 설정된다.
Mux	selector가 0이면 output으로 mux1을 assign하고, 아니면 output으로 mux2를 assign한다. Dataflow modeling이다.
Mux4	Selector가 00이면 output으로 mux1을 assign하고, 01이면 mux2를 assign하고, 10이면 mux3를 assign한다. Dataflow modeling이다.
Mux5bit	Selector가 0이면 output으로 5비트 mux1을 assign하고, 아니면 mux2를 assign한다. Dataflow modeling이다.
Opcodes	연산들의 funct3과 opcode를 선언해 놓았다.
PC	Synchronous하게 매 clk마다 current_pc를 next_pc(pc+4)의 값으로 업데이트 해준다.
RegisterFile	register file의 rs1 rs2 값을 asynchronous하게 읽어오고 write_enable = 1이고 rd가 0이 아니라면 synchronous하게 rd에 write한다. CPU Reset시 synchronous하게 초기화가 이루어진다.
hazardDetection	hazard detection 조건을 만족한다면 Asynchronous하게 PCwrite, IF_ID_write, hazard_out signal을 업데이트해준다.
forwardingUnit	input인 rs1EX, rs2EX, rdMEM, regWriteMEM, rdWB, regWriteWB가

	바뀜에 따라 asynchronous하게 forwarding이 어떻게 되는지를 내보낸다.
Тор	CPU instance를 선언하고, 처음에 reset을 한 뒤, clk를 특정 시간 간격마다 -clk로 바꾸어주어 synchronous한 동작에 도움을 준다.
	프로그램이 끝나면, total_cycle과 register의 상황을 출력해 준다.

# 3. Implementation

# 3.1. $\langle cpu.v \rangle = top module$



Input : clk, reset
Output : is\_halted

사용한 wire/Reg 변수들의 설명은 다음과 같다.


PC	nextPC : 다음 clock의 PC	
	currentPC : 현재 PC	
	real_currentPC : mux를 거치고 난 현재 PC	
	beforeInst : Instruction memory를 나온 dout	
ALU	alu_op : 결정된 ALU opreation	
	real_ALU_inA : ALU에 들어가는 최종 첫 번째 operand	
	real_ALU_inB : ALU에 들어가는 최종 두 번째 operand	
	alu_bcond : 여기선 항상 0 = alu_zero	
	ALU_out : ALU output	
register	WriteRegister: RD	
	RegReadData1 : RS1	
	RegReadData2 : RS2	
	MemData : memory data	
	rf17 : Regster file [17] <- 레지스터파일 사용X	
memory	real_DataOutput : mux를 거치고 난 data output	
	DataReadData : mux를 거치기 전 data output	
	real_real_DataReadData : 2번째 mux를 거지고 난 data	
	output	
Immediate generator	Imm_gen_out : immediate generator output	

& mux step	
Control unit	isJal : Jal instruction인지 여부 output
	isJalr : Jalr instruction인지 여부 output
	isBranch Branch instruction인지 여부 output
	RegWrite : 레지스터에 쓰는지 여부 output
	MemRead : 메모리를 읽는지 여부 output
	MemToReg : 메모리의 값을 레지스터로 가져오는지 여부
	output
	MemWrite : 메모리에 쓰는지 여부 output
	ALUSrc : ALU 연산에 immediate가 활용되는지 여부
	output
	PCtoReg : PC가 register에 저장되는지 여부
	output(여기서는 항상 0)
	ls_ecall : ecall instruction인지 여부 output
Forwarding unit	forwardingA : A를(rs1) 어디서 가져오는지를 나타냄
	forwardingB : B를(rs2) 어디서 가져오는지를 나타냄
Hazard detection	IF_ID_write : IF_ID 파이프라인 레지스터에 write 가능
	signal
	PCWrite : 다음 PC 가져오기 가능 signal
	Hazard_out : hazard detection 여부 signal
	afterhaltingMuxrs1 : (ecall 연산일 경우 rs1을 17로, 아닐
	경우 기존의 instruction에서 rs1을 가져오게 된다.)
	CPU에서 다룰 최종적인 rs1의 값이라 할 수 있다.
Branch predictor	branchPC : taken했을 때 뛰어야하는 PC값을 저장한다.
	isTaken : taken 여부를 설정하는 핵심 파라미터이다.
Cache	is_input_valid : Cache가 사용되는지 여부를 나타낸다.
	is_output_valid : cache output값이 valid한지 여부를
	나타낸다.
	is_hit : cache가 mem stage에서 hit 되었는지를 나타낸다.
	is_ready : cache가 state를 다 지나서 나올 준비가
	되었는지를 나타낸다.
	Cachestall : cache가 stall되어야 하는지 여부를 나타낸다.
	Cachebeforeinst : cache에 들어가기 전의 inst를 나타낸다.
Pipeline	IF_ID_inst :
(파이프라인 레지스터	IF_ID_currentPC:
/ 설명은 생략한다)	ID_EX_alu_op :
	ID_EX_alu_src :
	ID_EX_mem_write
	ID_EX_mem_read

ID\_EX\_mem\_to\_reg ID\_EX\_reg\_write ID\_EX\_rs1\_data ID\_EX\_rs2\_data ID\_EX\_rs1 ID\_EX\_rs2 ID\_EX\_imm ID\_EX\_ALU\_ctrl\_unit\_input ID\_EX\_rd ID\_EX\_currentPC ID\_EX\_isHalted ID\_EX\_isEcall ID\_EX\_isJal ID\_EX\_isJalr ID\_EX\_isBranch ID\_EX\_inst EX\_MEM\_mem\_write EX\_MEM\_mem\_read EX\_MEM\_is\_branch EX\_MEM\_mem\_to\_reg EX\_MEM\_reg\_write EX\_MEM\_alu\_out EX\_MEM\_dmem\_data EX\_MEM\_rd EX\_MEM\_bcond EX\_MEM\_SUM\_out EX\_MEM\_isHalted EX\_MEM\_jump\_rdin  ${\sf EX\_MEM\_inst}$ MEM\_WB\_mem\_to\_reg MEM\_WB\_reg\_write MEM\_WB\_mem\_to\_reg\_src\_1 MEM\_WB\_mem\_to\_reg\_src\_2 MEM\_WB\_isHalted MEM\_WB\_isJal  $\mathsf{MEM\_WB\_isJalr}$ 

# 3.2. <Cache.v>

cache



Input: reset, clk, addr, mem\_read, mem\_write, din, EX\_MEM\_inst

Output: is\_ready, is\_output\_valid, dout, is\_hit

■ Asynchronous logic: is\_input\_valid가 1이 되면 asynchronous하게, next\_cache\_status가 변화하고, 이에 따라 cache\_status가 변화하면 그에 맞게 asynchronous logic이 실행된다.

■ (Positive clk) Synchronous logic: reset버튼이 눌러졌을 때 Tag\_Bank, Data\_Bank, Valid, Dirty와 같은 캐시 초기화가 이루어지고, 이후 cache\_status에 next\_cache\_status를 대입하는 부분은 synchronous하게 실행된다.

### ■ Implementation:

캐시의 status는 크게 CACHE\_STOP, CACHE\_END, TAG\_COMPARE, READ\_MISS, READ\_MISS\_WRITE, READ\_MISS\_2, WRITE\_HIT\_CACHE\_CONFLICT, WRITE\_MISS\_ALLOCATE, WRITE\_MISS\_ALLOCATE\_WRITE로 나뉜다.

[CACHE\_STOP] 캐시가 중지된 상태로, is\_input\_valid일 때, TAG\_COMPARE state로 넘어간다.

[CACHE\_END] 캐시가 끝난 상태로, is\_ready를 1로 바꾸어준다. (CACHE\_STOP로 넘어가기 전 마무리 단계)

[TAG\_COMPARE] set\_index에 맞는 tag와 valid bit를 확인하여 캐시의 hit, miss 여부를 확인한다.

이때, read\_hit인 경우, dout는 캐시의 Data\_Bank에서 가져올 수 있고, CACHE\_END state로 넘어간다.

read\_miss인 경우, 해당하는 블록의 dirty bit가 1이면 값이 있는 것이므로, 그 값을 지키기 위해 dmem에 써 주는 별도의 state인 READ\_MISS\_WRITE로 넘어간다. 아닌 경우에는 READ\_MISS state로 넘어간다.

write\_hit인 경우, 해당하는 블록의 dirty bit가 0이면, din된 값을 블록의 올바른 위치에 써 주고, dirty bit를 1로 바꾸어준다. CACHE\_END state로 넘어간다. dirty bit가 1이면, cache conflict가 일어난 것으로, WRITE HIT CACHE CONFLICT state로 넘어간다.

write\_miss인 경우, 해당 위치에 써 주어야 하는데, dirty bit가 1이면 값이 있는 것으므로 그 값을 지키기 위해 dmem에 써 주는 별도의 state인 WRITE\_MISS\_ALLOCATE\_WRITE state로 넘어간다. dirty bit가 0이면 WRITE\_MISS\_ALLOCATE state로 넘어간다.

## [READ\_MISS\_WRITE]

read\_miss인데, dirty인 경우, 원래 캐시에 있던 블록을 dmem에 넣어주고, READ\_MISS\_2 state로 이동한다.

# [READ\_MISS]

dmem\_ready가 1이면, dmem에서 값을 읽어온다. 값을 읽어왔으면, 그 값을 캐시에 할당하고, CACHE\_END state로 넘어간다. 이때, Dirty bit는 0이다.

#### [READ\_MISS\_2]

READ\_MISS와 마찬가지로 값을 캐시에 할당한다. 이때 Dirty bit는 1이다. 왜냐하면, 앞의 READ\_MISS\_WRITE state에서 다른 값을 넣어줬기 때문에 메모릐와 캐시의 값이 다르기 때문이다.

# [WRITE\_HIT\_CACHE\_CONFLICT]

dmem에 캐시의 원래 블록의 값을 써 준다. 그리고, 원래 써 주어야 할 din 값을 Data Bank에 써 준다. CACHE END state로 넘어간다.


# [WRITE\_MISS\_ALLOCATE\_WRITE]

dmem에 캐시의 원래 블록의 값을 써 준다. WRITE\_MISS\_ALLOCATE state로 넘어간다.

#### [WRITE\_MISS\_ALLOCATE]

dmem의 데이터를 읽어오고, 그곳에 써 주어야 할 값을 써 준다.

# 3.3. <InstMemory.v>




Input: reset, clk, addr

Output: dout

■ Asynchronous logic : imm\_addr를 이용해 memory에 access해 dout에 담는 과정을 addr가 변할 때마다 asynchronous하게 진행하였다.

■ (Positive clk) Synchronous logic: reset버튼이 눌러졌을 때 instruction memory를 0으로 초기화하는 과정은 clk이 positive일 때마다 synchronous하게 진행하였으며, pc값이 돌아올때마다 각각의 테스트 코드에 있는 memory 경로의 값을 읽어오는 과정도 clk에 따라 진행되었다

# 3.4. < DataMemory.v>




Input: reset, clk, is\_input\_valid, addr, din, mem\_read, mem\_write

Output: dout, is\_output\_valid, mem\_ready

● Asynchronous logic: mem\_read signal이 1이면 dout에 mem[dmem\_addr]를 대입하는 과정은 assign의 오른쪽 값이 바뀌면 대입되는 방식을 이용했으므로 asynchronous한하게 진행된다고 볼 수 있다. 마찬가지로 request\_arrived, is\_output\_valid 값을 세팅하는 과정도 asyncrhonous하게 진행되었다.

 (Positive clk) Synchronous logic : positive clk일 때 mem\_write signal이 1인지 확인하고 din값을 memory에 write하는 과정과 reset이 1일때 data memory를 초기화하는 과정은 synchronous하게 진행된다. delay counter를 1씩 감소시키는 과정도 synchronous하게 진행되었다.

# 3.5. < RegisterFile.v >



Input: reset, clk, rs1, rs2, rd, rd\_din, write\_enable

Output: rs1\_dout, rs2\_dout


- Asynchronous logic : rf[rs1], rf[rs2]값이 변할 때마다 rs1\_dout, rs2\_dout에 assign문을 통해 대입해주는 과정은 asynchronous하다.
- (Positive clk) Synchronous logic : positive clk일 때마다 rf[0]의 값은 변하면 안되므로 rd가 0이 아니고 write enable이 1인지를 확인해 rd\_din을 레지스터 파일에 대입해주는 과정은 synchronous하다. 마찬가지로 reset이 1일 때 레지스터 파일을 0으로 초기화해주는 과정또한 synchrounous하다.

# 3.6. <mux.v>

mux1과 mux2와 selector를 input으로 받아서 selector가 0이면 mux1을, 1이면

mux2를 출력해주는 모듈이다. mux module을 사용하여 instance를 만든 부분들은 다음과 같다.


#### AfterForwardB



Input : mux1 (real\_ID\_EX\_rs2\_before), mux2 (ID\_EX\_imm), selector(ID\_EX\_alu\_src)
Output : muxoutput(real\_ALU\_inB)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다. Real\_ID\_EX\_rs2\_before와 ID\_EX\_imm 사이에서 real\_ALU\_inB signal을 통해 한 값만 내보내주는 조건문 역할을 해준다.


# afterData



Input: mux1 (MEM\_WB\_mem\_to\_reg\_src1), mux2 (MEM\_WB\_mem\_to\_reg\_src\_2), selector(MEM\_WB\_mem\_to\_reg)

Output: muxoutput(real\_DataReadData)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다.
   MEM\_WB\_mem\_to\_reg\_src1과 MEM\_WB\_mem\_to\_reg\_src\_2 사이에서 MEM\_WB\_mem\_to\_reg signal을 통해 한 값만 내보내주는 조건문 역할을 해준다.
- Before\_ID\_EX




Input: mux1 (control\_out), mux2 (0), selector(hazard\_out)

Output: muxoutput(real\_pipeline\_signal)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다. Control\_out과 0 사이에서 hazard\_out selector를 통해 한 값만 내보내주는 조건문 역할을 한다.


#### realPC



Input: mux1 (currentPC+4), mux2(branchPC), selector(isTaken)

Output: muxoutput (nextPC)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다. current+4과 branchPC사이에서 isTaken selector를 통해 한 값만 내보내주는 조건문 역할을 한다.
- forJumpStore



Input: mux1 (real\_DataReadData), mux2(EX\_MEM\_jump\_rdin),

selector(MEM\_WB\_isJal || MEM\_WB\_isJalr)


Output: muxoutput (real\_real\_DataReadData)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다. Real\_DataReadData과 EX\_MEM\_jump\_rdin사이에서 MEM\_WB\_isJal || MEM\_WB\_isJalr selector를 통해 한 값만 내보내주는 조건문 역할을 한다.

### 3.7. <mux4.v>

mux1과 mux2와 mux3과 selector를 input으로 받아서 selector가 00이면 mux1을, 01이면 mux2를 10이면 mux3를 출력해주는 모듈이다. mux module을 사용하여 instance를 만든 부분들은 다음과 같다.

## forwardAmux




Input: mux1 (ID\_EX\_rs1\_data), mux2 (EX\_MEM\_alu\_out), mux3(real\_DataReadData), selector(forwardingA)

Output: muxoutput(real\_ALU\_inA)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다. ID\_EX\_rs1\_data와 4와 EX\_MEM\_alu\_out와 real\_DataReadData중에서 forwardingA signal에 따라 한 값만 내보내주는 조건문 역할을 한다.

#### forwardBmux



Input: mux1 (ID\_EX\_rs2\_data), mux2 (EX\_MEM\_alu\_out), mux3(real\_DataReadData), selector(forwardingB)


Output: muxoutput(real\_ID\_EX\_rs2\_before)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다. ID\_EX\_rs2\_data와 4와 EX\_MEM\_alu\_out와 real\_DataReadData중에서 forwardingB signal에 따라 한 값만 내보내주는 조건문 역할을 한다.

# 3.8. <mux5bit.v>

5 bit mux1과 5 bit mux2와 selector를 input으로 받아서 selector가 0이면 mux1을, 1이면 mux2를 출력해주는 모듈이다. mux module을 사용하여 instance를 만든 부분은 다음과 같다.

### forHalted




Input: mux1 (IF\_ID\_inst[19:15]), mux2 (5'b10001), selector(IsEcall)

Output: muxoutput(aftergaltingMuxrs1)

- Asynchronous logic : clk에 의존적인 Logic이나 intial을 이용하는 구간이 없고 assign문을 이용했으므로 asynchronous한 로직만 있다. IF\_ID\_inst[19:15]와 17 중에서 isEcall signal에 따라 한 값만 내보내주는 조건문 역할을 한다.

# 3.9. <ALU.v>

ALU




input : alu\_in\_1, alu\_in\_2, alu\_op
output : alu\_bcond, alu\_result

Asynchronous Logic : switch-case문을 이용해 alu\_op 4비트에 따라 alu\_result의 연산이 달라지도록 구현하였다. 특히 branch instruction의 경우 op 4비트 MSB가 1인 특징을 지니며, BEQ BNE BLT, BGE 의 조건에 따라 alu\_bcond가 설정된다. 이들은 asynchronous하게 연산된다.

#### 3.10. <ALUControlUnit.v>

alu\_ctrl\_unit



input : part\_of\_inst
output : alu\_op

- Asynchronous Logic : input인 part\_of\_list가 바뀔 때마다 asynchronous하게 동작하여. 각 part\_of\_inst에 맞는 alu\_op를 대입한다.
- Implementation : part\_of\_inst를 가공해서 input으로 넣을 수도 있었겠지만, 가공하지 않고 32bit의 whole instruction을 input으로 넣었다.

우선, opcode에 해당하는 part\_of\_inst[6:0]의 값에 따라 연산의 종류에 대한 case를 구분했다.

ARITHMETIC 연산일 때는, ALU 연산에 해당하는 부분인 part\_of\_inst[14:12]와,


part\_of\_inst[30]을 추가로 검토해 주었다. add와 sub는 funct3이 일치하고, sub 연산만 part\_of\_inst[30]이 1이기 때문에 따로 구분했다.

ARITHMETIC\_IMM 연산일 때도, ALU 연산 부분은 part\_of\_inst[14:12]를 사용하여 alu operation을 구분해 주었다.

LOAD, JALR, STORE 연산일 때의 ALU 연산은 add이다. 왜냐하면 각각 ALU unit에서 immediate value와의 연산 부분이 있기 때문이다. (JAL은 별도의 Add unit을 활용하여 ALU 연산이 존재하지 않는다.)

BRANCH 연산일 때는 part\_of\_inst[14:12]를 사용하여 별도로 alu\_operation을 구분해 주어야 했다. 그 이유는, ALU unit에서 rs1과 rs2에 따른 branch condition도 계산해야 하기 때문이다.

#### 3.11. <ControlUnit.v>




input: instruction, part\_of\_inst

output: alu\_src, is\_ecall, mem\_read, mem\_to\_reg, mem\_write, write\_enable

 Asynchronous logic: input인 instruction이 바뀔 때마다 asynchronous하게 동작하며, 각 instruction에 맞는 control signal을 blocking assignment로 대입한다.
 자세한 구현은 lab2의 single-cycle CPU에서의 구현과 일치한다.

#### 3.12. < ImmediateGenerator.v>

• imm\_gen




input : part\_of\_inst
output : imm\_gen\_out

- Asynchronous Logic : input인 part\_of\_inst이 바뀔 때마다 asynchronous하게 동작하며, 각 instruction을 해독하여 내부에 있는 immediate value를 찾아낸다.

- Implementation : 우선, opcode인 part\_of\_inst[6:0]을 통해 명령어의 종류를 구분했다. 각 명령어들에 대하여 RISC-V 규정에 따라 immediate value를 찾을 수 있다. 자세한 값은 Introduction에 있는 1.5의 표를 참조하였다. STORE와 BRANCH, JAL 명령의 경우에는 sign-extension을 해 주었다.

#### 3.13. <PC.v>

pc




input : clk. next\_pc, reset, signal

output : current\_pc

(Positive clk) Synchronous Logic: positive clk일 때마다 우선 reset이 1일 경우 current\_pc를 0으로 초기화해준다. 아닐 경우 next\_pc(pc+4)를 current\_pc에 넣어 준다. 단, 이 과정은 signal (PCWrite)이 1일 때만 시행한다. (여기서 첫번째 clk에도 작동하도록 current\_pc == 0 일 때도 pc+4값을 받도록 임의로 설정했다. 이는 Non-controlflow lab이기에 가능한 것이며, 다음 랩에서 수정할 예정이다.)

### 3.14. < Hazard Detection.v >


HDT



Input : ID\_EX\_memRead, rd\_EX, rs2\_ID, rs2\_ID
Output : IF\_ID\_write, PCWrite, hazard\_out

- Asynchronous logic : hazard detection 조건을 만족하는 경우, PCWrite 를 0으로, IF\_ID\_write를 0으로, hazard out을 1로 설정해 업데이트해준다.

# <ForwardingUnit.v>



input: rdMEM, rdWB, regWriteMEM, regWriteWB, rs1EX, rs2EX

output: forwardingA, forwardingB

- Asynchronous logic : input 값들의 변화에 따라 asynchronous하게 forwardingA, forwardingB에 값을 넣어준다. 기본적으로 forwardingA,B의 값은 0이다. 자세한 구현은 본 보고서의 2.4에 있다.

# 4. Discussion

- 4.1. hazard\_out과 cache stall의 우선순위에 관한 문제 hazard\_out와 IsTaken의 우선순위는 cache stall보다 뒤에 있어야 하는데, reset과 같은 위치에 hazard\_out을 두는 바람에 엉뚱한 곳에서 forwarding되는 문제가 생겼었다.
- 4.2. Internal forwarding Register file 사용에 의한 forwarding의 문제 Lab5의 registerfile은 internal forwarding을 구현하고 있어 기존에 올바르게 forwarding되던 instruction의 rs1이 다른 수로 포워딩되는 문제가 발생해 EX\_MEM\_alu\_out 이 잘못 기재되는 문제가 생겼다. 이는 Lab4의 reigsterfile을 이용함으로써 해결할 수 있었다.
- 4.3. Cache의 state 구분에 관한 문제
  - 이 캐시는 write-allocate, write-back policy를 가진다. 따라서, write miss시 메인 메모리의 블록을 캐시 메모리에 할당하여 캐시에 write하고, write될 때는 캐시에만 write되었다가, dirty가 1인데 write를 해야 할 때는, 캐시 메모리의 값을 메인 메모리에 write하고, 다시 값을 써 주어야 한다. 이러한 policy를 지키기 위해 캐시의 state를 구분하여쓰는 데 어려움이 있었다.
- 4.4. READ\_MISS, WRITE\_MISS 처리 시, dmem에 write를 해 주어야 하는 문제

miss일 때는 dmem의 값을 cache에 가져와 주어야 한다. 이때, dirty bit를 활용하여 cache에 dmem과 다른 값이 존재하고 있었다면, 이를 잃어버리지 않도록 이 값을 dmem에 잘 저장해 주어야 한다. 또한, 이후에 dirty bit setting에도 주의해야 한다.

# 5. Conclusion

- 5.1. 수업시간에 배운 5-stage pipelined CPU를 직접 구현하면서 CPU의 동작을 이해하고, 컴퓨터처럼 사고하는 능력을 배울 수 있었다.
- 5.2. Cache를 이용해서 Write-back / Write-through 방식을 이용해 hit/miss를 구현하였는데, dirty bit에 대한 이해와 언제 업데이트 되는지에 대한 이론적 모호함이 캐시를 구현하면서 사라질 수 있었다.
- 5.3. cache를 사용했을 때 어떤 locality의 코드를 가지고 있느냐에 따라 hit/miss rate의 여부가 차이가 나게 되고, cycle 및 latency의 차이가 남을 직접 두 가지의 테스트 벤치코드를 돌려보며 알 수 있었다.