


数字电子技术远程实境实验平台操作手册

- 1、按实验要求画好原理图后，进行编译和仿真。
- 2、点击 Assignments|Pins，打开引脚分配编辑窗口，按照引脚编号输入在 Location 一栏，类似下图所示




实验台所提供的输入输出模块与 FPGA 相连接的引脚对应详见文档最后的附表。这里，请根据具体电路的需要进行选用和引脚锁定。引脚锁定后，再编译一次，工程文件夹中会生成相应的 FPGA 下载配置文件——.sof 文件。

- 3、登录远程实验网站 <http://www.ycsypt.com/#/home>，选择本课程，预约远程实验。预约时间到后，点击进入实验，可打开虚拟客户端 VA，进入实验操作，如下图所示。

实验描述

实验步骤

第一次使用，需要安装虚拟客户端 VA，点击客户端下载即可。
后续使用不需要再次安装。安装好之后，点击上面的“进入实验”图标，
打开虚拟文件夹，如下图所示。



首先，需上传本地计算机上需要下载的.sof 文件。点击左侧的“Quartus”标签,点击快捷菜单中的“上传”图标，如上图所示，并在跳出的上传窗口中浏览找到要下载到 FPGA 中的.sof 文件，点“确定”上传该文件至服务器。



然后点击左侧的“私人”标签，双击右侧窗口中的“FPGA 烧录”，打开远程实验操作窗口，如下图所示。




界面左侧一列为虚拟仪器，包含视频监控画面、示波器、信号发生器、电源等，可根据需要选择。界面下部是 8 个按键开关和 8 个逻辑开关，可鼠标点击控制输入信号的变化。

点击右侧第一个下拉菜单，选择自己的下载文件，点击“FPGA 远程下载”按键，即启动下载，当看到下载成功的提示框，通过改变输入信号，中间实验台实时视频图像画面，即可观察实验结果。


附录：引脚锁定对应表

实验箱全貌（含部分模块）




1、核心板 C1

此 FPGA 型号为 EP4CE40U19A7，为 Inter 公司旗下 Cyclone10 系列芯片。



2、输入信号

打开远程实验操作窗口，窗口下方，可以看到控制输入信号变化的一排开关，如下图所示。



系统可支持 8 路按键开关输入(A0-A7)和 8 路逻辑开关 B(B0-B7)的输入控制。按键开关松开状态为 0，按下为 1，松开自动返回 0。逻辑开关拨下为 0，拨上为 1。对应 FPGA 引脚如下：


按键开关	A0	A1	A2	A3	A4	A5	A6	A7
FPGA 引脚	PinA20	PINB20	PINA19	Pin B19	Pin A18	Pin B18	Pin A17	Pin B17
逻辑开关	B0	B1	B2	B3	B4	B5	B6	B7
FPGA 引脚	Pin A16	PinB16	Pin A15	Pin B15	Pin A14	Pin B14	Pin A13	Pin B13

3、时钟信号

时钟信号的锁定：晶振电路产生 50MHz 方波，PinAB12。

4、流水灯模块（24 个 LED）M3

流水灯模块共包含 24 个 LED 以及 1 个动态 2 位数码管，如下图所示：其中，24 个 LED 独立显示，高电平亮，2 位数码管为共阳数码管，位选、段选信号均为低电平有效。




24 个 LED，引脚如下图所示

LED	D1	D2	D3	D4	D5	D6	D7	D8
FPGA 引脚	W19	W17	U20	W20	R20	U19	N20	P20
LED	D9	D10	D11	D12	D13	D14	D15	D16
FPGA 引脚	W13	U16	U15	T14	U14	U12	Y13	W15
LED	D17	D18	D19	D20	D21	D22	D23	D24
FPGA 引脚	M19	K19	H20	F19	V21	H19	K18	N19

2 位数码管，引脚如下表所示

位选	数码管 1	数码管 2						
FPGA 引脚	V15	V16						
段选	a	b	c	d	e	f	g	dp
FPGA 引脚	T18	U7	U10	T13	M8	U9	U8	T10

5、液晶及数码显示模块 M2



此模块由一个 1602 液晶模块、8 位动态扫描显示数码管及一个单独的静态显示数码管组成。

8 位动态显示数码管，各段选信号和位选信号均为低电平有效，通过导线与 FPGA 引脚相连，对应编号如下表所示：

段选	a	b	c	d	e	f	g	dp
FPGA 引脚	E16	C3	F13	G3	E11	E12	E13	E15
位选	SG7	SG6	SG5	SG4	SG3	SG2	SG1	SG0
FPGA 引脚	F11	E10	E7	E6	J8	L8	P7	F17


单独的静态显示数码管与 FPGA 引脚相连如下：

段选	a	b	c	d	e	f	g	dp
FPGA 引脚	K8	H7	E9	D7	G7	N7	R7	F10

液晶屏各引脚对应如下：

液晶	RS	R/W	E	DB0	DB1	DB2	DB3	DB4
FPGA 引脚	Y3	T3	P3	M4	T7	W6	Y4	V3
液晶	DB5	DB6	DB7					
FPGA 引脚	T4	P4	J5					

6、VGA 显示屏模块 M1



这是一款 7 寸 RGB 接口显示屏，分辨率为 800*480，最高支持 24 位真彩显示。除了 R、G、B 各 8 位数据输入外，还有一些控制信号，功能如下表所示：

30	CLK	像素时钟。
31	HSYNC	水平同步信号。
32	VSYNC	垂直同步信号。
33	DE	数据使能信号。
34	BL	背光控制信号。


Parameters	Symbol	Min.	Typ.	Max.	Unit
Horizontal Display Area	thd	800			DCLK
DCLK Frequency	fclk	26.4	33.3	46.8	MHz
One Horizontal Line	th	862	1056	1200	DCLK
HS pulse width	thpw	1	-	40	DCLK
HS Blanking	thb	46	46	46	DCLK
HS Front Porch	thfp	16	210	354	DCLK
Vertical Display Area	tvd	480			TH
VS period time	tv	510	525	650	TH
VS pulse width	tvpw	1	-	20	TH
VS Blanking	tvb	23	23	23	TH
VS Front Porch	tvfp	7	22	147	TH

与 FPGA 引脚对应如下：


VGA 屏	R7	R6	R5	R4	R3	R2	R1	R0
FPGA 引脚	P17	U17	T17	P16	P15	T16	R16	C20
VGA 屏	G7	G6	G5	G4	G3	G2	G1	G0
FPGA 引脚	R18	H17	G17	M16	H16	N17	N16	R17
VGA 屏	B7	B6	B5	B4	B3	B2	B1	B0
FPGA 引脚	D19	H18	G18	J17	J18	N18	K17	R19
VGA 屏	LCD_BL	LCD_RST	LCD_VS	LCD_DE	LCD_HS	LCD_PCLK		
FPGA 引脚	C15	C10	C17	D15	D17	C19		

7、点阵模块 M4

点阵模块如下图所示



此为 16*16 的点阵，由 4 块 8*8 的点阵组成，每块 8*8 的点阵里面都有 64 个发光二极管，原理示意图如下所示，阳极为 RA1-RA16，阴极为 CA1-CA16,位置如上图所示。




对应引脚图如下表所示

点阵	RA1	RA2	RA3	RA4	RA5	RA6	RA7	RA8
FPGA 引脚	G8	H8	H10	H14	G15	G16	H15	L22
点阵	RA9	RA10	RA11	RA12	RA13	RA14	RA15	RA16
FPGA 引脚	E22	E21	F22	F21	H21	H22	J21	J22
点阵	CA1	CA2	CA3	CA4	CA5	CA6	CA7	CA8
FPGA 引脚	M22	N22	B22	B21	C22	C21	D22	D21
点阵	CA9	CA10	CA11	CA12	CA13	CA14	CA15	CA16
FPGA 引脚	K21	K22	L21	P22	P21	R22	R21	U22

8、AD/DAC 模块 M5

DAC 模块由 2 块 DAC0832 及运放等电路构成，输入 8 位数字信号，与 FPGA 引脚对应如下表所示，输出接示波器，可实时观测结果。



DAC0832a	DAC1[7]	DAC1[6]	DAC1[5]	DAC1[4]	DAC1[3]	DAC1[2]	DAC1[1]	DAC1[0]
FPGA 引脚	M6	N8	L7	M7	J7	K7	H6	J6
DAC0832b	DAC2[7]	DAC2[6]	DAC2[5]	DAC2[4]	DAC2[3]	DAC2[2]	DAC2[1]	DAC2[0]
FPGA 引脚	F8	F7	G9	F9	G13	G10	F14	G11

ADC 是一块 ADC0809，其引脚图对应如下

ADC0809	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0
FPGA 引脚	V5	V7	P5	R5	M5	N5	H5	L6
ADC0809	START	ALE	EOC	ENAB(OE)	CLK	ADDC	ADDB	ADDA
FPGA 引脚	Y10	V8	V6	V10	T5	T11	W7	V9

9、交通灯模块 M6



由 20 个各色发光二极管构成，适合交通灯控制电路的输出显示。

对应引脚如下：

交通灯	D1	D2	D3	D4	D5	D6	D7	D8
FPGA 引脚	T9	T8	Y17	AA14	AA13	V12	V11	Y6
交通灯	D9	D10	D11	D12	D13	D14	D15	D16
FPGA 引脚	M3	A10	B10	A9	B9	A8	B8	A7
交通灯	D17	D18	D19	D20	蜂鸣器			
FPGA 引脚	B7	A6	B6	D6	Y8			

另外还有 4 位动态共阳数码管，位选低电平有效，引脚如下：

位选	数码管 1	数码管 2	数码管 3	数码管 4				
FPGA 引脚	J3	W8	U11	W10				
段选	a	b	c	d	e	f	g	dp
FPGA 引脚	G5	G4	C7	E3	C6	J4	C4	E4

10、电机模块 M7

包含直流电机和步进电机，实物如下图：




步进电机	AP	BP	CP	DP				
FPGA 引脚	Y22	W21	W14	Y21				
直流电机	DM+	DM-	CNTN					
FPGA 引脚	AA20	AA21	AA19					

4 位共阳数码管，位选低电平有效，引脚如下表所示：

段选	a	b	c	d	e	f	g	dp
FPGA 引脚	AB16	AB18	AB19	AB20	AB14	AA15	AA16	AA18
位选	数码管 0	数码管 1	数码管 2	数码管 3				
FPGA 引脚	AB9	AB10	AB13	AB15				

11、SD 卡

SD 卡是现在非常常用的存储设备，我们扩展出来的 SD 卡为 MicroSD 卡，支持 SPI 模式，位置在核心板 C1 右下角，SD 卡槽实物图如下：



引脚如下表所示：

SD 卡	CS	MOSI	MISO	CLK				
FPGA 引脚	F20	M21	M20	D20				

12、SDRAM

开发板板载了一片 SDRAM 芯片，型号：HY57V2562GTR，容量：256Mbit（16M*16bit），16bit 总线。SDRAM 可用于数据缓存，比如从 SD 卡读取的数据，暂存到 SDRAM 中，然后通过显示屏接口进行显示。这里面 SDRAM 就是用于数据缓存的。

SDRAM 引脚如下表所示：

HY57V2562GTR	A0	A1	A2	A3	A4	A5	A6	A7
FPGA 引脚	M1	M2	N1	N2	AB5	AA5	AB4	AA4
HY57V2562GTR	A8	A9	A10	A11	A12	DB0	DB1	DB2
FPGA 引脚	AB3	AA3	J1	Y2	Y1	E1	D2	B1
HY57V2562GTR	DB3	DB4	DB5	DB6	DB7	DB8	DB9	DB10
FPGA 引脚	B2	B3	A3	B4	A4	V2	V1	U2
HY57V2562GTR	DB11	DB12	DB13	DB14	DB15	BA0	BA1	nCAS
FPGA 引脚	U1	P1	P2	R1	R2	H1	J2	F2
HY57V2562GTR	CKE	nRAS	nWE	nCS	DQM0	DQM1	CLK	
FPGA 引脚	W2	F1	A5	H2	B5	W1	E5	