第四章 组合逻辑电路

4.1 概 述

主要要求:

■ 掌握组合逻辑电路和时序逻辑电路的概念。

□ 了解组合逻辑电路的特点与描述方法。

4.3.3 数据选择器

主要要求:


- 理解数据选择器和数据分配器的作用。
- 理解常用数据选择器的逻辑功能及其使用。
- 掌握用数据选择器实现组合逻辑电路的方法。

一、数据选择器和数据分配器的作用

数据选择器:根据地址码的要求,从多路输入信号中选择其中一路输出的电路.

又称多路选择器(Multiplexer, 简称MUX)或多路开关。

4选1数据选择器工作示意图





数据选择器的输入信号个数 N 与地址码个数 n 的关系为 $N=2^n$

数据分配器:根据地址码的要求,将一路数据分配器: 根据地址码的要求,将一路数据分配到指定输出通道上去的电路。

Demultiplexer, 简称DMUX

4路数据分配器工作示意图






串行传输数据示意图

二、数据选择器的逻辑功能及其使用


8 选 1 数据选择器 CT74HC151



CT74HC151的逻辑功能示意图

8 选 1 数据选择器 CT74HC151 真值表

箱	Ì	Ŋ		输出
S'	A_2	A_1	A_0	Y
1	X	X	X	0
0	0	0	0	$oldsymbol{D_0}$
0	0	0	1	D_1
0	0	1	0	D_2
0	0	1	1	D_3
0	1	0	0	D_4
0	1	0	1	D_5
0	1	1	0	D_6
0	1	1	1	D_7



CT74HC151 输出函数表达式

イ	 输			输出
S'	A_2	A_1	A_0	Y
1	X	X	X	0
0	0	0	0	D_0
0	0	0	1	D_1
0	0	1	0	D_2
0	0	1	1	D_3
0	1	0	0	D_4
0	1	0	1	D_5
0	1	1	0	D_6
0	1	1	1	D_7

$$Y = A_{2}'A_{1}'A_{0}'D_{0} + A_{2}'A_{1}'A_{0}D_{1} +$$

$$A_{2}'A_{1}A_{0}'D_{2} + A_{2}'A_{1}A_{0}D_{3} +$$

$$A_{2}A_{1}'A_{0}'D_{4} + A_{2}A_{1}'A_{0}D_{5} +$$

$$A_{2}A_{1}'A_{0}'D_{6} + A_{2}A_{1}A_{0}D_{5} +$$

$$= m_{0}D_{0} + m_{1}D_{1} + m_{2}D_{2} + m_{3}D_{3} +$$

$$m_{4}D_{4} + m_{5}D_{5} + m_{6}D_{6} + m_{7}D_{7}$$

其输出端能提供地址 输入变量的全部最小项。 能实现函数 发生器吗? 怎样实现?

三、用数据选择器实现组合逻辑函数

$$Y = m_0 D_0 + m_1 D_1 + m_2 D_2 + m_3 D_3 + m_4 D_4 + m_5 D_5 + m_6 D_6 + m_7 D_7$$

$$Y = \sum_{i=1}^{2^k - 1} m_i D_i$$

设: K为选择器的选择输入端数, N为逻辑函数的变量数

- 1, N=K
- 2, N < K
- 3, N>K

1, N=K

☀ [例] 试用数据选择器实现函数 Y=AB+AC+BC。代数法求解选用 CT74HC151

解: (1)写出逻辑函数的最小项表达式

$$Y = AB + AC + BC = A'BC + AB'C + ABC' + ABC'$$

(2) 写出数据选择器的输出表达式


$$Y'= A'B'C'D_0 + A'B'CD_1 + A'BC'D_2 + A'BCD_3 + AB'C'D_4 + AB'CD_5 + ABC'D_6 + ABCD_7$$

(3)比较 Y和 Y'两式中最小项的对应关系

$$\diamondsuit A = A_2, \quad B = A_1, \quad C = A_0$$

为使
$$Y=Y'$$
,应令
$$\begin{cases} D_0=D_1=D_2=D_4=0\\ D_3=D_5=D_6=D_7=1 \end{cases}$$

(4) 画连线图



卡诺图法求解

[例] 试用数据选择器实现函数 Y = AB + AC + BC。

解: (1) 选择数据选择器 选用 CT74HC151

(2) 画出 Y和数据选择器输出 Y' 的卡诺图

Y	$\setminus BC$	7				Y'		$\mathbf{4_0}$			
的	$A \setminus$	00	01	11	10	的	A_2	00	01	11	10
卡	0	0	0	1	0	卡	0	D_0	D_1	D_3	D_2
卡诺图	1	0	1	1	1	诺 图	1	D_4	D_5	D ₇	D_6

(3)比较逻辑函数 Y'和 Y的卡诺图

设
$$Y=Y'$$
、 $A=A_2$ 、 $B=A_1$ 、 $C=A_0$
对比两张卡诺图后得 $\begin{cases} D_0=D_1=D_2=D_4=0 \\ D_3=D_5=D_6=D_7=1 \end{cases}$

(4) 画连线图 与代数法所得图相同

用数据选择器实现逻辑函数,用8-1MUX实现Y(A,B,C),


真值表已知



ABC	Y	
000	0	
001	1	
010	1	
011	0	
100	1	
101	0	
110	0	
111	1	

$A_2A_1A_0$	Y
000	D_0
001	D_1
010	D_2
011	D_3
100	$\overline{D_4}$
101	D ₅
110	D_6
111	D_7

- 1) 列8-1MUX功能表
- 2) 对比Y函数真值表和8-1MUX功能表
- 3) 连接对应输入输出信号
- 4) 给控制信号正确的值



例:用8-1MUX实现一位全减器

全减器真值表

	输入		<i>‡</i>	<u>俞出</u>		
$\mathbf{A}_{\mathbf{n}}$	$\mathbf{B}_{\mathbf{n}}$	$\mathbf{C}_{\mathbf{n}}$	$\mathbf{D}_{\mathbf{n}}$	C_{n+1}	$0-D_0$	0 — $\mathbf{D_0}$
0	0	0	0	0	$1 \longrightarrow D_1$	$1 - D_1$
0	0	1	1	1	$\begin{array}{c} 1 \longrightarrow D_2 \\ 0 \longrightarrow D \end{array}$	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
0	1	0	1	1	$ \begin{array}{c} 0 \\ 1 \\ 0 \end{array} $	$ \begin{array}{c c} 1 & D_{4} & 8-1 \text{MUX} \\ \end{array} \mathbf{Y} - C_{n+1} $
0	1	1	0	1	$0 \longrightarrow D_5$	$0 - \mathbf{D}_5$
1	0	0	1	0	$0 \longrightarrow_{\mathbf{D_6}}$	$0-D_6$
1	0	1	0	0	$1 \longrightarrow_{\mathbf{D_7}}$	$1- \mathbf{D}_7 $
1	1	0	0	0	$\begin{array}{ c c c c c c c c c c c c c c c c c c c$	$\begin{array}{ c c c c c c c c c c c c c c c c c c c$
1	1	1	1	1		
					$C_n B_n A_n$	$C_n B_n A_n$

2, N<K

例 用8-1MUX实现Y=X1+X0


- 1) 列函数Y的真值表
 - 2) 对比Y函数真值表和8-1MUX功能表
 - 3) 连接对应输入输出信号
- 4) 给控制信号S及多余信号A2赋正确的值

Y函数真值表

X_1X_0	Y
00	0
0 1	1
10	1
11	1

8-1MUX功能表


A_2	A_1A_0	Y
0	00	D ₀
0	01	D ₁
0	10	D_2
0	11	D_3
1	0 0	D_4
1	0 1	D ₅
1	10	D ₆
1	11	D ₇



3、N>K 有两种方法:扩展法和降维法。


(1) 扩展法

实用芯片 74HC153,双4-1选通器(4-1MUX)



- ◆ 公共的地址输入端(A1A0)
- ◆ 独立的数据输入和输出端


例 用两个"4选1"接成一个"8选1"




$$Y = (A'_{2}A'_{1}A'_{0})D_{0} + (A'_{2}A'_{1}A_{0})D_{1} + (A'_{2}A_{1}A'_{0})D_{2} + (A'_{2}A_{1}A_{0})D_{3}$$
$$+ (A_{2}A'_{1}A'_{0})D_{4} + (A_{2}A'_{1}A_{0})D_{5} + (A_{2}A'_{1}A'_{0})D_{6} + (A_{2}A'_{1}A_{0})D_{7}$$

(2) 降维法(引入变量卡诺图)

一个逻辑函数卡诺图的变量数称为卡诺图的维数。 如果把某些变量也作为卡诺图小方格内的值,则会减 少卡诺图的维数,这种卡诺图称为降维卡诺图。



三维降两维




例:用一个8-1MUX实现

 $F(A,B,C,D)=\sum m(1,5,6,7,9,11,12,13,14)$


CL AB	00_	01	_11_	_10_
00	0	1	0	0
01	0	1	1	1
11	1	1	0	1
10	0	1	1	0

A	C 00	01	11	10
0	D	0	1	D
1	D	D	D'	1

如果用4-1MUX实现呢?



用一片8-1 MUX 实现Y(A,B,C,D) = \sum m(1,5,6,7,9,11,12,13,14), A2A1A0已经连接好,要求填写D0~D7的输入端



 $B \rightarrow A_1$

 $D \rightarrow A_0$

 $Y \rightarrow Y$

 $C \rightarrow D_2$


 $1 \rightarrow D_3$

 $0 \rightarrow D_4$

例:用4-1MUX实现F(A,B,C),其真值表已知。


A B C	F	利用卡诺图降维法
0 0 0	0	BC_{00} 01 11 10 $B \stackrel{C}{\longrightarrow} 0$ 1
0 0 1	1	$egin{array}{c c c c c c c c c c c c c c c c c c c $
0 1 0	1	
0 1 1	0	$egin{array}{ c c c c c c c c c c c c c c c c c c c$
1 0 0	1	F
1 0 1	0	$\mathbf{B} \longrightarrow \mathbf{A_1}$ \mathbf{Y}
1 1 0	0	$C \longrightarrow A_0$ 4-1MUX
1 1 1	1	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
		$\stackrel{ }{A}\stackrel{ }{A'}\stackrel{ }{A'}\stackrel{ }{A}$

用一片4-1 MUX 实现函数Y(A,B,C), 真值表已知




讨论: 图示是用两个4选1数据选择器组成的逻辑电路, 试写出输出端Z与输入M、N、P、Q之间的逻辑 函数式。已知数据选择器的逻辑函数式为:


$$Y = (D_0 A_1' A_0' + D_1 A_1' A_0 + D_2 A_1 A_0' + D_3 A_1 A_0)$$



讨论 试用两片双4选1数据选择器74HC153和3线-8线译码器 74HC138接成16选1的数据选择器。



讨论:图示电路是由三个2-1MUX组成的电路,试分析其逻辑功能。



4.3.4 加法器

主要要求:

■ 掌握加法器的逻辑功能及应用。

一、半加器和全加器


● 半加器

Half Adder, 简称 HA。它只将两个 1 位二进制数相加,而不考虑低位来的进位。

输	入	输	出
A	В	S	CO
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = AB' + A'B = A \oplus B$$

$$CO = AB$$




● 全加器

Full Adder,简称FA。能将本位的两个二进制数和相邻低位来的进位数进行相加。

,	输	入	输	出
\boldsymbol{A}	В	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = (A'B'CI' + A'B \cdot CI + AB'CI + ABCI')'$$

$$CO = (A'B' + B'CI' + A'CI')'$$



二、多位加法器

串行进位加法器

超前进位加法器

其低位进位输出端依次连至相邻高位的进位输入端,最低位进位输入端接地。因此,高位数的相加必须等到低位运算完成后才能进行,这种进位方式称为串行进位。运算速度较慢。


其进位数直接由加数、被加数 和最低位进位数形成。各位运算并 行进行。运算速度快。

1. 四位串行进位加法器

 $A_3A_2A_1A_0$ $B_3B_2B_1B_0$

 $C_0S_3S_2S_1S_0$

构成: 把n位全加器串联起来, 低位全加器的进位输出连接 到相邻的高位全加器的进位输入。 注意:




优点:简单

缺点:慢

4位串行进位加法器

2. 超前进位加法器




4位超前进位加法器 74LS283

优点:快,每一位的<mark>和</mark>及最后

的进位基本同时产生。

缺点: 电路复杂




*

用加法器设计组合逻辑电路

例:将BCD8421码转换为余3码。


$$Y_3Y_2Y_1Y_0 = DCBA + 0011$$



	输	入	•		输	出	
D	С	В	Α	Y 3	Y ₂	Y 1	Y ₀
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

例:用74LS283设计四位减法器。

讨论:分析电路的逻辑功能。



M=0时, $B\oplus 0=B$,电路执行A+B运算;当M=1时, $B\oplus 1=B'$,电路执行 A-B=A+B'+1 运算。

逻辑功能: 二进制并行加法/减法器

4.3.5 数值比较器

主要要求:

- 理解加法器的逻辑功能及应用。
- 了解数值比较器的作用。


数值比较器

Digital Comparator,又称数字比较器。用于比较两个数的大小。

(一) 1 位数值比较器

输入		输出		
A	В	Y _(A>B)	Y _{(A<b)< sub=""></b)<>}	$Y_{(A=B)}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

$$\begin{bmatrix}
Y(A>B) = AB' \\
Y(A$$



(二) 多位数值比较器

比较原理: 从最高位开始逐步向低位进行比较。


* 例如 比较 $A = A_3 A_2 A_1 A_0$ 和 $B = B_3 B_2 B_1 B_0$ 的大小:

若 $A_3 > B_3$,则A > B;若 $A_3 < B_3$,则A < B;若 $A_3 = B_3$,则需比较次高位。


若次高位 $A_2 > B_2$,则 A > B;若 $A_2 < B_2$,则 A < B;若 $A_2 = B_2$,则再去比较更低位。

依次类推,直至最低位比较结束。


4位数值比较器74LS85的逻辑图



例:用1片74LS85实现3位数值比较器




例:用2片74LS85构成8位数值比较器




怎样用74LS85组成一个10位数值比较器。


用3片74LS85构成10位数值比较器



讨论:分析下列电路的逻辑功能。



逻辑功能: 自然码-BCD8421码转换器




两数之和	二进制结果	期望的BCD结果	
	$C_{01} S_{13} S_{12} S_{11} S_{10}$	$C_O \; S_3S_2S_1S_0$	
0	0 0000	0 0000	
1	0 0001	0 0001	
2	0 0010	0 0010	
3	0 0011	0 0011	
4	0 0100	0 0100	
5	0 0101	0 0101	
6	0 0110	0 0110	
7	0 0111	0 0111	
8	0 1000	0 1000	
9	0 1001	0 1001	
10	0 1010 +6	1 0000	
11	0 1011 +6	1 0001	
12	0 1100 <mark>+6</mark>	1 0010	
13	0 1101 <mark>+6</mark>	1 0011	
14	0 1110 +6	1 0100	
15	0 1111 +6	1 0101	
16	1 0000 +6	1 0110	
17	1 0001 +6	1 0111	
18	1 0010 +6	1 1000	

4.4 组合逻辑电路中的竞争冒险


主要要求:

□ 了解竞争冒险现象及其产生的原因和消除措施。

4.4.1 竞争一冒险现象及成因



✓ 正尖峰脉冲冒险举例



可见,在组合逻辑电路中,当一个门电路(如 G₂) 输入两个向相反方向变化的信号时,则在输出端可能会产生尖峰干扰脉冲。

4.4.1 竞争一冒险现象及成因

1. 什么是"竞争"

两个输入"同时向着相反的逻辑电平跳变",称存在"竞争"。


2. 因"竞争"而可能在输出产生尖峰脉冲干扰的现象, 称为"竞争-冒险"。

竞争与冒险的判断

代数法:

当输出端函数在一定条件下可以化简成 F = X + X' 或 $F = X \cdot X'$ 的形式,X的变化可能会引起冒险。

例:试判断图中电路是否存在竞争一冒险。已知任何瞬间输入变量只可能有一个改变状态。




解:图(a)电路 Y = AB + A'C 当B = C = 1时,Y = A + A' 故电路中存在竞争一冒险。


图(b)电路 $Y = (A + B) \cdot (B' + C)$ 当A = C = 0时, $Y = B \cdot B'$ 故电路中也存在竞争一冒险。

卡诺图法:

如果两个卡诺圈相切,而相切处又未被其他卡诺圈包围,则可能发生冒险。当ABC从111变到110时,Y从一个圈跳到另一个圈,函数值可按1-0-1变化,而出现毛刺。



$$Y = f_1 + f_2 = AC + BC'$$



消除的 办法: 增加冗 余项


这两种判断方法局限性都太大。

目前可以通过计算机辅助分析的方法检查出电路是否存在竞争一冒险现象。

另外可以用实验来检查电路是否存在竞争一冒险现象。

练习:

试分析在实现逻辑函数 F(A,B,C,D) = A'B'D + AB'C' + BCD 的电路中,是否存在竞争一冒险? 在什么时刻出现? 如何消除?




存在竞争冒险,两处。

消除冒险的方法:


1. 接入滤波电容


由于尖峰干扰脉冲的宽度很窄,在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。



优点:简单易行

缺点:输出电压波 形上升时间和下降 时间增加,波形变坏





优点:较简单,无需增加元件


缺点: 需要产生同步选通脉冲, 宽度和时间要求严格

3. 修改逻辑设计, 增加冗余项

$$Y = AB + A'C$$

在 $B = C = 1$ 的条件下, $Y = A + A' \Rightarrow$ 稳态下 $Y = 1$
当 A 改变状态时存在竞争冒险

Y = AB + A'C + BC



优点:效果较好

缺点:增加元件,只能消除由延时不一致造成的冒险